KR100291415B1 - 반도체장치의콘택형성방법 - Google Patents

Abstract

본 발명은 반도체장치의 콘텍 형성방법에 관한 것으로서, 특히, 콘텍부위의 면적이 감소함에 따라 콘텍 플러그와 활성영역의 접촉부위 저항이 증가하는 현상을 개선하기 위하여 접촉부위에 반구형 폴리실리콘 그레인(hemispherical poly-Si grain)을 형성하므로서 콘텍저항을 감소시키도록 한 반도체 장치의 콘텍부위 저항 감소방법에 관한 것이다. 본 발명은 활성영역이 형성된 반도체 기판 상에 층간절연층을 형성하는 단계와, 층간절연층의 소정 부위를 제거하여 활성영역을 노출시키는 접촉홀을 형성하는 단계와, 노출된 활성영역의 표면에 표면이 불균일한 제 1 도전층을 형성하는 단계와, 제 1 도전층 표면을 덮는 제 2 도전층을 접촉홀을 매립하도록 형성하는 단계와, 제 2 도전층을 패터닝하는 단계로 이루어진다.

Description

반도체 장치의 콘텍 형성방법

본 발명은 반도체 장치의 콘텍 형성방법에 관한 것으로서, 특히, 콘텍부위의 면적이 감소함에 따라 콘텍 플러그와 활성영역의 접촉부위 저항이 증가하는 현상을 개선하기 위하여 접촉부위에 반구형 폴리실리콘 그레인(hemispherical poly-Si grain)을 형성하므로서 콘텍저항을 감소시키도록 한 반도체 장치의 콘텍부위 저항 감소방법에 관한 것이다.

종래의 콘텍홀 형성방법에서는 반응성이온식각법(reactive ion etching), 플라즈마 타입 등의 기존의 플라즈마를 이용한 방식으로 진행되며 사용되는 기체로는 Ar, CF4, CHF3 등의 혼합기체를 사용하여 왔고, 일부 고밀도 플라즈마를 이용하는 경우에는 C2F6만을 첨가하여 콘텍홀 형성공정을 진행하여 왔다.

일반적으로 실리콘 기판 위에 산화막이 두껍게 증착되고 그 위에 콘텍홀 형성을 위한 포토레지스트패턴이 형성되는데 콘텍홀이 형성된 후의 실리콘기판의 표면도 일부 식각되어 노출된 기판 표면에 자연산화막(negative silicon oxide)이 형성된다.

종래의 반도체소자의 콘텍은 디렘 셀의 비트라인 콘텍이나 캐피시터 노드 콘텍의 경우에서와 같이 모스전계효과 트렌지스터의 소스/드레인에 도핑된 폴리실리콘을 배선으로 하는 콘텍 구조와 메모리 셀 영역 이외의 주변소자의 전기적 배선구조로 소스/드레인에 금속을 접하게 하는 콘텍구조가 있다.

종래의 콘텍배선 형성방법은 반도체소자를 제조하고 전기적 연결을 하기 위하여 소스/드레인 영역에 콘텍홀을 형성하고 여기에 도핑된 폴리실리콘을 적층하며, 금속 배선 경우에는 베리어 금속으로 Ti/TiN의 이중막이나 TiW막을 접촉부위에 적층하고 그 위에 알루미늄을 적층하는 방법으로 콘텍을 형성한다.

본 설명에서는 이램의 메모리 셀의 비트라인 콘텍 형성방법을 일례로 공정을 설명한다.

도 1a 내지 도 1b는 종래 기술에 따른 콘텍 형성방법을 도시한 공정 단면도이다.

도 1a를 참조하면, 실리콘기판(1)상에 게이트절연막(도시 안함)을 열산화막으로 형성한 다음 게이트 형성을 위한 폴리실리콘층(도시 안됨)을 등착하여 형성하고 사진식각공정을 실시하여 게이트(도시 안함)를 패터닝하여 형성한다음 노출된 게이트의 측면 부위에 산화(oxidation)등의 방법으로 측벽(도시 안함)을 형성한다. 그리고 게이트와 측벽을 마스크로 이용하여 측벽 아래 기판내에 엘디디(LDD)영역을 형성한 다음 다시 소스/드레인(2)을 형성한 후 게이트 상부 표면에 잔류한 캡핑용 절화막을 제거한다.

그 다음 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 산화실리콘을 증착하여 층간절연층(3)을 형성한다. 상기에서 시판(1)은 불순물영역(2)이 확산된 반도체 기판이거나 또는 하부 배선층(도시되지 않음)일 수도 있다.

층간절연층(3) 상에 포토레지스트를 도포한 후 노광 및 현상에 의해 층간절연층(3)의 소정 부분을 노출시킨다. 이때, 층간절연층(3)의 노출된 부분은 반도체기판(1)의 불순물영역(2)이거나, 또는 도면에 표시되지 아니한 하부 배선층과 대응한다.

포토레지스트가 제거된 부분을 통하여 Ar, CHF3, CF4의 혼합기체를 사용한 건식식각을 실시한다. 층간절연층(3) 상에 잔류하는 포토레지스트를 마스크로 사용하여 층간절연층(3)의 노출된 부분을 식각하여 기판(1)의 고농도로 도핑된 활성영역(2)을 노출시키는 접촉홀을 형성한다. 그리고, 잔류한 포토레지스트를 제거한다. 이때 노출된 활성영역(2)의 표면에는 자연산화막(도시 안함)이 형성되기도 하며 이러한 자연산화막은 콘텍저항을 증가시키는 원인중의 하나가 된다.

도 1b를 참조하면, 층간절연층(3) 상에 기판(1)의 접촉홀을 매립하며 기판(1)의 활성영역(2)과 접촉되도록 인(P) 등의 불순물이 도핑된 다결정 실리콘층(4)을 CVD 방법으로 증착한다. 그리고, 다결정 실리콘을 플라즈마 식각 또는 반응성 이온식각 등의 이방성 식각방법으로 층간절연층(3)의 소정부위가 노출되도록 식각한다. 이때, 접촉홀 내에 잔류하는 다결정 실리콘은 플러그가 되며 그 이외 부분은 비트라이 또는 배선이 된다.

그러나, 상술한 종래 기술에 따른 반도체 장치의 콘텍 형성방법은 반도체 장치의 고집적화에 따른 사이즈의 감소로 인하여 콘텍의 저항이 증가하고, 소스/드레인 영역에 폴리실리콘을 증착하기 위하여 CVD튜브에 실리콘기판을 투입할 때 자연산화막이 접촉부위에 형성되어 역시 콘텍저항을 증가시키거나 단선시키는 문제점이 있다.

따라서, 본 발명의 목적은 콘텍부위의 면적이 감소함에 따라 콘텍 플러그와 활성영역의 접촉부위 저항이 증가하는 현상을 개선하기 위하여 접촉부위에 반구형 폴리실리콘 그레인(hemispherical poly-Si grain)을 형성하므로서 콘텍저항을 감소시키는데 있다.

상기 목적들을 달성하기 위한 본 발명에 따른 반도체 장치의 콘텍 형성방법은 불순물 확산영역이 형성된 반도체 기판 상에 층간절연층을 형성하는 단계와, 상기 층간절연층의 소정 부위를 제거하여 상기 불순물 확산영역을 노출시키는 접촉홀을 형성하는 단계와, 노출된 상기 불순물 확산영역의 표면을 환원시켜 자연산화막을 제거하는 단계와, 노출된 상기 불순물 확산영역의 표면에 표면이 불균일한 제 1 도전층을 형성하는 단계와, 상기 제 1 도전층 표면을 덮는 제 2 도전층을 상기 접촉홀을 매립하도록 형성하는 단계와, 상기 제 2 도전층을 패터닝하는 단계를 포함하여 이루어진다.

도 1a 내지 도 1b는 종래 기술에 따른 반도체 장치의 콘텍 형성방법을 도시하는 공정 단면도

도 2a 내지 도 2b는 본 발명에 따른 반도체 장치의 콘텍 형성방법을 도시하는 공정 단면도

본 발명은 콘텍 사이즈가 0.4㎛2 이하를 요구하는 고집적 반도체소자의 콘텍 형성방법 특히 콘텍홀 및 배선 형성방법에 관한 것으로서 반도체기판 위에 콘텍홀을 종래의 방법으로 형성한 다음 노출된 활성영역의 표면에 반구형 실리콘 그레인(hemispherical silicon grain)을 선택적으로 형성하여 이후 배선을 형성하기 위한 플러그와의 접촉면적을 증가시켜 구경이 작은 콘텍홀에서도 낮은 콘텍저항을 갖도록한다.

반구형 폴리실리콘 그레인의 형성은 고진공 상태에서 실시하므로 고온 분위기에서도 자연산화막의 형성을 배제하며 또한 그레인을 적층하는 CVD장치에서 그레인 적층 단계 전에 고온에서 수소기체를 플로잉(flowing)시켜 콘텍 영역에 형성되어 있는 자연산화막을 환원시키므로 제거할 수 있다.

이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.

도 2a 내지 도 2b는 본 발명에 따른 반도체 장치의 콘텍 형성방법을 도시하는 공정 단면도.

도 2a를 참조하면, 트랜지스터 등 소자가 형성된 실리콘 기판(21)상에 CVD방법으로 산화실리콘 등의 절연물질을 두껍게 증착하여 층간절연층(23)을 형성한다. 상기에서 기판(21)은 불순물영역(22)이 확산된 반도체기판이거나, 또는, 하부 배선층(도시되지 않음)일 수도 있다.

층간절연층(23) 상에 콘텍홀을 형성하기 위하여 잔류시킨 포토레지스트(도시 안함)를 마스크로 사용하여 층간절연층(23)의 노출된 부분을 식각하여 기판(21)의 고농도로 도평된 활성영역(22)을 노출시키는 접촉홀을 형성한다. 상기에서 접촉홀은 플라즈마 식각방법으로 형성하거나 반응성이온 식각방법으로 형성한다.

그리고, 층간절연층(23)상에 잔류하는 포토레지스트를 제거한다.

도 2b를 참조하면, 콘텍홀이 형성된 실리콘기판을 퍼네스(furnace)에 넣고 고진공 분위기에서SiH₄기체나 Si₂H.기체를 플로잉시켜 콘텍홀 하부면을 이루는 활성영역(22)의 노출된 표면에 선택적으로 표면이 불규칙한 다결정실리콘 즉 반구형 폴리실리콘 그레인(HSG,24)을 형성한다. 이때 고진공 분위기는 1.0×10∼5.0×10torr이며, 형성된 반구형 표면은 이후 형성될 콘텍 플러그와의 접촉면적이 증가하게 되어서 콘텍저항을 감소시킨다.

그리고, 반구형 폴리실리콘 그레인(24)을 형성하기 전에 수소기체를 진공상태와 800℃베이킹(baking)조건으로 노출된 활성영역(22)에 플로잉시켜 그 표면에 존재하는 자연산화막(도시 안함)을 환원시켜 제거하는 공정을 추가로 실시할 수 있다. 따라서, 제거된 자연산화막 덕분에 낮아진 콘텍저항을 얻을 수 있다.

도 2c를 참조하면, 층간절연층(23) 상에 기판(21)의 접촉홀을 매립하여 기판(21)의 노출된 활성영역(22) 표면과 접촉되도록 인(P) 등의 불순물이 도핑된 다결정실리콘층(25)을 CVD 방법으로 증착한다. 그리고, 다결정실리콘을 플라즈마 식각 또는 반응성 이온식각 등의 이방성 식각방법으로 층간절연층(23)의 소정부위가 노출되도록 식각한다. 이때, 접촉홀 내에 잔류하는 다결정실리콘은 플러그가 되며 그 이외 부분은 비트라인 또는 배선이 된다.

본 발명은 다른 실시예로 배선재료를 다결정실리콘이 아닌 금속을 사용할 경우 콘텍홀 하부면에 반구형 폴리실리콘 그레인을 형성한 다음 그 위에 Ti를 스퍼터링 방법으로 적층한 다음 다시 그 위에 TiN을 적층한다. 다시 그 위에 콘텍홀을 완충분히 매립하는 두께를 갖도록 알루미늄층을 증착한 후 페터닝하여 금속배선을 형성한다.

따라서, 본 발명은 디자인룰상 콘텍 사이즈가 작은 반도체소자에서 콘텍의 비표면적을 반구형 폴리실리콘 그레인을 형성하여 증가시키므로서 콘텍저항을 낮출 수 있으며, 또한 반구형 폴리실리콘 그레인 형성을 고진공 분위기에서 진행하거나 또는 그레인 증착 단계전에 수소기체를 이용하여 자연산화막을 환원시키므로 콘텍저항을 크게 감소시키는 장점이 있다.

Claims (4)

1. 불순물 확산영역이 형성된 반도체 기판 상에 층간절연층을 형성하는 단계와,

   상기 층간절연층의 소정 부위를 제기하여 상기 불순물 확산영역을 노출시키는 접촉홀을 형성하는 단계와,

   노출된 상기 불순물 확산영역의 표면을 환원시켜 자연산화막을 제거하는 단계와,

   노출된 상기 불순물 확산영역의 표면에 표면이 불균일한 제 1 도전층을 형성하는 단계와,

   상기 제 1 도전층 표면을 덮는 제 2도전층을 상기 접촉홀을 매립하도록 형성하는 단계와,

   상기 제 2 도전층을 패터닝하는 단계로 이루어진 반도체장치의 콘텍 형성방법.
2. 청구항 1에 있어서, 상기 제 1도전층 형성은 고진공 상태를 유지하는 화학기상증착 챔버에서 반구형실리콘그레인으로 형성하는 것이 특징인 반도체장치의 콘텍 형성방법.
3. 청구항 1에 있어서, 상기 환원시키는 단계는 수소기체를 진공 상태와 800℃베이킹(baking)조건으로 노출된 상기 불순물 확산영역에 플로잉시키는 것으로 이루어진 것이 특징인 반도체 장치의 콘텍 형성방법.
4. 청구항 1에 있어서, 상기 제 2 도전층은 다결정실리콘이나 Ti 또는 TiN합금으로 형성하는 것이 특징인 반도체 장치의 콘텍 형성방법.