JPH02181918A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02181918A JPH02181918A JP122089A JP122089A JPH02181918A JP H02181918 A JPH02181918 A JP H02181918A JP 122089 A JP122089 A JP 122089A JP 122089 A JP122089 A JP 122089A JP H02181918 A JPH02181918 A JP H02181918A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polycrystalline silicon
- film
- tungsten silicide
- grown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 32
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910021342 tungsten silicide Inorganic materials 0.000 claims abstract description 24
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 14
- 239000010937 tungsten Substances 0.000 claims description 14
- 229910052721 tungsten Inorganic materials 0.000 claims description 14
- 230000005669 field effect Effects 0.000 claims description 3
- 239000007789 gas Substances 0.000 abstract description 12
- 230000015572 biosynthetic process Effects 0.000 abstract description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 7
- 239000011574 phosphorus Substances 0.000 abstract description 7
- 238000010438 heat treatment Methods 0.000 abstract description 5
- 238000002955 isolation Methods 0.000 abstract description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052760 oxygen Inorganic materials 0.000 abstract description 3
- 239000001301 oxygen Substances 0.000 abstract description 3
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 229910003818 SiH2Cl2 Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 51
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、タングステンポリサイド膜を形成する際に下
層の多結晶シリコンと上層のタングステンシリサイドの
界面を化学的、物理的に安定化し。
層の多結晶シリコンと上層のタングステンシリサイドの
界面を化学的、物理的に安定化し。
後工程での高温熱処理に対し、タングステンポリサイド
膜を安定な状態に維持するための半導体装置の製造方法
に関する。
膜を安定な状態に維持するための半導体装置の製造方法
に関する。
(従来の技術)
近年、半導体産業の急速な発展に伴い、半導体デバイス
に対して高速化の要求は高まりつつあり。
に対して高速化の要求は高まりつつあり。
とりわけコンピュータ関係や通信関係において極めて要
望が多い。半導体デバイスにおいて、高速化に対応する
最も効果的な手段は、ゲート電極や配線の材料として従
来用いられてきた多結晶シリコン膜に代わり、抵抗値が
低い高融点金属を使用することにある。半導体プロセス
においては、プロセス上の取扱いやすさのため、通常シ
リサイドの形で利用される。中でもタングステンシリサ
イドは抵抗値が相当低く、化学的安定性にも優れている
ため最も広く使用されている。しかし、タングステンシ
リサイド膜は、通常下地の膜となる二酸シリコン膜との
密着性が悪いという欠点を有しており、二酸化シリコン
膜上にまず多結晶シリコン膜を成長させ、その上にタン
グステンシリサイド膜を成長した積層構造(以下、タン
グステンポリサイド膜を呼ぶ)の形で使われる場合が多
い。
望が多い。半導体デバイスにおいて、高速化に対応する
最も効果的な手段は、ゲート電極や配線の材料として従
来用いられてきた多結晶シリコン膜に代わり、抵抗値が
低い高融点金属を使用することにある。半導体プロセス
においては、プロセス上の取扱いやすさのため、通常シ
リサイドの形で利用される。中でもタングステンシリサ
イドは抵抗値が相当低く、化学的安定性にも優れている
ため最も広く使用されている。しかし、タングステンシ
リサイド膜は、通常下地の膜となる二酸シリコン膜との
密着性が悪いという欠点を有しており、二酸化シリコン
膜上にまず多結晶シリコン膜を成長させ、その上にタン
グステンシリサイド膜を成長した積層構造(以下、タン
グステンポリサイド膜を呼ぶ)の形で使われる場合が多
い。
従来は、タングステンポリサイド膜を形成する際に、ま
ず多結晶シリコン成長専用装置にて、減圧下で約600
℃でSiH,ガスの熱分解による化学蒸着(CVD)膜
として多結晶シリコン層を形成し、続いて多結晶シリコ
ン層の低抵抗化を図るため900℃でリンドープを行っ
ていた。その後表面に形成されるリンガラス層をエツチ
ングし洗浄処理の後、減圧下で約360℃でWF、ガス
とSiH4ガスの反応によるCVD膜としてタングステ
ンシリサイド層を形成していた。
ず多結晶シリコン成長専用装置にて、減圧下で約600
℃でSiH,ガスの熱分解による化学蒸着(CVD)膜
として多結晶シリコン層を形成し、続いて多結晶シリコ
ン層の低抵抗化を図るため900℃でリンドープを行っ
ていた。その後表面に形成されるリンガラス層をエツチ
ングし洗浄処理の後、減圧下で約360℃でWF、ガス
とSiH4ガスの反応によるCVD膜としてタングステ
ンシリサイド層を形成していた。
(発明が解決しようとする課題)
しかしながら、上記従来の構成では、多結晶シリコン層
とタングステンシリサイド層の形成の間に高温酸化処理
の一種であるリンドープ工程や、リンガラス層を除去す
るためのウェットエツチング工程が入るため、多結晶シ
リコン層とタングステンシリサイド層間に酸化膜が残留
したり不純物層が形成されることが多かった。そのため
、タングステンポリサイド膜としてのパターニングの際
にエツチング異常を起こし、パターニング不良を発生し
ていた。また、異物層が多結晶シリコン層とタングステ
ンシリサイド層間に形成されることにより、後の高温酸
化処理時に、多結晶シリコン層からタングステンシリサ
イド表面へのシリコン原子の供給が不十分となり、タン
グステン酸化物の形成すなわち異常酸化が発生し易くな
っていた。
とタングステンシリサイド層の形成の間に高温酸化処理
の一種であるリンドープ工程や、リンガラス層を除去す
るためのウェットエツチング工程が入るため、多結晶シ
リコン層とタングステンシリサイド層間に酸化膜が残留
したり不純物層が形成されることが多かった。そのため
、タングステンポリサイド膜としてのパターニングの際
にエツチング異常を起こし、パターニング不良を発生し
ていた。また、異物層が多結晶シリコン層とタングステ
ンシリサイド層間に形成されることにより、後の高温酸
化処理時に、多結晶シリコン層からタングステンシリサ
イド表面へのシリコン原子の供給が不十分となり、タン
グステン酸化物の形成すなわち異常酸化が発生し易くな
っていた。
本発明は上記従来の問題を解決するものであり。
多結晶シリコン層とタングステンシリサイド層間に酸化
膜が残留したり、不純物層が形成されることを防止でき
る半導体装置の製造方法を提供することを目的とするも
のである。
膜が残留したり、不純物層が形成されることを防止でき
る半導体装置の製造方法を提供することを目的とするも
のである。
(課題を解決するための手段)
本発明は上記目的を達成するために、半導体装置の製造
方法は、多結晶シリコン層のタングステンシリサイド層
を同一成長炉内で連続して成長する工程を備えたもので
ある。
方法は、多結晶シリコン層のタングステンシリサイド層
を同一成長炉内で連続して成長する工程を備えたもので
ある。
(作 用)
本発明は上記構成により、ウェハーでは多結晶シリコン
層成長後に成長炉から出されることなく引き続きタング
ステンシリサイド層を成長するため1両層間に酸化膜や
不純物層が形成されることなく5両層の界面を化学的、
物理的に安定化し、後工程での高温熱処理に対し、タン
グステンポリサイド膜を安定な状態に維持することがで
きる。
層成長後に成長炉から出されることなく引き続きタング
ステンシリサイド層を成長するため1両層間に酸化膜や
不純物層が形成されることなく5両層の界面を化学的、
物理的に安定化し、後工程での高温熱処理に対し、タン
グステンポリサイド膜を安定な状態に維持することがで
きる。
(実施例)
第1図は本発明の一実施例における半導体装置の断面図
を各工程ごとに示したものである。第1図において、1
はL OCOS (localized oxida−
tion of 5ilicon)分離領域、2はトラ
ンジスタ形成領域、3はゲート酸化膜、4は多結晶シリ
コン層(ドープポリシリコン層)、5はタングステンシ
リサイド層、6はフォトレジスト、7はソース・ドレイ
ン領域、8は前酸化膜、9はPSG膜(層間絶縁膜)、
10はコンタクトホール、11はアルミ配線、12はプ
ラズマナイトライド(保護膜)である。
を各工程ごとに示したものである。第1図において、1
はL OCOS (localized oxida−
tion of 5ilicon)分離領域、2はトラ
ンジスタ形成領域、3はゲート酸化膜、4は多結晶シリ
コン層(ドープポリシリコン層)、5はタングステンシ
リサイド層、6はフォトレジスト、7はソース・ドレイ
ン領域、8は前酸化膜、9はPSG膜(層間絶縁膜)、
10はコンタクトホール、11はアルミ配線、12はプ
ラズマナイトライド(保護膜)である。
次に上記のように構成された半導体装置の製造方法の工
程について説明する。ここではタングステンポリサイド
膜をゲート電極に適用した場合についてのべる。
程について説明する。ここではタングステンポリサイド
膜をゲート電極に適用した場合についてのべる。
第1図(a)に示すように、P型半導体基板上に、LO
CO8法により1..0CO8分離領域(分離酸化膜領
域)1と電界効果トランジスタを形成するトランジスタ
形成領域2を形成する。次に、第1図(b)に示すよう
に900℃の酸素雰囲気中で約30分間酸化し、SOO
人程度のゲート酸化膜3を形成する。続いて、多結晶シ
リコン層4とタングステンシリサイド層5を同一成長炉
内で連続成長させる。
CO8法により1..0CO8分離領域(分離酸化膜領
域)1と電界効果トランジスタを形成するトランジスタ
形成領域2を形成する。次に、第1図(b)に示すよう
に900℃の酸素雰囲気中で約30分間酸化し、SOO
人程度のゲート酸化膜3を形成する。続いて、多結晶シ
リコン層4とタングステンシリサイド層5を同一成長炉
内で連続成長させる。
ここで成長条件は以下のとおりである。多結晶シリコン
層はSiH4ガスとPH,ガスを用い、600℃でリン
ドープされた多結晶シリコンM(ドープトポリシリコン
層)4として約2000人形成する1次に、−度反応炉
内を1mTorr以下の高真空状態とし、残留ガス、不
純物を十分除去した後5iH2C(12ガスとWF、ガ
スを用い、同じ<600℃でタングステンシリサイド層
5を約2000人形成する。次に、第1図(c)に示す
ように、通常のフォトレジスト6によるリソグラフィー
技術およびエツチング技術を用い、タングステンシリサ
イド層5、多結晶シリコン層4.ゲート酸化膜3を連続
してパターニングする。レジストを除去した後、第1図
(d)に示すようにセルファライン技術によりソース・
ドレイン領域7を形成すべく、As”注入加速電圧40
KeV、注入量5X10”■−2で行う。
層はSiH4ガスとPH,ガスを用い、600℃でリン
ドープされた多結晶シリコンM(ドープトポリシリコン
層)4として約2000人形成する1次に、−度反応炉
内を1mTorr以下の高真空状態とし、残留ガス、不
純物を十分除去した後5iH2C(12ガスとWF、ガ
スを用い、同じ<600℃でタングステンシリサイド層
5を約2000人形成する。次に、第1図(c)に示す
ように、通常のフォトレジスト6によるリソグラフィー
技術およびエツチング技術を用い、タングステンシリサ
イド層5、多結晶シリコン層4.ゲート酸化膜3を連続
してパターニングする。レジストを除去した後、第1図
(d)に示すようにセルファライン技術によりソース・
ドレイン領域7を形成すべく、As”注入加速電圧40
KeV、注入量5X10”■−2で行う。
次に1層間絶縁膜形成前の下地として熱酸化膜(前酸化
膜)8を900℃30分の酸素雰囲気下で約450人(
As注入した基板上)形成し、層間絶縁膜としてPSG
膜(リン濃度8wt%)9を1.0戸形成する。
膜)8を900℃30分の酸素雰囲気下で約450人(
As注入した基板上)形成し、層間絶縁膜としてPSG
膜(リン濃度8wt%)9を1.0戸形成する。
なお、ここで前酸化工程は、ドープトポリシリコン層中
のリンの拡散を兼ねている。第1図(8)に示すように
、PSG膜9に下部層とのコンタクトを取るためのコン
タクトホール10を形成し、アルミ配線11を1.0.
成長後バターニングする。最後に保護膜としてプラズマ
ナイトライド膜12を1.0−成長してデバイスとして
完成する。
のリンの拡散を兼ねている。第1図(8)に示すように
、PSG膜9に下部層とのコンタクトを取るためのコン
タクトホール10を形成し、アルミ配線11を1.0.
成長後バターニングする。最後に保護膜としてプラズマ
ナイトライド膜12を1.0−成長してデバイスとして
完成する。
上記のように、本実施例によれば、多結晶シリコン層と
タングステンシリサイド層を同一成長炉内で連続して成
長しているため、両層の界面に酸化膜や不純物層が形成
されず、界面を化学的、物理的に安定化することができ
、後工程での高熱処理に対し、タングステンポリサイド
膜を安定な状態に維持することができる。
タングステンシリサイド層を同一成長炉内で連続して成
長しているため、両層の界面に酸化膜や不純物層が形成
されず、界面を化学的、物理的に安定化することができ
、後工程での高熱処理に対し、タングステンポリサイド
膜を安定な状態に維持することができる。
なお、上記の実施例ではP型基板上にNチャンネルMO
3電界効果トランジスタを形成する場合について述べた
が、Pチャネルタイプでもバイポーラ素子でも同様に成
立し、配線としても2層目以降に用いてもよい。
3電界効果トランジスタを形成する場合について述べた
が、Pチャネルタイプでもバイポーラ素子でも同様に成
立し、配線としても2層目以降に用いてもよい。
(発明の効果)
本発明は上記実施例から明らかなように、タングステン
ポリサイド膜中の多結晶シリコン層とタングステンポリ
サイド層を同一成長炉内で連続して成長させる工程を設
けることにより、多結晶シリコン層とタングステンシリ
サイド層の界面に酸化膜や不純物層が形成されることを
防止し、界面を物理的、化学的に安定化し、後工程での
高温熱処理に対し、タングステンポリサイド膜を安定な
状態に維持することができる半導体装置の製造方法を実
現できるという効果を有する。
ポリサイド膜中の多結晶シリコン層とタングステンポリ
サイド層を同一成長炉内で連続して成長させる工程を設
けることにより、多結晶シリコン層とタングステンシリ
サイド層の界面に酸化膜や不純物層が形成されることを
防止し、界面を物理的、化学的に安定化し、後工程での
高温熱処理に対し、タングステンポリサイド膜を安定な
状態に維持することができる半導体装置の製造方法を実
現できるという効果を有する。
第1図は本発明の一実施例における半導体装置の各工程
の断面図である。 1 ・・・LOGO3分離領域、 2・・・ トランジ
スタ形成領域、 3・・・ゲート酸化膜、4・・・多結
晶シリコン層、 5 ・・・タングステンシリサイド層
、 6 ・・・ フォトレジスト、 7 ・・・ソース
・ドレイン領域、8・・・前酸化膜、 9 ・・・PS
G膜(層間絶縁膜)、 10・・・コンタクトホール
、11・・・アルミ配線、 12・・・プラズマナイト
ライド。 第1図 特許出願人 松下電子工業株式会社
の断面図である。 1 ・・・LOGO3分離領域、 2・・・ トランジ
スタ形成領域、 3・・・ゲート酸化膜、4・・・多結
晶シリコン層、 5 ・・・タングステンシリサイド層
、 6 ・・・ フォトレジスト、 7 ・・・ソース
・ドレイン領域、8・・・前酸化膜、 9 ・・・PS
G膜(層間絶縁膜)、 10・・・コンタクトホール
、11・・・アルミ配線、 12・・・プラズマナイト
ライド。 第1図 特許出願人 松下電子工業株式会社
Claims (3)
- (1)半導体基板上に形成される電界効果トランジスタ
のゲート電極、もしくは配線として用いられる多結晶シ
リコンとタングステンシリサイドの積層膜(タングステ
ンポリサイド膜)に関し、多結晶シリコンとタングステ
ンシリサイドを同一成長炉内で連続して成長することを
特徴とする半導体装置の製造方法。 - (2)タングステンポリサイド膜に関し、多結晶シリコ
ン成長時に成長と同時に不純物をドープする工程を備え
た請求項(1)記載の半導体装置の製造方法。 - (3)タングステンポリサイド膜に関し、多結晶シリコ
ン成長後、引き続いて反応炉内を1mTorr以下の高
真空状態とし、減圧状態のままその後、前記反応炉内で
タングステンシリサイドを成長させる工程を備えたこと
を特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP122089A JPH02181918A (ja) | 1989-01-09 | 1989-01-09 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP122089A JPH02181918A (ja) | 1989-01-09 | 1989-01-09 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02181918A true JPH02181918A (ja) | 1990-07-16 |
Family
ID=11495385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP122089A Pending JPH02181918A (ja) | 1989-01-09 | 1989-01-09 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02181918A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1070124A (ja) * | 1996-06-24 | 1998-03-10 | Hyundai Electron Ind Co Ltd | 半導体素子の導電配線形成方法 |
US6022586A (en) * | 1997-03-04 | 2000-02-08 | Tokyo Electron Limited | Method and apparatus for forming laminated thin films or layers |
US6404021B1 (en) | 1997-02-25 | 2002-06-11 | Tokyo Electron Limited | Laminated structure and a method of forming the same |
-
1989
- 1989-01-09 JP JP122089A patent/JPH02181918A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1070124A (ja) * | 1996-06-24 | 1998-03-10 | Hyundai Electron Ind Co Ltd | 半導体素子の導電配線形成方法 |
US6404021B1 (en) | 1997-02-25 | 2002-06-11 | Tokyo Electron Limited | Laminated structure and a method of forming the same |
US6489208B2 (en) | 1997-02-25 | 2002-12-03 | Tokyo Electron Limited | Method of forming a laminated structure to enhance metal silicide adhesion on polycrystalline silicon |
US6022586A (en) * | 1997-03-04 | 2000-02-08 | Tokyo Electron Limited | Method and apparatus for forming laminated thin films or layers |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5089432A (en) | Polycide gate MOSFET process for integrated circuits | |
JPH0282575A (ja) | 半導体装置およびその製造方法 | |
US5130266A (en) | Polycide gate MOSFET process for integrated circuits | |
US5214305A (en) | Polycide gate MOSFET for integrated circuits | |
JPH08139278A (ja) | 半導体装置の製造方法 | |
JPH07176627A (ja) | 半導体装置の製造方法 | |
JPH0794731A (ja) | 半導体装置及びその製造方法 | |
JPS59965A (ja) | 半導体装置の製造方法 | |
US20040164364A1 (en) | Semiconductor device and its manufacturing method | |
US7375015B2 (en) | Manufacturing method which prevents abnormal gate oxidation | |
JPH1022467A (ja) | 半導体装置及びその製造方法 | |
JPH03147328A (ja) | 半導体装置の製造方法 | |
JPH02181918A (ja) | 半導体装置の製造方法 | |
JPH11289087A (ja) | 半導体装置及びその製造方法 | |
JPH03227516A (ja) | 半導体装置の製造方法 | |
KR100200184B1 (ko) | 반도체 장치의 제조방법 | |
JP2880039B2 (ja) | 半導体装置の製造方法 | |
JPH01160009A (ja) | 半導体装置の製造方法 | |
JPH04266031A (ja) | 半導体装置の製造方法 | |
JPH11145425A (ja) | 半導体素子の製造方法及び半導体装置 | |
JPH047843A (ja) | 薄膜トランジスタの製造方法 | |
JPH03235326A (ja) | 半導体装置の製造方法 | |
JPS592191B2 (ja) | 半導体装置用電極の製造方法 | |
JPH03102875A (ja) | 半導体装置およびその製造方法 | |
JPS6057974A (ja) | 半導体装置の製造方法 |