JPH03235326A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03235326A
JPH03235326A JP2031802A JP3180290A JPH03235326A JP H03235326 A JPH03235326 A JP H03235326A JP 2031802 A JP2031802 A JP 2031802A JP 3180290 A JP3180290 A JP 3180290A JP H03235326 A JPH03235326 A JP H03235326A
Authority
JP
Japan
Prior art keywords
boron
epitaxial layer
film
pattern
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2031802A
Other languages
English (en)
Inventor
Masayuki Kikuchi
正幸 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2031802A priority Critical patent/JPH03235326A/ja
Publication of JPH03235326A publication Critical patent/JPH03235326A/ja
Pending legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C65/00Joining or sealing of preformed parts, e.g. welding of plastics materials; Apparatus therefor
    • B29C65/82Testing the joint
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29LINDEXING SCHEME ASSOCIATED WITH SUBCLASS B29C, RELATING TO PARTICULAR ARTICLES
    • B29L2031/00Other particular articles
    • B29L2031/24Pipe joints or couplings

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 ボロンのドープされた埋没層を有する半導体装置の製造
方法に関し、 パターンシフトが小さくかつボロンの外方拡散の生じな
いエピタキシャル層を成長させることを目的とし、 表面にボロン(B)  ドープ領域が形成された半導体
基板上に、常圧下で該ボロンドープ領域からのボロンの
外方拡散が生じない程度の膜厚のエピタキシャル層を成
長させ、続いて減圧下で所定の膜厚のエピタキシャル層
を成長させるように構成する。
〔産業上の利用分野〕
本発明は半導体装置の製造方法に係り、特にボロンのド
ープされた埋没層を有する半導体装置の製造方法に関す
る。
CMO3I C,B i CMO3I C等の半導体装
置を製造する際には、Si基板の表面にイオン注入法あ
るいは熱拡散法によって選択的に不純物をドープした領
域を設け、この上にSiエピタキシャル層を成長させて
これを活性層として用いる。上記の不純物ドープ領域は
埋没層と称せられ、活性層中におけるウェル領域の形成
あるいはトランジスタの寄生抵抗の低減等を図る上で必
要であるが、一方でSiエピタキシャル層に対して種々
の悪影響を与える場合があり、その解決が望まれている
〔従来の技術〕
第5図はボロン(B)のドープされた領域を有するSi
基板上にエピタキシャル層を形成するための従来の工程
の一例を示したものである。まず同図(a)に示すよう
に、P型Si基板51上に形成された熱酸化膜52を選
択的にエツチング除去しこれをマスクとしてSi基板5
1内にボロンイオンを注入しボロンドープ領域53を形
成する。ついで同図(b)に示すように、酸化性雰囲気
中で熱処理しボロンドープ領域53の表面に熱酸化膜5
4を形成する。さらに不活性ガス雰囲気中で熱処理する
ことにより上記ボロンの活性化を行う。熱酸化膜54は
ボロン活性化のための熱処理工程で、ボロンが表面から
抜は出してその表面濃度が低下することを防くために形
成されるものである。ついで同図(C)に示すように、
熱酸化膜52.54をエツチング除去する。この際、熱
酸化膜54の構成要素となっているボロンドープ領域5
3表面のSi原子も除去されるため、熱酸化膜54の形
成されていたボロンドープ領域53とそれ以外の領域と
の間に段差が生しる。そしてこの段差の側面には特定の
面方位が現れる。同図(C)に見られるように、Si基
板51の表面の面方位が(111)の場合、段差の側面
の面方位は(100) となることが知られている。つ
いで同図(d)に示すように、この段差のあるSi基板
51上にエピタキシャル層55を成長させることにより
ボロンドープ領域53を埋没層とする。そしてこのエピ
タキシャル層55に通常の製造工程に従ってトランジス
タを形成する。段差はエピタキシャル層550表面にも
生じるため、この段差位置をその後のトランジスタ製造
工程におけるパターン形成の際の位置合わせ用マークと
して用いる。
上述の製造方法においてエピタキシャル層55は通常1
000°C以上の高温下で成長されるため、ボロンドー
プ領域53から成長中のエピタキシャル層55ヘボロン
の外方拡散が生じてエピタキシャル層55の特性が変化
する場合が生じる。減圧下でエピタキシャル成長を行っ
たときには、ボロンの外方拡散が顕著に生じてトランジ
スタ特性の制御が困難となることが知られている。ボロ
ン以外の不純物、たとえばアンチモン(Sb)、砒素(
As)では上記のような外方拡散は生しないことが知ら
れている。
方、常圧下でエピタキシャル成長を行ったときにはボロ
ンの外方拡散は生ぜず、エピタキシャル層がボロンによ
って影響を受けないことが経験的に知られている。従っ
て、上述のように不純物としてボロンを用いる場合には
、上記エピタキシャル層55の成長は通常は常圧下で行
われる。
〔発明が解決しようとする課題〕
ところが、常圧下でエピタキシャル成長を行った場合、
第5図(d)に見られるようにエピタキシャル層55の
表面に生した段差の位置が、その下に存在するボロンド
ープ領域53の段差の位置からずれるという現象が生じ
る。この現象はパターンシフトと称せられるものであり
、同図に示した段差位置のずれLは、Si基板51の面
方位によっても異なるが、通常エピタキシャル層55の
膜厚と同程度の値となる。そのためボロンドープ領域5
3にパターンを正確に位置合わせすることができなくな
るという問題が生じる。
そこで本発明は、パターンシフトが小さくかつボロンの
外方拡散の生じないエピタキシャル層を成長させること
を目的とする。
〔課題を解決するための手段〕
上記課題の解決は、ボロン(B)  ドープ領域が表面
に形成された半導体基板上に、常圧下で該ボロンドープ
領域からのボロンの外方拡散が生しない程度の膜厚のエ
ピタキシャル層を成長させ、続いて減圧下で所定の膜厚
のエピタキシャル層を成長させることを特徴とする半導
体装置の製造方法によって達成される。
〔作 用] パターンシフトの生じる主な原因は、Si基板面と段差
の側面におけるエピタキシャル成長速度の違いにより各
々の面に成長するエピタキシャル層の膜厚が異なること
によるものと考えられる。第2図は常圧下のエピタキシ
ャル成長において成長面の面方位をパラメータとしたエ
ピタキシャル層の成長速度と成長温度との関係について
の実験データを示したものである。同図に見られるよう
に、特定の成長温度では成長速度の面方位による違いが
なくなるものの、一般には成長速度は面方位に大きく依
存する。パターンシフトを生じさせないためには、上記
の特定の温度で成長させる必要があるが、成長温度はエ
ピタキシャル層の特性に大きな影響を与えるためパター
ンシフトを生じさせないという条件のみで成長温度を決
めることはできない。従って、一般には面方位により成
長速度が異なることになり、パターンシフトは避けられ
ない。一方、第3図は減圧下において成長面の面方位を
パラメータとしたエピタキシャル成長速度と成長温度と
の関係についての実験データを示したものである。第2
図と比較して明らかなように、面方位および成長温度に
よる成長速度の差異は常圧下のエピタキシャル成長に比
べて小さい。従って、減圧下のエピタキシャル成長では
成長温度の多少の変動にかかわらずパターンシフトを常
圧下のエピタキシャル成長に比べて小さくすることがで
きる。しかしながら前述したように、減圧下においてエ
ピタキシャル成長を行うと、ボロンの外方拡散によって
エピタキシャル層の特性が大きく変化するという問題が
ある。
そこで本発明では、まずパターンシフトが無視できる程
度の薄いエピタキシャル層を常圧下で成長させることに
よってボロンの外方拡散を防ぎ、続いて減圧下で所定の
膜厚のエピタキシャル層を成長させることによってパタ
ーンシフトが小さくかつボロンの外方拡散のないエピタ
キシャル層を得るものである。
〔実施例] 第1図はCMO3ICの製作工程に対して、本発明に係
る方法を適用した例を示す工程断面図である。
まず同図(a)に示すように、p型Si基板1表面に熱
酸化膜2を形成した後、この上に通常のフォトリソグラ
フィによりP型埋設層となる領域が窓開けされたレジス
ト膜パターン3を形成し、これをマスクとして熱酸化膜
2を選択的にエツチング除去する。続いて、熱酸化膜2
およびレジスト膜パターン3をマスクとして加速電圧6
0KeV、ドーズ量5×1013cm−2の条件でボロ
ンイオンを注入しP型埋設層となるポロンドープ領域4
を形成する。
ついでレジスト膜パターン3を除去した後、同図(b)
に示すように、n型埋没層となる領域が窓開けされたレ
ジスト膜パターン5を形成し、これをマスクとして熱酸
化膜2の選択エツチングを行う。
続いて熱酸化膜膜2およびレジスト膜パターン5をマス
クとして加速電圧70KeV、ドーズ量3.5XIO”
c+e−”の条件でアンチモン(Sb)のイオン注入を
行いn型埋没層となるアンチモンドープ領域6を形成す
る。
ついでレジストパターン5を除去した後、同図(C)に
示すように酸素ガス雰囲気中900°Cで熱処理を行な
い、ボロンドープ領域4およびアンチモンドープ領域6
の表面に膜厚500人の熱酸化膜7を形成する。この際
、熱酸化膜2の直下のSi基板1の表面の熱酸化は熱酸
化膜2によって阻止され、ポロンドープ領域4およびア
ンチモンドープ領域6の表面の熱酸化に比べて無視でき
る。
次に窒素ガス雰囲気中1000°Cで熱処理を行ない、
ボロンおよびアンチモンの活性化を行った後、同図(d
)に示すように熱酸化膜2および7をエツチング除去す
る。
ついで以下のような方法でこの上にSiのエピタキシャ
ル成長を行う。第4図は本実施例で用いたエピタキシャ
ル成長装置の模式断面図を示したものである。処理室4
1内に配置された六角錐状のカーボンサセプター42の
側面にSi基板1を固定し、このカーボンサセプター4
2を外部から支持軸43によって回転させる。そして処
理室41内にガス導入口44より所定のガスを導入しガ
ス排気口45から排気する。処理室41の周囲にはSi
基板1の加熱を行うための赤外線ランプ46を配置する
。そこでまず、常圧下で窒素ガスを10分間、続いて水
素ガスを5分間流して処理室41内の空気を置換した後
、赤外線ランプ46によりSi基板1の温度を1100
°Cまで上昇させ、さらに水素ガスを10分間流した後
、ジクロールシラン(SiHzClz)ガス1100O
OCCおよびホスフィン(PH3)ガス5 PPMを含
む水素ガス200SCCMを30秒間流して膜厚0.2
−の常圧成長エピタキシャル層を形成する。続いて処理
室41内を65Torrまで排気した後、同じ流量の5
iH2C1□ガスおよびPH3ガスを2分間流して1−
の減圧成長エピタキシャル層を形成する。続いて水素ガ
スにより5i)lzcI□ガスおよびPH3ガスをパー
ジした後、Si基板1の温度を常温近くまで降下させた
後、処理室41内を常圧へ戻す。
以上のような方法により第1図(e)に示すように、常
圧成長エピタキシャル層8および減圧成長エピタキシャ
ル層9を成長させる。
ついで同図げ)に示すように、ボロンドープ領域4上の
常圧成長エピタキシャル層8および減圧成長エピタキシ
ャル層9に表面から選択的にボロンイオンを注入するこ
とによりp型化しpウェル領域10を形成する。この際
、予めボロンドープ領域4が形成されているため、ボロ
ンの浅いイオン注入により深いPウェル領域を形成する
ことができる。また、p M OS f+N域11とな
る常圧エピタキシャル層8および減圧エピタキシャル層
9の直下には予めアンチモンドープ領域6が形成されて
いるため、p型Si基板1からの不純物拡散によるこれ
らのエピタキシャル層のp型化を防ぐことができる。
その後、通常の製造工程に従って同図((6)に示すよ
うにCMOSトランジスタを形成する。同図において、
12はゲート絶縁膜、13は多結晶Siよりなるゲート
電極、14はソース/ドレイン拡散層、15はソース/
ドレイン電極である。
なお、本発明に係る方法は上記実施例に限らず、バイポ
ーラトランジスタの埋込層の形成に適用することができ
、さらにCMO3とバイポーラトランジスタとを同一基
板上に形成するBiCMO3ICの製作工程にも適用す
ることができる。
〔発明の効果〕
以上のように本発明によれば、ボロンのドープされた領
域上にボロンの外方拡散のないエピタキシャル層を得る
ことができる上、このようにして形成されたエピタキシ
ャル層表面のパターンシフトも小さいため、高性能のC
MO3I CあるいはBiCMO3を製造する上で有益
である。
【図面の簡単な説明】
第1図(a)〜(g)は本発明の実施例を示す工程断面
図、 第2図は常圧下におけるエピタキシャル成長の実験デー
タ、 第3図は減圧下におけるエピタキシャル成長の実験デー
タ、 第4図はエピタキシャル成長装置の断面図、第5図は従
来例の問題点を示す工程断面図、である。 図において、 1.51はp型Si基板、 2.7.52.54は熱酸化膜、 3.5はレジスト膜パターン、 4.53はボロンドープ領域、 6はアンチモンドープ領域、 8は常圧成長エピタキシャル層、 9は減圧成長エピタキシャル層、 10はpウェル領域、 11は9MO5領域、 12はゲート絶縁膜、 13はゲート電極、 14はソース/ドレイン拡散層、 15はソース/ドレイン電極、 41は処理室、 42はカーボンサセプター 43は支持軸、 44はガス導入口、 45はガス排気口、 46は赤外線ランプ、 55はエピタキシャル層、 である。 本発明のア施4JlΣ示す工謹肪面図 第1図(汁の1) 戚−&五度(°C) 竿圧千にお(プらエピタ矢ン≧jし成長の賓罵斐ナータ
開 図 へ畏温産じC) オゑ発口月のずが色hり;j2示て工宏致耐面図第 図 (寸の2) 第 図

Claims (1)

    【特許請求の範囲】
  1. 表面にボロン(B)ドープ領域(4)が形成された半導
    体基板(1)上に、常圧下で該ボロンドープ領域(4)
    からのボロンの外方拡散が生じない程度の膜厚のエピタ
    キシャル層(8)を成長させ、続いて減圧下で所定の膜
    厚のエピタキシャル層(9)を成長させることを特徴と
    する半導体装置の製造方法。
JP2031802A 1990-02-13 1990-02-13 半導体装置の製造方法 Pending JPH03235326A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2031802A JPH03235326A (ja) 1990-02-13 1990-02-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2031802A JPH03235326A (ja) 1990-02-13 1990-02-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH03235326A true JPH03235326A (ja) 1991-10-21

Family

ID=12341215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2031802A Pending JPH03235326A (ja) 1990-02-13 1990-02-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH03235326A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001035452A1 (fr) * 1999-11-10 2001-05-17 Shin-Etsu Handotai Co., Ltd. Plaquette epitaxiee de silicium et son procede de production
KR100477915B1 (ko) * 1998-06-30 2005-06-08 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP2013125904A (ja) * 2011-12-15 2013-06-24 Shin Etsu Handotai Co Ltd 埋め込み領域付エピタキシャルウエーハの製造方法
JP2017034021A (ja) * 2015-07-30 2017-02-09 技術研究組合光電子融合基盤技術研究所 光デバイス

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477915B1 (ko) * 1998-06-30 2005-06-08 주식회사 하이닉스반도체 반도체 소자의 제조 방법
WO2001035452A1 (fr) * 1999-11-10 2001-05-17 Shin-Etsu Handotai Co., Ltd. Plaquette epitaxiee de silicium et son procede de production
US6589336B1 (en) 1999-11-10 2003-07-08 Shin-Etsu Handotai Co., Ltd. Production method for silicon epitaxial wafer and silicon epitaxial wafer
JP2013125904A (ja) * 2011-12-15 2013-06-24 Shin Etsu Handotai Co Ltd 埋め込み領域付エピタキシャルウエーハの製造方法
JP2017034021A (ja) * 2015-07-30 2017-02-09 技術研究組合光電子融合基盤技術研究所 光デバイス

Similar Documents

Publication Publication Date Title
TWI387848B (zh) 主光罩層之形成
JP2877104B2 (ja) 半導体装置の製造方法
JP3102223B2 (ja) シリコン基板の酸化方法
JPH07169735A (ja) 半導体装置の製造方法
JPH03235326A (ja) 半導体装置の製造方法
JPH04264724A (ja) 半導体基板の製造方法
JPH098150A (ja) 自己整合型二重ウェルプロセス
JPH03224241A (ja) 絶縁ゲート電界効果トランジスタの製造方法
KR19980024337A (ko) 실리콘 박막 전도 소자의 제조 방법
JPH0472718A (ja) エピタキシャル成長方法
JPWO2002033738A1 (ja) 半導体装置およびその製造方法
JPH021936A (ja) バイポーラ半導体装置の製造方法
JPS5917529B2 (ja) 半導体装置の製造方法
JPH0249019B2 (ja) Handotaisochinoseizohoho
JP3756617B2 (ja) 半導体装置の製造方法
JP2005085777A (ja) 半導体微細構造の製造方法および半導体デバイス
JP2000357689A (ja) 酸化物領域を有する集積回路デバイス
JP2867046B2 (ja) 相補型絶縁ゲート電界効果トランジスタの製法
JP2001297989A (ja) 半導体基板及びその製造方法並びに半導体装置及びその製造方法
JP2973011B2 (ja) 半導体素子分離領域の形成方法
KR0177387B1 (ko) 바이폴라 반도체 소자 제조 방법
JPH02181918A (ja) 半導体装置の製造方法
JPH0283928A (ja) 半導体装置の製造方法
JPH07122489A (ja) 半導体装置の製造方法
JP3371414B2 (ja) 配線の形成方法