JP2867046B2 - 相補型絶縁ゲート電界効果トランジスタの製法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は相補型絶縁ゲート電界効果トランジスタの製
法に関し、特にエピタキシャルシリコン成長技術により
基板の上に堆積された半導体膜層を素子領域とする相補
型絶縁ゲート電界効果トランジスタの製法に関する。

〔従来の技術〕

近年、半導体素子の微細化及び高性能化を狙ってエピ
タキシャルシリコン成長技術を用いた製造プロセスが多
く提案されている。この技術は相補型絶縁ゲート電界効
果トランジスタの製法にも利用されている。即ち、基板
の上にエピタキシャル成長によりシリコン半導体膜を堆
積し、この半導体膜に一対のＰチャネル及びＮチャネル
絶縁ゲート電界効果トランジスタを相補的に形成するも
のである。素子を形成するには、半導体膜の上にゲート
絶縁膜及びゲート電極を順次重ねて設けた後、Ｎ型及び
Ｐ型の不純物を半導体膜中に導入して、一対のＰ型ソー
ス領域及びドレイン領域と、一対のＮ型ソース領域及び
ドレイン領域を設ける。不純物の導入は一般にイオン注
入技術が用いられている。

〔発明が解決しようとする問題点〕

しかしながら、イオン注入技術においては、注入され
る不純物原子の深さ方向濃度プロファイルが正規分布を
示す為、半導体膜中における不純物の濃度分布に広がり
が生じる。その結果、不純物の濃度分布を半導体膜の比
較的浅い部分に限定する事ができず形成されたソース領
域及びドレイン領域の接合容量を小さくする事ができな
いという問題点、又接合の浅いソース及びドレインの形
成が容易でないという問題点があった。イオン注入によ
り形成されたソース領域及びドレイン領域の接合容量が
比較的大きい為、トランジスタ素子の高速化を図る上で
障害となっていた。又浅い接合の形成が容易でない事か
ら素子の微細化が容易でなかった。

〔問題点を解決する為の手段〕

本発明は上述した従来の技術の問題点に鑑み、半導体
膜中に比較的小さな接合容量を有するソース領域及びド
レイン領域を形成する事が可能な不純物導入方法を用い
て相補型絶縁ゲート電界効果トランジスタを製造する事
を目的とする。

上記目的を達成する為に、本発明にかかる相補型絶縁
ゲート電界効果トランジスタの製法は、半導体基板に隣
接して形成された異なった導電型の一対のウェル領域の
上において、第一のフィールド酸化膜によって互いに分
離された一対の活性領域を形成する第一工程を有する。
続いて第二工程において、活性領域及び第一のフィール
ド酸化膜の上に連続した半導体膜を堆積する。第三工程
において、該半導体膜を部分的に熱酸化して第二のフィ
ールド酸化膜を形成し、活性領域の上及び活性領域に連
なる第一のフィールド酸化膜の縁部上に残された半導体
膜により、互いに分離した一対の素子領域を形成する。
この結果、各素子領域は対応する活性領域の上に配置さ
れ、且つ平面的に見て素子領域は活性領域を包含する様
になっている。続いて第四工程において、各素子領域上
にゲート絶縁膜及びゲート電極を形成する。

次に各々の素子領域に対して異なった導電型の不純物
を導入することにより、ソース領域及びドレイン領域を
形成する工程が行なわれる。この際、少なくとも一方の
素子領域に対して新規な不純物導入方法が用いられ、接
合容量の小さなソース領域及びドレイン領域が形成され
る。この新規な不純物導入方法はより効果的な結果が得
られる導電型の不純物に対して優先的に適用される。即
ち、第四工程に続く第五工程で、一方の素子領域におい
てゲート電極に覆われていない半導体膜の活性面を露出
する処理が行なわれている。続いて第六工程において、
該活性面に対して一方導電型の不純物成分を有する気体
を供給し一方導電型の不純物成分元素又はその化合物を
含む吸着膜を形成する。さらに第七工程において、該吸
着膜を拡散源として不純物の固相拡散を行ない半導体膜
中に一方導電型のソース領域及びドレイン領域を形成す
る。

最後に第八工程において、残された他方の素子領域に
対して他方導電型の不純物を導入し他方導電型のソース
領域及びドレイン領域を形成する。この他方導電型のソ
ース領域及びドレイン領域の形成は従来のイオン注入技
術を用いてもよく、あるいは前述した第五工程ないし第
七工程と同様の方法により他方導電型不純物を導入して
もよい。

例えば、一方の素子領域においては半導体膜活性面に
対してＰ型の不純物成分ボロンを有する気体ジボランを
供給しＰ型の不純物ボロンを含む吸着膜を形成して、こ
の吸着膜を拡散源として不純物ボロンの固相拡散を行な
い半導体膜中にＰ型のソース領域及びドレイン領域を形
成する。そして他方の素子領域に対しては、Ｎ型の不純
物ヒ素をイオン注入により導入してＮ型のソース領域及
びドレイン領域を形成する。

〔作用〕

本発明によれば、半導体膜の活性面に対して、不純物
成分を含むガスを供給し、不純物吸着膜を堆積してい
る。不純物の吸着量は供給するガスの圧力及び供給時間
を制御する事により極めて容易に調節する事ができる。
この不純物吸着膜を拡散源として半導体膜に対して固相
拡散を行ないソース領域及びドレイン領域を形成してい
る。吸着された不純物の量を調節する事により極めて浅
く且つ限定された不純物拡散領域を設ける事ができソー
ス領域及びドレイン領域の接合容量を小さくする事が可
能となる。この方法は、特にＰ型の不純物ボロンを導入
する際有効である。即ちＰ型の不純物ボロンはＮ型の不
純物ヒ素に比べて、その質量が小さい為、イオン注入を
用いてボロンの導入を行なった場合には、ヒ素に比べて
深さ方向の濃度プロファイルが２倍近くに広がり、ソー
ス領域及びドレイン領域の接合容量を小さくする事が困
難である。

〔実 施 例〕

以下図面を参照して本発明の好適な実施例を詳細に説
明する。

第１図は本発明にかかる相補型絶縁ゲート電界効果ト
ランジスタの製造方法を示す工程図である。まず第１図
（Ａ）に示す工程において、Ｐ型のシリコン基板１が準
備される。シリコン基板１の表面には一対のＮウェル領
域２とＰウェル領域３が隣接して形成されている。かか
るシリコン基板１の表面には所定のパタンを有する第一
のフィールド酸化膜４が形成されている。Ｎウェル領域
２の表面には第一のフィールド酸化膜４によって囲まれ
た活性領域５が規定されており、Ｐウェル領域３上に同
様にして活性領域６が規定されている。なお第一のフィ
ールド酸化膜４は選択的熱酸化によって形成される。

第１図（Ｂ）に示す工程において、活性領域5,6及び
第一のフィールド酸化膜４の上に連続したシリコン半導
体膜７を堆積する。このシリコン半導体膜７の堆積は基
板温度を800℃ないし1000℃に保持してシランガス（SiH
₄）と水素ガス（H₂）を用いた減圧エピタキシャル成長
により行なわれる。シリコン半導体膜７の膜厚は2000Å
以下とすることが可能である。即ち本発明によれば、後
工程で行なわれるシリコン半導体膜７に対する不純物の
拡散濃度プロファイルを浅く制御する事ができるので、
エピタキシャル成長膜の膜厚を接合深さと同程度まで薄
くする事ができる。これに対して、従来のイオン注入を
用いて不純物の導入を行なった場合には、シリコン半導
体膜７の膜厚を2000Å以上に設定する必要があった。こ
の様に本発明によればシリコン半導体膜７の膜厚が薄く
てすみ、且つ、ソース領域及びドレイン領域の接合容量
を必然的に減少させる事ができる。

第１図（Ｃ）に示す工程において、半導体膜７を部分
的に熱酸化して第二のフィールド酸化膜８を形成する。
第二のフィールド酸化膜８の形成は所定のパタンに従っ
て行なわれる。その結果、活性領域５の上及びこれに連
なる第一のフィールド酸化膜４の縁部の上に熱酸化され
なかった半導体膜７が残される。この残された半導体膜
７により素子領域９が規定される。同様にして、他方の
活性領域６及びこれに連なる第一のフィールド酸化膜８
の縁部の上に残された半導体膜７により他の素子領域10
も規定される。この様にして規定された素子領域９及び
10は第二のフィールド酸化膜８によって互いに分離され
ている。素子領域9,10は対応する活性領域5,6の上に位
置し、且つ活性領域を包含する形となっている。Ｎ型の
活性領域の表面に堆積された半導体膜７はN^-型の単結晶
シリコンとなる。同様にしてＰ型の活性領域６の上に堆
積されたシリコン半導体膜７の部分はP^-型の単結晶であ
る。この様に、狭い面積を有する活性領域の上に広い面
積を有する素子領域を形成し、この素子領域にトランジ
スタを設ける事により、基板表面を有効に活用する事が
可能となり、半導体素子の集積度を一層向上させる事が
できる。

第１図（Ｄ）に示す工程において、素子領域９の上に
ゲート酸化膜11が被覆され、素子領域10の上にゲート酸
化膜13が被覆される。これらゲート酸化膜は半導体膜７
を湿式酸化して得られる。続いて、ゲート酸化膜11の上
にはゲート電極12が配設され、ゲート酸化膜13の上には
ゲート電極14が配設される。これらゲート電極12及び14
は、多結晶シリコン膜を化学気相成長法等により堆積さ
せた後、フォトリソグラフィ技術及びエッチング技術に
よりパタニングする事により得られる。

第１図（Ｅ）に示す工程において、一方の素子領域９
をレジスト膜15で被覆し、他方の素子領域10のみを露出
させる。この状態で、半導体膜７に対してＮ型の不純物
ヒ素を導入し、一対のN⁺型ソース領域16とN⁺型ドレイン
領域17を形成する。この結果、素子領域10にＮチャネル
絶縁ゲート電界効果トランジスタが形成される。ヒ素の
導入は、ゲート電極14をマスクとして、イオン注入によ
り行なわれゲート酸化膜13を介して、不純物ヒ素が半導
体膜７に注入される。

第１図（Ｆ）に示す工程において、トランジスタの形
成された素子領域10を、二酸化シリコン膜18で被覆する
一方、素子領域９を被覆していたレジスト膜15を除去す
る。二酸化シリコン膜18の被覆は、レジスト膜15を除去
した後、化学気相成長法により基板１の全面に対して行
なわれ、その後素子領域９を被覆する部分をエッチング
により除去する。続いて、素子領域９において、半導体
膜７を被覆していたゲート酸化膜11を除去するととも
に、シリコン半導体膜７の表面を清浄化しシリコン半導
体膜７の活性面を露出させる。

第１図（Ｇ）に示す工程において、基板１に対して、
不純物成分ボロンを有する気体ジボランを供給し、半導
体膜７の活性面に対してのみ選択的に不純物ボロンを含
む吸着膜19を堆積させる。ジボランガスはシリコン半導
体膜の活性面に対してのみ安定的且つ強固に吸着し、第
二のフィールド酸化膜８の上やマスクとして用いられる
二酸化シリコン膜18の上には堆積されない。この吸着処
理は基板１を加熱して行なわれるので、通常の有機材料
からなるレジスト膜は用いず、その代わりに二酸化シリ
コン膜18をマスクとして用いているのである。

第１図（Ｈ）に示す工程において、基板１の加熱処理
を行なう。この加熱あるいはアニールによって、不純物
吸着膜19に含まれる不純物ボロンは半導体膜７のバルク
中に固相拡散し、P⁺型のソース領域20及びP⁺型のドレイ
ン領域21が形成される。不純物吸着膜19に含まれる不純
物ボロンの量を予め適当に設定する事により、ボロンを
限定的に拡散する事が可能となり、接合容量の小さなソ
ース領域20及びドレイン領域21を形成する事ができる。
この結果、素子領域９に対して、Ｐチャネル絶縁ゲート
電界効果トランジスタが形成される。このアニール処理
において、他方の素子領域10に注入された不純物ヒ素の
活性化も同時に行なわれる。さらに不必要となった二酸
化シリコン膜18が除去される。

最後に第１図（Ｉ）に示す工程において、基板１に層
間絶縁膜101が形成され、且つエッチングによりコンタ
クトホールが形成される。その上に配線膜102が形成さ
れ、相補型絶縁ゲート電界効果トランジスタが完成す
る。

以上の説明から明らかな様に、本発明にかかる製造方
法の要部は、シリコン半導体膜７の表面活性化、活性面
に対する不純物の吸着及び不純物の拡散からなる一連の
処理にある。これら一連の処理は第２図に示す製造装置
によって行なわれる。図示する様に、第２図に示す製造
装置は、石英製の真空チャンバ22を備えており、その内
部中央付近に一対の素子領域９及び10が形成されたシリ
コン基板１を収納する様になっている。基板１の温度は
赤外線ランプ加熱方式あるいは抵抗加熱方式を用いた加
熱系23を制御する事により、所定の温度に保つ事が可能
である。チャンバ22の内部はターボ分子ポンプを主排気
ポンプとした複数のポンプから構成された高真空排気系
24を用いて排気する様になっている。チャンバ22の内部
の真空度は圧力計25により計測される。シリコン基板１
の搬送は、チャンバ22に対してゲートバルブ26aを介し
て接続されたロード室27とチャンバ22との間でゲートバ
ルブ26aを開いた状態で搬送機構28を用いて行なわれ
る。なおロード室27は、シリコン基板１のロード室27へ
の出入れ時と搬送時を除いて、通常はゲートバルブ26b
を開いた状態でロード室排気系29により高真空に排気さ
れている。チャンバ22はガス導入制御系30を介してガス
供給源31が接続されている。ガス供給源31は一連の処理
に用いられる種々の原料ガスを貯蔵する複数のガスボン
ベを備えている。ガス供給源31からチャンバ22へ導入さ
れるガスの種類、導入量、導入時間等はガス導入制御系
30を用いてコントロールされている。

次に第２図に示す製造装置を用いて本発明の要部をな
す一連の処理工程即ち半導体膜の表面活性化、不純物吸
着及び不純物拡散を詳細に説明する。シリコン基板１は
バックグランド圧力が１×10^-4Pa以下に排気された真空
チャンバ22の中央部にセットされる。次いで基板温度を
加熱系23を用いて例えば850℃に設定しガス供給源31か
ら水素ガスを、例えばチャンバ内部の圧力が１×10^-2Pa
になる様な条件で一定時間導入する。これによってシリ
コン半導体膜７の表面に被覆していた不活性膜即ち自然
酸化膜が除去され、化学的に活性なシリコン半導体膜面
が露出する。シリコン半導体膜表面の清浄化が完了した
後、水素ガスの導入を停止し基板温度を例えば800℃に
設定する。この設定温度に到達し且つ安定した後、シリ
コン半導体膜の活性面にボロンを含む化合物ガスである
ジボランをN₂ガスで５％に希釈した原料ガスをガス供給
源31から供給する。チャンバ22の圧力が１×10^-2Paとな
る様な条件で一定時間導入する事により、ボロンあるい
はボロンを含む化合物の吸着膜が形成される。この吸着
膜は活性面に対して強固に固定されており極めて安定で
ある。ボロンの吸着量はジボランガスの導入圧力及び導
入時間に比例している。従ってこれらのパラメータを適
当に設定する事により、最適なボロン吸着量を得る事が
できる。最後に、基板１のアニールを行ないボロンの半
導体膜に対する拡散を行なう。即ち吸着膜を形成した
後、ジボランの導入を停止し真空中で基板１の加熱を所
定時間行ない、吸着膜を拡散源とした半導体膜７に対す
る不純物拡散を行なう。同時に拡散された不純物原子ボ
ロンの活性化も行なわれる。以上述べてきた実施例にお
いては、シリコン半導体膜にＰ型のソース領域及びドレ
イン領域を形成する為にジボランガスを用いた。しかし
ながらＰ型の不純物吸着膜を形成するには、例えばトリ
メチルガリウム（TMG）や三塩化ホウ素（BCl₃）等に代
表されるIII族元素の気体化合物も有効である。上述し
た実施例においては、Ｎ型の不純物をシリコン半導体膜
に導入する為にイオン注入技術を用いた。しかしなが
ら、Ｐ型のソース領域及びドレイン領域の形成と同様
に、Ｎ型の不純物成分を含むガスを用いて、Ｎ型の不純
物を含む吸着膜を形成し、これによりＮ型の不純物の拡
散を行なってもよい。この場合用いられる気体化合物と
しては、アルシン（AsH₃）、三塩化リン（PCl₃）、五塩
化アンチモン（SbCl₅）、ホスフィン（PH₃）等が利用可
能である。

又以上で述べた実施例においては、基板温度としては
その典型例として、半導体膜表面活性化処理においては
850℃、不純物吸着処理においては800℃の数値を示し
た。発明者はこれまでの研究において、表面活性化処理
における基板温度としては、バックグランド圧力及び雰
囲気ガスとの関連を含めて、800℃なし1200℃の範囲が
好ましく、又吸着処理における基板温度としては400℃
ないし950℃の範囲が好ましい事を確認している。又半
導体基板のアニールは例えば窒素ガス雰囲気中において
基板温度を900℃に保持して30分間行なう。このアニー
ル処理により、Ｐチャンネル領域２における不純物ボロ
ンの拡散及び活性化が行なわれ、同時にＮチャンネル領
域に注入された不純物ヒ素の活性化も行なわれる。

第３図は本発明にかかる相補型絶縁ゲート電界効果ト
ランジスタの製造方法の他の実施例を示す工程図であ
る。

第３図（Ａ）に示す工程において、Ｐ型の基板１が準
備される。基板１の表面には互いに隣接して配置された
一対のウェル領域32及びＰウェル領域33が設けられてい
る。基板１の表面は第一のフィールド酸化膜34によって
部分的に被覆されている。Ｎウェル領域32の表面におい
て、第一のフィールド酸化膜34によって被覆されていな
い部分が活性領域36となり、Ｐウェル領域33の上におい
て、第一のフィールド酸化膜34によって被覆されていな
い部分が活性領域37となる。そして、一方のＮウェル領
域32の全面のみが二酸化シリコン膜35によって被覆され
ている。この二酸化シリコン膜35は例えば化学気相成長
法により堆積される。他方、Ｐウェル領域33に設けられ
た活性領域37の表面は清浄化され、活性なシリコン表面
が露出している。この清浄化処理は、自然酸化膜を除去
する事により行なわれる。

第３図（Ｂ）に示す工程において、基板１を加熱した
状態でジボランガスを供給し、活性領域37に対してのみ
選択的にボロンを含む不純物膜38を堆積させる。

第３図（Ｃ）に示す工程において、基板１の全面に亘
って、半導体膜39を堆積させる。この半導体膜39は例え
ばシランガス及び水素ガスを用いた減圧エピタキシャル
成長により膜圧2000Å以下で堆積される。第３図（Ｃ）
と第１図（Ｂ）を比較してみれば分かる様に、本実施例
においては、Ｐウェル領域と半導体膜の界面にＰ型の不
純物ボロンを含む吸着膜が介在している。この不純物膜
はチャネルストッパー領域を形成する為に存在するもの
である。

最後に第３図（Ｄ）に示す工程において、Ｎウェル領
域32の上にはＰチャネル絶縁ゲート電界効果トランジス
タ40が形成され、Ｐウェル領域33の上にはＮチャネル絶
縁ゲート電界効果トランジスタが形成される。これらト
ランジスタの製造工程は第１図（Ｃ）ないし第１図
（Ｈ）に示す工程と同様であるので詳細な説明を省略す
る。

ところで第３図（Ｄ）と第１図（Ｈ）を比較してみれ
ば明らかな様に、本実施例においてはＮチャネルトラン
ジスタ41のチャネル領域42とＰウェル領域33の界面に、
高濃度の不純物ボロンを含む拡散層38が介在している点
で異なる。このP⁺型拡散層38は第３図（Ｂ）に示す工程
において堆積されたボロン不純物吸着膜38に起因するも
のであり、チャネルストッパー領域として機能する。即
ち、チャネル領域42の両端に存在する空乏層がチャネル
方向に広がるのを抑制し、いわゆるパンチスルーや短チ
ャネル効果といった故障原因を抑える効果がある。

〔発明の効果〕

上述した様に、本発明によれば、半導体膜活性面に対
して不純物の直接的吸着及び拡散を行なう事によりソー
ス領域及びドレイン領域を形成しているので、これらの
接合容量を小さくする事が可能となりトランジスタの動
作の高速化が図れるという効果が得られる。特に、不純
物の吸着及び拡散技術をＰチャネル領域の形成に適用す
る事により、相補型絶縁ゲート電界効果トランジスタの
高速化を達成する事ができる。即ち、従来から相補型絶
縁ゲート電界効果トランジスタの高速化及び微細化の障
害となっていたのはＮチャンネルトランジスタではなく
むしろＰチャネルトランジスタであったからである。
又、本発明によれば、従来に比して半導体膜の厚みを小
さくする事ができるので半導体膜のでの堆積処理時間を
短縮する事ができるという効果もある。

【図面の簡単な説明】

第１図は相補型絶縁ゲート電界効果トランジスタの製造
方法の一実施例を示す工程図、第２図は製造方法を実施
する為の製造装置のブロック図、及び第３図は相補型絶
縁ゲート電界効果トランジスタの製造方法の他の実施例
を示す工程図である。 １……シリコン基板、２……Ｎウェル領域 ３……Ｐウェル領域 ４……第一のフィールド酸化膜 ５……活性領域、６……活性領域 ７……シリコン半導体膜 ８……第二のフィールド酸化膜 ９……素子領域、10……素子領域 11……ゲート酸化膜、12……ゲート電極 13……ゲート酸化膜、14……ゲート電極 16……ソース領域、17……ドレイン領域 19……不純物吸着膜、20……ソース領域 21……ドレイン領域

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】半導体基板に隣接して形成された異なった
   導電型の一対のウェル領域の上において、第一のフィー
   ルド酸化膜によって互いに分離された一対の活性領域を
   形成する第一工程と、 活性領域及び第一のフィールド酸化膜の上に連続した半
   導体膜を堆積する第二工程と、 該半導体膜を部分的に熱酸化して第二のフィールド酸化
   膜を形成し、活性領域上及びこれに連なる第一のフィー
   ルド酸化膜の縁部上に残された半導体膜により、互いに
   分離した一対の素子領域を形成する第三工程と、 各素子領域上にゲート絶縁膜及びゲート電極を形成する
   第四工程と、 一方の素子領域においてゲート電極に覆われていない半
   導体膜の活性面を露出する第五工程と、 該活性面に対して一方導電型の不純物成分を有する気体
   を供給し一方導電型の不純物成分元素又はその化合物を
   含む吸着膜を形成する第六工程と、 該吸着膜を拡散源として不純物の固相拡散を行ない半導
   体膜中に一方導電型のソース領域及びドレイン領域を形
   成する第七工程と、 他方の素子領域に対して他方導電型の不純物を導入し他
   方導電型のソース領域及びドレイン領域を形成する第八
   工程とからなる相補型絶縁ゲート電界効果トランジスタ
   の製造方法。
2. 【請求項２】第六工程は、活性面に対してＰ型の不純物
   成分ボロンを有する気体ジボランを供給しＰ型の不純物
   ボロンを含む吸着膜を形成する工程である請求項１に記
   載の製造方法。
3. 【請求項３】第八工程は、他方の素子領域に対してＮ型
   の不純物ヒ素をイオン注入により導入する工程である請
   求項２に記載の製造方法。
4. 【請求項４】第五工程及び第六工程は、他方の素子領域
   を酸化膜によりマスクして一方の素子領域に対して行な
   う請求項２に記載の製造方法。
5. 【請求項５】第一工程と第二工程の間において、他方の
   活性領域表面を活性化し、ジボランを供給して他のボロ
   ン不純物膜を形成する追加工程を含む請求項２に記載の
   製造方法。