JP2876414B2 - 拡散抵抗素子の製造方法 - Google Patents
拡散抵抗素子の製造方法Info
- Publication number
- JP2876414B2 JP2876414B2 JP31372389A JP31372389A JP2876414B2 JP 2876414 B2 JP2876414 B2 JP 2876414B2 JP 31372389 A JP31372389 A JP 31372389A JP 31372389 A JP31372389 A JP 31372389A JP 2876414 B2 JP2876414 B2 JP 2876414B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion resistance
- semiconductor
- impurity
- substrate
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体基板の表面に形成される拡散抵抗素子
の製造方法に関する。
の製造方法に関する。
従来、半導体拡散抵抗素子は例えば不純物のイオン注
入により行なわれていた。イオン注入は、不純物原子を
イオン化し、質量分離した後、さらに質量分離された不
純物イオンを所定のエネルギーに加速し、半導体基板表
面に注入するものである。
入により行なわれていた。イオン注入は、不純物原子を
イオン化し、質量分離した後、さらに質量分離された不
純物イオンを所定のエネルギーに加速し、半導体基板表
面に注入するものである。
しかしながら注入される不純物原子は、その加速エネ
ルギーによって決まる分散を有する正規分布状にドーピ
ングされる為、基板の深さ方向に対して急峻な濃度プロ
ファイルを形成する事が困難である。従って、不純物拡
散層と半導体基板の界面領域には比較的広範囲の空乏層
が形成される。この空乏層の存在により、拡散層の抵抗
値は電圧依存性を有し安定した拡散抵抗素子を製造する
事が困難であるという問題点があった。
ルギーによって決まる分散を有する正規分布状にドーピ
ングされる為、基板の深さ方向に対して急峻な濃度プロ
ファイルを形成する事が困難である。従って、不純物拡
散層と半導体基板の界面領域には比較的広範囲の空乏層
が形成される。この空乏層の存在により、拡散層の抵抗
値は電圧依存性を有し安定した拡散抵抗素子を製造する
事が困難であるという問題点があった。
上述した従来の問題点に鑑み、本発明は基板の深さ方
向に対して急峻な濃度プロファイルを有する拡散抵抗領
域を備えた半導体抵抗素子の製造方法を提供する事を目
的とする。
向に対して急峻な濃度プロファイルを有する拡散抵抗領
域を備えた半導体抵抗素子の製造方法を提供する事を目
的とする。
上記目的を達成する為に、本発明にかかる半導体拡散
抵抗素子の製造方法は、半導体基板の表面に絶縁膜を形
成した後その一部を除去し素子領域を規定する第一工程
と、素子領域表面を清浄化し半導体活性面を露出する第
二工程と、半導体基板に不純物成分を有する気体を供給
し選択的に素子領域に不純物吸着膜を形成する第三工程
と、該不純物吸着膜を拡散源とする不純物の固相拡散及
び活性化を行ない素子領域に拡散抵抗層を形成する第四
工程と、該拡散抵抗層に対して一対の電極を接続する第
五工程とから構成されている。
抵抗素子の製造方法は、半導体基板の表面に絶縁膜を形
成した後その一部を除去し素子領域を規定する第一工程
と、素子領域表面を清浄化し半導体活性面を露出する第
二工程と、半導体基板に不純物成分を有する気体を供給
し選択的に素子領域に不純物吸着膜を形成する第三工程
と、該不純物吸着膜を拡散源とする不純物の固相拡散及
び活性化を行ない素子領域に拡散抵抗層を形成する第四
工程と、該拡散抵抗層に対して一対の電極を接続する第
五工程とから構成されている。
好ましくは第三工程は、シリコンからなる半導体基板
に対して不純物成分ボロンを含む気体ジボランを供給し
素子領域に不純物ボロンを含む吸着膜を形成する工程で
あり、Ｎ型のシリコン半導体基板上に、Ｐ型の拡散抵抗
領域を形成するものである。
に対して不純物成分ボロンを含む気体ジボランを供給し
素子領域に不純物ボロンを含む吸着膜を形成する工程で
あり、Ｎ型のシリコン半導体基板上に、Ｐ型の拡散抵抗
領域を形成するものである。
本発明によれば、素子領域に形成された半導体活性面
に対して半導体基板を加熱しながら不純物気体を供給し
直接的に不純物吸着膜を形成している。この吸着膜は活
性面に対して化学的に結合されており強固且つ極めて安
定である。この不純物吸着膜を拡散源として不純物の固
相拡散及び活性化を行ない素子領域に拡散抵抗層を形成
している。この拡散抵抗層は基板の深さ方向に対して極
めて急峻な濃度プロファイルを有し、拡散抵抗層と基板
の界面に存在する空乏層の幅が狭く且つ電圧によって容
易に変動しない。その結果極めて特性の優れた半導体拡
散抵抗素子を得る事ができる。
に対して半導体基板を加熱しながら不純物気体を供給し
直接的に不純物吸着膜を形成している。この吸着膜は活
性面に対して化学的に結合されており強固且つ極めて安
定である。この不純物吸着膜を拡散源として不純物の固
相拡散及び活性化を行ない素子領域に拡散抵抗層を形成
している。この拡散抵抗層は基板の深さ方向に対して極
めて急峻な濃度プロファイルを有し、拡散抵抗層と基板
の界面に存在する空乏層の幅が狭く且つ電圧によって容
易に変動しない。その結果極めて特性の優れた半導体拡
散抵抗素子を得る事ができる。
以下図面に従って本発明の好適な実施例を詳細に説明
する。
する。
第１図は本発明にかかる拡散抵抗素子の製造方法の第
一の実施例である。まず第１図（Ａ）に示す工程におい
て、シリコンからなる半導体基板１の表面に絶縁膜２を
形成する。この絶縁膜２は例えば二酸化シリコンあるい
は窒化シリコンを化学気相成長する事により形成され
る。その後絶縁膜２の一部を除去し素子領域３を設け
る。素子領域３の表面は不可避的に自然酸化膜４等の不
活性被膜により覆われている。
一の実施例である。まず第１図（Ａ）に示す工程におい
て、シリコンからなる半導体基板１の表面に絶縁膜２を
形成する。この絶縁膜２は例えば二酸化シリコンあるい
は窒化シリコンを化学気相成長する事により形成され
る。その後絶縁膜２の一部を除去し素子領域３を設け
る。素子領域３の表面は不可避的に自然酸化膜４等の不
活性被膜により覆われている。
第１図（Ｂ）に示す工程において、素子領域３の表面
を清浄化し半導体活性面を露出する。この清浄化処理に
おいては、シリコン半導体基板１はバックグランド圧力
が１×10-4Pa以下の真空チャンバにセットされる。そし
て基板温度を例えば850℃に保持して水素ガスを、例え
ばチャンバ内部の圧力が1.3×10-2Paになる様な条件で
一定時間導入する。これによりシリコン半導体基板１の
表面に形成されていた自然酸化膜４が除去され、化学的
に活性なシリコン表面が露出する。
を清浄化し半導体活性面を露出する。この清浄化処理に
おいては、シリコン半導体基板１はバックグランド圧力
が１×10-4Pa以下の真空チャンバにセットされる。そし
て基板温度を例えば850℃に保持して水素ガスを、例え
ばチャンバ内部の圧力が1.3×10-2Paになる様な条件で
一定時間導入する。これによりシリコン半導体基板１の
表面に形成されていた自然酸化膜４が除去され、化学的
に活性なシリコン表面が露出する。
第１図（Ｃ）に示す工程において、シリコン半導体基
板１に不純物成分ボロンを有する気体ジボランを供給し
選択的に素子領域３にボロンを含む不純物吸着膜５を形
成する。この吸着処理はシリコン表面の清浄化が完了し
た後、水素ガスの導入を停止して行なう。半導体基板１
の基板温度を例えば825℃に設定し、その設定温度に到
達し且つ安定した後、シリコン半導体基板１の表面にジ
ボラン（B2H6）を窒素ガスで５％に希釈した原料ガス
を、例えば真空チャンバの圧力が1.3×10-2Paとなる様
な条件で一定時間導入する。これによりボロンあるいは
ボロンを含む化合物の吸着膜５が形成される。ボロンの
吸着量は、導入される気体ジボランの蒸気圧及び導入時
間等を適当に設定する事により調整される。
板１に不純物成分ボロンを有する気体ジボランを供給し
選択的に素子領域３にボロンを含む不純物吸着膜５を形
成する。この吸着処理はシリコン表面の清浄化が完了し
た後、水素ガスの導入を停止して行なう。半導体基板１
の基板温度を例えば825℃に設定し、その設定温度に到
達し且つ安定した後、シリコン半導体基板１の表面にジ
ボラン（B2H6）を窒素ガスで５％に希釈した原料ガス
を、例えば真空チャンバの圧力が1.3×10-2Paとなる様
な条件で一定時間導入する。これによりボロンあるいは
ボロンを含む化合物の吸着膜５が形成される。ボロンの
吸着量は、導入される気体ジボランの蒸気圧及び導入時
間等を適当に設定する事により調整される。
第１図（Ｄ）に示す工程において、不純物吸着膜５を
拡散源とする不純物の固相拡散及び活性化を行ない素子
領域３に拡散抵抗層６を形成する。この拡散処理は、ジ
ボランの導入を停止した後、基板１を真空中でアニール
する事により行なわれる。アニールの為の温度は例えば
825℃に設定される。ボロンの吸着量及びアニール条件
（即ち温度と時間）を制御する事によって、所望の不純
物濃度及び接合深さを有する拡散抵抗層６を形成する事
ができる。
拡散源とする不純物の固相拡散及び活性化を行ない素子
領域３に拡散抵抗層６を形成する。この拡散処理は、ジ
ボランの導入を停止した後、基板１を真空中でアニール
する事により行なわれる。アニールの為の温度は例えば
825℃に設定される。ボロンの吸着量及びアニール条件
（即ち温度と時間）を制御する事によって、所望の不純
物濃度及び接合深さを有する拡散抵抗層６を形成する事
ができる。
最後に第１図（Ｅ）に示す工程において、拡散抵抗層
６に対して一対の電極７を接続する事により拡散抵抗素
子を完成させる。電極７は例えば拡散抵抗層６にして一
対のコンタクトホールを形成した後金属を蒸着しパタニ
ングする事により形成される。
６に対して一対の電極７を接続する事により拡散抵抗素
子を完成させる。電極７は例えば拡散抵抗層６にして一
対のコンタクトホールを形成した後金属を蒸着しパタニ
ングする事により形成される。
第２図は第１図に示す一連の工程で得られた拡散抵抗
層のシート抵抗とジボラン導入量との関係を示すグラフ
である。このグラフにおいて測定されたサンプルは、全
てＮ型のシリコン半導体基板上に同じジボラン導入圧力
の元で、ジボラン導入時間のみを変えて作成されたもの
である。ジボラン導入時及びアニール時の基板温度は全
て共通である。このグラフから明らかな様に、ジボラン
ガスの導入時間を調節する事により、拡散抵抗層のシー
ト抵抗を所望の値に設定する事ができる。
層のシート抵抗とジボラン導入量との関係を示すグラフ
である。このグラフにおいて測定されたサンプルは、全
てＮ型のシリコン半導体基板上に同じジボラン導入圧力
の元で、ジボラン導入時間のみを変えて作成されたもの
である。ジボラン導入時及びアニール時の基板温度は全
て共通である。このグラフから明らかな様に、ジボラン
ガスの導入時間を調節する事により、拡散抵抗層のシー
ト抵抗を所望の値に設定する事ができる。
第３図は、第１図に示す一連の工程で得られたサンプ
ルにおける、ボロンの深さ方向における濃度プロファイ
ルである。この濃度プロファイルは二次イオン質量分析
計を用いて得られたものであり、分析精度を高める為に
基板表面に約450Åのアモルファスシリコン被膜を形成
している。従って、第３図においては元の基板表面は横
軸で約45nm付近の位置にある。第３図から明らかな様
に、拡散抵抗層の厚みは約700Åである。又その不純物
濃度プロファイルは極めて急峻となっている事がわか
る。
ルにおける、ボロンの深さ方向における濃度プロファイ
ルである。この濃度プロファイルは二次イオン質量分析
計を用いて得られたものであり、分析精度を高める為に
基板表面に約450Åのアモルファスシリコン被膜を形成
している。従って、第３図においては元の基板表面は横
軸で約45nm付近の位置にある。第３図から明らかな様
に、拡散抵抗層の厚みは約700Åである。又その不純物
濃度プロファイルは極めて急峻となっている事がわか
る。
第４図は、本発明の要部をなす清浄化工程、吸着工程
及び拡散工程の一連の処理を行なう為の製造装置のブロ
ック図である。図示する様に、シリコン基板１は石英製
の真空チャンバ12の内部中央付近に設置される。基板１
の温度は赤外線ランプ加熱方式あるいは抵抗加熱方式を
用いた加熱系13により所定の温度に設定される。チャン
バ12の内部はターボ分子ポンプを主排気ポンプとした複
数のポンプから構成される高真空排気系14を用いて高真
空に排気される。チャンバ12内部の真空度は圧力計15に
より常時モニタされている。シリコン基板１の搬送は、
チャンバ12に対してゲートバルブ16aを介して接続され
たロード室17とチャンバ12との間で、ゲートバルブ16a
を開いた状態で搬送機構18を用いて行なわれる。なお、
ロード室17は、シリコン基板１のロード室17への出入れ
時と搬送時を除いて、通常はゲートバルブ16bを開いた
状態でロード室排気系19により高真空排気されている。
真空チャンバ12にはガス導入制御系20を介してガス供給
源21が接続されている。ガス供給源21は一連の処理に必
要な種々のガス例えば水素ガスやジボランガス等を貯蔵
している複数のガスボンベを備えている。ガス供給源21
からチャンバ12ヘ導入されるガスの種類、蒸気圧及び導
入時間等はガス導入制御系20によりコントロールされ
る。この製造装置を用いて、シリコン基板１の清浄化、
不純物吸着膜の形成、不純物拡散の一連の処理が行なわ
れる。
及び拡散工程の一連の処理を行なう為の製造装置のブロ
ック図である。図示する様に、シリコン基板１は石英製
の真空チャンバ12の内部中央付近に設置される。基板１
の温度は赤外線ランプ加熱方式あるいは抵抗加熱方式を
用いた加熱系13により所定の温度に設定される。チャン
バ12の内部はターボ分子ポンプを主排気ポンプとした複
数のポンプから構成される高真空排気系14を用いて高真
空に排気される。チャンバ12内部の真空度は圧力計15に
より常時モニタされている。シリコン基板１の搬送は、
チャンバ12に対してゲートバルブ16aを介して接続され
たロード室17とチャンバ12との間で、ゲートバルブ16a
を開いた状態で搬送機構18を用いて行なわれる。なお、
ロード室17は、シリコン基板１のロード室17への出入れ
時と搬送時を除いて、通常はゲートバルブ16bを開いた
状態でロード室排気系19により高真空排気されている。
真空チャンバ12にはガス導入制御系20を介してガス供給
源21が接続されている。ガス供給源21は一連の処理に必
要な種々のガス例えば水素ガスやジボランガス等を貯蔵
している複数のガスボンベを備えている。ガス供給源21
からチャンバ12ヘ導入されるガスの種類、蒸気圧及び導
入時間等はガス導入制御系20によりコントロールされ
る。この製造装置を用いて、シリコン基板１の清浄化、
不純物吸着膜の形成、不純物拡散の一連の処理が行なわ
れる。
第５図は本発明にかかる拡散抵抗素子の製造方法の第
二の実施例を示す製造工程図である。第５図（Ａ）に示
す工程において、シリコン基板51の表面にまず絶縁膜52
が形成される。絶縁膜52はエッチングにより部分的に除
去し素子領域53を設ける。続いて、素子領域53内に下地
処理として半導体膜54を形成する。この半導体膜54は例
えばシリコンをエピタキシャル成長させる事により得ら
れる。本実施例においては、ジクロロシラン（SiH2C
l2）を原料ガスとした分子層エピタキシャル成長法を用
いている。これによって、この実施例では膜厚が100Å
以下のエピタキシャル成長層からなる半導体膜54を、基
板温度825℃にて再現性よく設けている。エピタキシャ
ル成長層を形成する方法としては、これ以外に例えば分
子線エピタキシャル成長法や化学気相成長法等を用いて
もよい。
二の実施例を示す製造工程図である。第５図（Ａ）に示
す工程において、シリコン基板51の表面にまず絶縁膜52
が形成される。絶縁膜52はエッチングにより部分的に除
去し素子領域53を設ける。続いて、素子領域53内に下地
処理として半導体膜54を形成する。この半導体膜54は例
えばシリコンをエピタキシャル成長させる事により得ら
れる。本実施例においては、ジクロロシラン（SiH2C
l2）を原料ガスとした分子層エピタキシャル成長法を用
いている。これによって、この実施例では膜厚が100Å
以下のエピタキシャル成長層からなる半導体膜54を、基
板温度825℃にて再現性よく設けている。エピタキシャ
ル成長層を形成する方法としては、これ以外に例えば分
子線エピタキシャル成長法や化学気相成長法等を用いて
もよい。
第５図（Ｂ）に示す工程において、シリコン半導体膜
54の表面を清浄化し、ジボランガスを導入して不純物吸
着膜55を形成する。これら一連の処理は第１図に示す製
造工程と同様である。
54の表面を清浄化し、ジボランガスを導入して不純物吸
着膜55を形成する。これら一連の処理は第１図に示す製
造工程と同様である。
最後に第５図（Ｃ）に示す工程において、基板51を加
熱し不純物吸着膜55に含まれる不純物ボロンを下地の半
導体膜54に拡散させ拡散抵抗層56を形成する。
熱し不純物吸着膜55に含まれる不純物ボロンを下地の半
導体膜54に拡散させ拡散抵抗層56を形成する。
第６図は第５図に示す各工程に対応した実際のプロセ
スのシーケンスチャートであり、横軸は時間を示し縦軸
は基板温度を示している。第５図に示す一連の工程は第
４図に示す拡散抵抗素子の製造装置を用い第６図に示す
プロセスシーケンスチャートに従って行なわれる。第６
図に示す様に、基板を真空チャンバに設置した後基板温
度を850℃にまで昇温させ且つ基板温度を設定値に安定
化させる。その後チャンバに水素ガスを導入して清浄化
処理を行ないシリコン基板の活性面を露出させる。次に
基板温度を850℃から825℃に下げシリコン半導体膜のエ
ピタキシャル成長を行なう。これはチャンバ内にジクロ
ロシランガスを導入して約15分間行なう。この結果約10
0Åのシリコンエピタキシャル成長層が形成される。次
に基板温度を825℃に保ったままチャンバ内にジボラン
ガスを導入し不純物吸着膜を形成する。最後に基板温度
を825℃に保った状態で５分間程度アニールを行ない不
純物ボロンをエピタキシャル成長層内に拡散し拡散抵抗
層を得る。その後基板温度を常温まで下げ基板をチャン
バから取出す。
スのシーケンスチャートであり、横軸は時間を示し縦軸
は基板温度を示している。第５図に示す一連の工程は第
４図に示す拡散抵抗素子の製造装置を用い第６図に示す
プロセスシーケンスチャートに従って行なわれる。第６
図に示す様に、基板を真空チャンバに設置した後基板温
度を850℃にまで昇温させ且つ基板温度を設定値に安定
化させる。その後チャンバに水素ガスを導入して清浄化
処理を行ないシリコン基板の活性面を露出させる。次に
基板温度を850℃から825℃に下げシリコン半導体膜のエ
ピタキシャル成長を行なう。これはチャンバ内にジクロ
ロシランガスを導入して約15分間行なう。この結果約10
0Åのシリコンエピタキシャル成長層が形成される。次
に基板温度を825℃に保ったままチャンバ内にジボラン
ガスを導入し不純物吸着膜を形成する。最後に基板温度
を825℃に保った状態で５分間程度アニールを行ない不
純物ボロンをエピタキシャル成長層内に拡散し拡散抵抗
層を得る。その後基板温度を常温まで下げ基板をチャン
バから取出す。
第７図は拡散抵抗層のシート抵抗値とアニール時間の
関係を示す図である。第７図において、実線は不純物吸
着膜形成後、その上にシリコンエピタキシャル成長層を
形成した場合を示し、破線はシリコンエピタキシャル成
長層を形成しない場合を示す。図から明らかな様に、不
純物吸着膜形成後、その上にシリコンエピタキシャル成
長層を形成した場合には拡散抵抗層のシート抵抗値はア
ニール時間に殆んど依存せず一定である事がわかる。こ
れに対して不純物吸着膜をシリコン基板の活性面に吸着
させただけで、その上にシリコンエピタキシャル成長層
は形成しない場合には、得られた拡散抵抗層のシート抵
抗値はアニール時間に大きく依存する。従って、不純物
吸着膜を形成後、その上にシリコンエピタキシャル成長
層を形成する事により拡散抵抗層のシート抵抗値をより
低く、且つ安定化する事が可能となる。
関係を示す図である。第７図において、実線は不純物吸
着膜形成後、その上にシリコンエピタキシャル成長層を
形成した場合を示し、破線はシリコンエピタキシャル成
長層を形成しない場合を示す。図から明らかな様に、不
純物吸着膜形成後、その上にシリコンエピタキシャル成
長層を形成した場合には拡散抵抗層のシート抵抗値はア
ニール時間に殆んど依存せず一定である事がわかる。こ
れに対して不純物吸着膜をシリコン基板の活性面に吸着
させただけで、その上にシリコンエピタキシャル成長層
は形成しない場合には、得られた拡散抵抗層のシート抵
抗値はアニール時間に大きく依存する。従って、不純物
吸着膜を形成後、その上にシリコンエピタキシャル成長
層を形成する事により拡散抵抗層のシート抵抗値をより
低く、且つ安定化する事が可能となる。
第８図は本発明にかかる拡散抵抗素子の第三の実施例
を示す製造工程図である。
を示す製造工程図である。
第８図（Ａ）に示す工程において、シリコン基板81の
表面に選択的に絶縁膜82を形成し素子領域を設ける。こ
の素子領域に対して、シリコンエピタキシャル成長層83
及びボロン吸着膜84を交互に堆積させる。
表面に選択的に絶縁膜82を形成し素子領域を設ける。こ
の素子領域に対して、シリコンエピタキシャル成長層83
及びボロン吸着膜84を交互に堆積させる。
第８図（Ｂ）に示す工程において、基板81のアニール
を行ない、吸着膜84に含まれる不純物ボロンを上下に介
在しているシリコンエピタキシャル成長層83に拡散させ
る。その結果、素子領域内に所定の厚みを有する拡散抵
抗層85が形成される。この様に不純物吸着膜及びエピタ
キシャル成長膜を交互に重ねて堆積する事により所望の
厚みを有する拡散抵抗層を得る事ができるのである。
を行ない、吸着膜84に含まれる不純物ボロンを上下に介
在しているシリコンエピタキシャル成長層83に拡散させ
る。その結果、素子領域内に所定の厚みを有する拡散抵
抗層85が形成される。この様に不純物吸着膜及びエピタ
キシャル成長膜を交互に重ねて堆積する事により所望の
厚みを有する拡散抵抗層を得る事ができるのである。
以上の実施例においてはシリコン半導体層に対してＰ
型の不純物ボロンを拡散する為にジボランガスを用い
た。しかしながら、Ｐ型の不純物を拡散する為には、ジ
ボランガス以外に例えばトリメチルガリウム（TMG）、
三塩化ホウ素（BCl3）等に代表されるIII族元素の気体
化合物を用いる事ができる。同様にシリコン半導体層に
対してＮ型の不純物を拡散させる場合には、アルシン
（AaH3）、三塩化リン（PCl3）、五塩化アンチモン（Sb
Cl5）、ホスフィン（PH3）等の気体化合物を利用する事
ができる。
型の不純物ボロンを拡散する為にジボランガスを用い
た。しかしながら、Ｐ型の不純物を拡散する為には、ジ
ボランガス以外に例えばトリメチルガリウム（TMG）、
三塩化ホウ素（BCl3）等に代表されるIII族元素の気体
化合物を用いる事ができる。同様にシリコン半導体層に
対してＮ型の不純物を拡散させる場合には、アルシン
（AaH3）、三塩化リン（PCl3）、五塩化アンチモン（Sb
Cl5）、ホスフィン（PH3）等の気体化合物を利用する事
ができる。
上述した実施例においては、典型例として、表面清浄
化処理において基板温度を850℃に設定し、不純物吸着
膜形成処理において基板温度を825℃に設定し、エピタ
キシャル成長処理において基板温度を825℃に設定し
た。しかしながら発明者のこれまでの研究において、表
面清浄化処理の為の基板温度としては、バックグランド
圧力及び雰囲気ガスとの関連を含めて、800℃ないし120
0℃の範囲が好ましい事がわかった。又不純物吸着膜の
形成の為の基板温度としては、400℃ないし950℃の範囲
が好ましい。さらにエピタキシャル成長処理の為の基板
温度としては800℃ないし1200℃の範囲が好ましい。
又、不純物吸着膜形成後の不純物の活性化を、ランプア
ニール又はラピッド・サーマル・アニールによって行な
えば、拡散抵抗層をより薄く形成することができる。
化処理において基板温度を850℃に設定し、不純物吸着
膜形成処理において基板温度を825℃に設定し、エピタ
キシャル成長処理において基板温度を825℃に設定し
た。しかしながら発明者のこれまでの研究において、表
面清浄化処理の為の基板温度としては、バックグランド
圧力及び雰囲気ガスとの関連を含めて、800℃ないし120
0℃の範囲が好ましい事がわかった。又不純物吸着膜の
形成の為の基板温度としては、400℃ないし950℃の範囲
が好ましい。さらにエピタキシャル成長処理の為の基板
温度としては800℃ないし1200℃の範囲が好ましい。
又、不純物吸着膜形成後の不純物の活性化を、ランプア
ニール又はラピッド・サーマル・アニールによって行な
えば、拡散抵抗層をより薄く形成することができる。
上述した様に、本発明によれば、半導体基板の表面を
清浄化し活性面を露出させた後、この露出面に対して不
純物吸着膜を形成し、その後アニールを行なう事により
所望の拡散抵抗層を得る様にしている為、拡散された不
純物の深さ方向における濃度プロファイルが極めて急峻
であり、拡散層と基板の界面に空乏層が形成される事を
有効に抑制し拡散抵抗層の抵抗値の電圧依存性を小さく
できるという効果がある。又半導体基板の活性面に供給
される不純物ガスの蒸気圧力や供給時間を制御する事に
より所望の量の不純物吸着膜が堆積できその結果拡散抵
抗層のシート抵抗値を自由に設定する事ができるという
効果がある。
清浄化し活性面を露出させた後、この露出面に対して不
純物吸着膜を形成し、その後アニールを行なう事により
所望の拡散抵抗層を得る様にしている為、拡散された不
純物の深さ方向における濃度プロファイルが極めて急峻
であり、拡散層と基板の界面に空乏層が形成される事を
有効に抑制し拡散抵抗層の抵抗値の電圧依存性を小さく
できるという効果がある。又半導体基板の活性面に供給
される不純物ガスの蒸気圧力や供給時間を制御する事に
より所望の量の不純物吸着膜が堆積できその結果拡散抵
抗層のシート抵抗値を自由に設定する事ができるという
効果がある。
第１図は拡散抵抗素子の製造工程図、第２図は拡散抵抗
層のシート抵抗と不純物ガス導入量との関係を示すグラ
フ、第３図は拡散抵抗層の深さ方向における濃度プロフ
ァイル、第４図は拡散抵抗素子の製造装置のブロック
図、第５図は拡散抵抗素子の製造工程図、第６図は拡散
抵抗素子のプロセスシーケンスチャート、第７図は拡散
抵抗層のシート抵抗値とアニール時間との関係を示すグ
ラフ、及び第８図は拡散抵抗素子の製造工程図である。 １……半導体基板、２……絶縁膜 ３……素子領域、４……自然酸化膜 ５……不純物吸着膜、６……拡散抵抗層 ７……電極
層のシート抵抗と不純物ガス導入量との関係を示すグラ
フ、第３図は拡散抵抗層の深さ方向における濃度プロフ
ァイル、第４図は拡散抵抗素子の製造装置のブロック
図、第５図は拡散抵抗素子の製造工程図、第６図は拡散
抵抗素子のプロセスシーケンスチャート、第７図は拡散
抵抗層のシート抵抗値とアニール時間との関係を示すグ
ラフ、及び第８図は拡散抵抗素子の製造工程図である。 １……半導体基板、２……絶縁膜 ３……素子領域、４……自然酸化膜 ５……不純物吸着膜、６……拡散抵抗層 ７……電極
フロントページの続き (56)参考文献 特開 昭50−56182（ＪＰ，Ａ) 特開 昭62−279625（ＪＰ，Ａ) 特開 昭53−120387（ＪＰ，Ａ) 特開 平１−225127（ＪＰ，Ａ) 特開 平１−186615（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 27/04 H01L 21/822 H01L 21/205,21/31,21/365 H01L 21/469,21/86
Claims (5)
- 【請求項１】半導体基板の表面に絶縁膜を形成する第一
の工程と、 前記絶縁膜の一部を除去して素子領域を規定する第二の
工程と、 バックグラウンドの圧力が１×10-4Pa以下の真空容器内
で、前記半導体基板の温度を800℃〜1200℃として、前
記素子領域の表面の自然酸化膜を除去することにより、
半導体活性表面を露出させる第三の工程と、 前記真空容器内で前記半導体活性表面に半導体原料ガス
を含まないジボランガスを供給するとともに前記半導体
基板を400℃〜950℃の温度に加熱することにより、選択
的に前記半導体活性表面に不純物吸着層を形成する第四
の工程と、 前記不純物層を拡散源とした固相拡散を行い前記素子領
域に拡散抵抗層を形成する第五の工程と、 前記拡散抵抗層に対して一対の電極を接続する第六の工
程と、を備えることを特徴とする拡散抵抗素子の製造方
法。 - 【請求項２】前記第四の工程の前に、前記半導体活性表
面に半導体膜を形成する工程を備えることを特徴とする
請求項１に記載の拡散抵抗素子の製造方法。 - 【請求項３】前記第四の工程の後に、前記不純物吸着層
の上に半導体膜を形成する工程を備えることを特徴とす
る請求項１に記載の拡散抵抗素子の製造方法。 - 【請求項４】前記第三の工程の後に、前記半導体膜を形
成する工程と前記第四の工程とを交互に複数回行うこと
を特徴とする請求項２に記載の拡散抵抗素子の製造方
法。 - 【請求項５】前記第三の工程の後に、前記第四の工程と
前記半導体膜を形成する工程を交互に複数回行うことを
特徴とする請求項３に記載の拡散抵抗素子の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31372389A JP2876414B2 (ja) | 1989-12-01 | 1989-12-01 | 拡散抵抗素子の製造方法 |
| EP19900122647 EP0430166A3 (en) | 1989-12-01 | 1990-11-27 | Method of doping impurity into semiconductor films and patterned semiconductor strip |
| CA 2031251 CA2031251A1 (en) | 1989-12-01 | 1990-11-30 | Method of doping impurity into semiconductor films and patterned semiconductor strip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31372389A JP2876414B2 (ja) | 1989-12-01 | 1989-12-01 | 拡散抵抗素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03173467A JPH03173467A (ja) | 1991-07-26 |
| JP2876414B2 true JP2876414B2 (ja) | 1999-03-31 |
Family
ID=18044741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31372389A Expired - Lifetime JP2876414B2 (ja) | 1989-12-01 | 1989-12-01 | 拡散抵抗素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2876414B2 (ja) |
-
1989
- 1989-12-01 JP JP31372389A patent/JP2876414B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03173467A (ja) | 1991-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2021993C (en) | Impurity doping method with diffusion source | |
| US5925574A (en) | Method of producing a bipolar transistor | |
| US5366922A (en) | Method for producing CMOS transistor | |
| JP2947828B2 (ja) | 半導体装置の製造方法 | |
| JP3079575B2 (ja) | 半導体装置の製造方法 | |
| JP2928930B2 (ja) | 不純物ドーピング装置 | |
| JP3130906B2 (ja) | 半導体内壁に対する不純物の注入方法 | |
| JP2876414B2 (ja) | 拡散抵抗素子の製造方法 | |
| JP2920546B2 (ja) | 同極ゲートｍｉｓトランジスタの製造方法 | |
| JP3180122B2 (ja) | 不純物ドーピングの方法 | |
| JP2928929B2 (ja) | 不純物ドーピング方法 | |
| EP0430166A2 (en) | Method of doping impurity into semiconductor films and patterned semiconductor strip | |
| JP2926344B2 (ja) | 電界効果トランジスタの製造方法 | |
| JP2934665B2 (ja) | 半導体装置の製造方法 | |
| JP3023481B2 (ja) | 半導体膜に対する不純物の注入方法 | |
| JP3263058B2 (ja) | 半導体内壁に対する不純物の注入方法 | |
| JPH0436454B2 (ja) | ||
| JP2867046B2 (ja) | 相補型絶縁ゲート電界効果トランジスタの製法 | |
| JPS5917529B2 (ja) | 半導体装置の製造方法 | |
| JP2973011B2 (ja) | 半導体素子分離領域の形成方法 | |
| JPH08139032A (ja) | 半導体薄膜形成方法 | |
| JPH01129413A (ja) | 半導体基体への不純物導入方法 | |
| JPH088205A (ja) | 半導体素子の製造方法 | |
| JP2690917B2 (ja) | 薄膜形成方法及び半導体装置の製造方法 | |
| EP0431616A2 (en) | Method of producing CMOS transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20080122 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090122 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100122 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |