JPH0436454B2 - - Google Patents

Info

Publication number
JPH0436454B2
JPH0436454B2 JP58093218A JP9321883A JPH0436454B2 JP H0436454 B2 JPH0436454 B2 JP H0436454B2 JP 58093218 A JP58093218 A JP 58093218A JP 9321883 A JP9321883 A JP 9321883A JP H0436454 B2 JPH0436454 B2 JP H0436454B2
Authority
JP
Japan
Prior art keywords
boron
semiconductor substrate
substrate
impurity
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58093218A
Other languages
English (en)
Other versions
JPS59218727A (ja
Inventor
Noritada Sato
Yasukazu Seki
Osamu Ishiwatari
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Fuji Electric Corporate Research and Development Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Electric Corporate Research and Development Ltd filed Critical Fuji Electric Co Ltd
Priority to JP9321883A priority Critical patent/JPS59218727A/ja
Priority to US06/613,778 priority patent/US4618381A/en
Publication of JPS59218727A publication Critical patent/JPS59218727A/ja
Publication of JPH0436454B2 publication Critical patent/JPH0436454B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Description

【発明の詳細な説明】 〔発明に属する技術分野〕 本発明は半導体基体にドナーまたはアクセプタ
としての不純物を導入して基体と不純物濃度の異
なる領域を形成する方法に関する。
〔従来技術とその問題点〕
この種の半導体領域を形成するためには、熱拡
散、エピタキシヤル成長、イオン注入などが知ら
れている。これらの方法は、いずれも半導体基体
に800〜1250℃の熱処理を加える必要がある。こ
のような高温熱処理は、半導体基体中に結晶欠陥
が生じ、また重金属元素が熱処理炉から半導体基
体中に拡散するため、キヤリアのライフタイムを
低下させてしまうほかに、10kΩ−cm以上の高い
比抵抗を有するシリコンの場合は、その結晶中に
含まれる酸素がドナー化するため、比抵抗が低下
するなどの欠点があり、母材結晶本来の特性を維
持することは困難である。
このような欠点は、熱処理温度を低くすれば解
決するが、従来技術を用いて単に温度を低くする
だけでは、形成される半導体領域の不純物濃度お
よび拡散深さのばらつきが大きくなり、再現性も
悪くなる。例えば、熱拡散法ではドービングされ
る不純物の半導体基体中での拡散係数が低下し、
800℃以下の熱拡散は不可能に近い。
そのほかに、深さ0.2μm以下の極薄半導体領域
を基体の表面近くに形成することは従来技術では
極めて困難である。イオン注入法によつてこの極
薄半導体領域を形成する際には、加速電圧を
30keV以下にするか、半導体基体表面に初めに酸
化膜を形成し、その酸化膜を通してドーパントの
不純物イオンを注入する必要がある。しかし前者
は加速電圧を低くするにつれて1021〜1022原子/
cm3の高い表面不純物濃度が得られにくくなり、後
者は酸化膜厚のばらつきが極薄半導体領域の表面
濃度と拡散深さに影響を及ぼし、いずれも実用的
でないという問題点を持つ。
このような欠点は、例えば比抵抗10kΩ−cm以
上の高純度、高比抵抗シリコンを用いて半導体放
射線検出素子を製作する場合、高加熱処理が原因
で半導体基体のキヤリアライフタイムが低下し、
SN比の悪化を招き、あるいは形成される表面ド
ーパント領域が5μm以上の厚さを有するため、放
射線に対する不成領域が厚くなつて検出感度を低
下せしめる原因となる。
一方、最近工業的に注目されている非晶質半導
体に不純物を導入した領域を形成することについ
ては、すでに種々の方法が開示されている。例え
ばほう素をドーピングするために最も一般的に行
われる方法はモノシラン(SiH4)とジボラン
(B2H6)を同時に反応槽内に流入させ、グロー放
電を発生させてほう素がドビングされた非晶質シ
リコンを得るものである。しかしこの方法では、
薄い層は形成できるものの、ほう素を1021原子/
cm2以上非晶質シリコン中に導入することは不可能
に近く、その比抵抗も低くならない。また二つの
ガスを同時に流入させる際、ガス流量比の制御が
困難で、再現性が悪いという欠点があつた。
〔発明の目的〕
本発明は、上述の欠点を除去し、結晶性または
非晶質の半導体基体全体を高温に加熱することな
く、基体中に浅くて表面不純物濃度の高い所定の
導電形の半導体領域を再現性よく形成できるよう
にした半導体基体への不純物領域形成方法を提供
することを目的とする。
〔発明の要点〕
本発明は、容器内に設けられた第1および第2
の電極のうちの一方の電極上に半導体基体を載置
する工程と、前記容器内にドーパント不純物ガス
を導入して0.1〜10Torrの所定圧力に調整する工
程と、前記半導体基体を400℃以下の所定温度に
加熱する工程と、前記第1および第2の電極の間
に直流電圧を印加してグロー放電を発生させ、も
つて前記半導体基体内に不純物を導入して不純物
領域を形成する工程とを備えることにより上記の
目的を達成するものである。
〔発明の実施例〕
第1図は、本発明を実施するための反応槽の概
略図で、反応槽1、電極2a,2b、半導体基体
3、真空排気系4、半導体領域を形成するための
不純物を含むガスボン5及びその不純物ガスの圧
力と流量を調整するためのマスフローなどの調整
回路6、グロー放電用電源7a、電極加熱用電源
7b、グロー放電時の圧力を調整するための真空
バルブ8及び真空計9から構成されている。
まず、真空排気系4によつて反応槽1内を排気
し、約1×10-7Torrの高真空にした後、真空バ
ルブ8を絞り、真空排気系4の排気速度を下げる
と同時に不純物ガスを調整回路6を通して導入
し、反応槽1の圧力を0.1〜10Torrに調整する。
しかるのち、公知のやり方で電極2a,2b間で
グロー放電を行わせると、任意の温度、例えば
300℃に加熱した電極2a上に配置した半導体基
体3に不純物を含む半導体領域が形成される。
実施例 1 第2図は下記の条件で半導体基体3にドーパン
ト不純物としてほう素を含む半導体領域を形成し
た際のほう素の濃度分布を示すプロフアイルであ
る。
基 体:単結晶シリコン、n型、比抵抗10
〜30kΩ・cm、鏡面仕上げ 基体温度:300℃ ドーパント不純物ガス:水素で1000ppmに希
釈したジボラン グロー放電時の圧力:2.0Torr 放電入力:DC600V、0.6mA/cm2 電極間距離:50mm 放電時間:60分 第2図においてX軸は半導体基体表面から深さ
方向への距離、Y軸は対数目盛でのほう素濃度で
ある。ほう素濃度分布の測定はIMA(イオン・マ
イクロ・アナライザ)を用いて行つた。IMAは
よく絞られたイオンビームを試料に照射し、その
試料から二次的に放出される二次イオンを質量分
析計に導き、質量電荷比を分けて検出し、試料の
元素分析を行う方法である。
第2図から明らかなように、本発明によつて形
成されたほう素含有量は1022原子/cm3以上の高い
表面不純物濃度を有し、約500Åで1020原子/cm3
まで濃度が低下する極薄の領域である。これは通
常の拡散法で形成された場合の表面濃度が1021
子/cm3以下で1020原子/cm3以下になる深さが
0.5μm以上もある場合に比べて極めてすぐれた極
薄P型半導体領域である。
実施例 2 第3図ないし第5図は、放電入力の電圧を低く
した場合の実施例による結果を示す。放電入力を
DC400Vとした以外は上記の実施例と同じ条件で
実施した。この場合はシリコン単結晶上にほう素
膜が形成される。第3図はIMAを用いて測定し
た深さ方向に対するほう素およびシリコンの濃度
分布図で、X軸はほう素表面からシリコン単結晶
へ向う深さ方向の距離で、Y10はほう素およびシ
リコン濃度を相対値で示している。この図の示す
通り、ほう素膜はシリコン板上に約500Åの厚さ
を有している。
第4図は第3図を用いてほう素濃度換算を行つ
た結果得られた第2図と同様のほう素濃度分布図
で、この図から1023原子/cm3以上のほう素がほう
素膜に存在していることが分かる。このようなほ
う素膜はアルゴンふん囲気中でスパツタエツチン
グを行つて除去することができる。第5図はほう
素膜上の一部にマスクを施し、他の領域をスパツ
タエツチングしてその段差からほう素膜厚を表面
あらさ計測定した結果である。この図から分かる
ようにほう素膜とシリコン板との段差はおよそ
500Å程であり、このような直接的方法において
も前記IMA測定結果とほぼ一致する。
この場合もほう素膜の下に第2図の場合と同様
の高表面不純物濃度を有する極薄のP型半導体領
域が得られる。このほう素膜は不要であれば上記
のようにスパツタエツチングで除去できるので、
除去後任意のパツシベーシヨン層を形成すること
もできるが、ほう素膜は耐薬品性が極めてすぐれ
ているので、そのまま半導体基板上に残留させ
て、基板に対するその後の処理、例えばエツチン
グ作業に対する保護膜として利用することもでき
る。
実施例 3 この実施例では基体に非晶質シリコンを用い、
その表面にほう素膜を形成するとともに、ほう素
膜直下の非晶質シリコン基体にほう層侵入層を形
成した。基体として第6図に示すように高比抵抗
のシリコン単結晶(c−Si)11の上に約1μmの
厚さの非ドープの非晶質シリコン(a−Si)層2
1を堆積させたものを用い、実施例2と同じ条件
で行つた。この結果非晶質シリコン層2の上にほ
う素膜31が形成された。第7図は拡がり抵抗法
を用いて第6図に示した基体の深さ方向に比抵抗
を測定したものである。X軸は基体表面からの深
さ方向の距離を示し、Y軸には比抵抗を対数目盛
で描かれている。
第7図に示されるとうり、a−Si層に本発明に
よりほう素が導入されたため、超高比抵抗の非ド
ープa−Siの比抵抗が0.1Ωcmまで減少しており、
これはほう素量に換算すると1022原子/cm3以上が
存在していることになる。深さ方向に比抵抗が高
くなり、侵入ほう素量が減少していく様子が第7
図から分かる。
実施例 4 この実施例ではドーパント不純物としてりんを
用い、不純物ガスをジボランからフオスフイン
(PH3)に変更した。これによりn型の半導体領
域が形成される。形式条件は次の通りである。
基 体:単結晶シリコン、p型、比抵抗10
〜30kΩcm、鏡面仕上げ 基体温度:300℃ ドーパント不純物ガス:水素で1000ppmに希
釈したフオスフイン グロー放電時の圧力:2.0Torr 放電パワー:DC600V、0.6mA/cm2 電極間距離:50mm 放電時間:60分 第8図に得られたn型領域のりん濃度分布を示
す。この場合も1022〜1023原子/cm3の高い表面不
純物濃度を有し、1500Å程度の極薄n型領域が形
成できることが明らかである。
以上の実施例では、基体温度を300℃としたが、
この基体温度は300℃以下であつても、300℃以上
であつても差支えない。しかし半導体基体が有し
ている高いライフタイムや結晶の完全性を損わな
いで、異なる不純物濃度の半導体領域を母材半導
体基体に短時間で形成するためには300℃程度を
上限にするのが有利であり、高くとも400℃であ
る。またドーパント不純物としてほう素またはり
んを用いた場合について説明したが、アンチモ
ン、ひ素、ガリウムを含むガス、例えばトリメチ
ルガリウム、トリメチルインジウムあるいはトリ
メチルアルミニウムなどの有機金属のガスを真空
容器に導入し、グロー放電を行えばガリウム、イ
ンジウム、アルミニウムなどの不純物を含む半導
体領域を母材半導体基体中に形成される。またア
ンチモン、ひ素などを含むガスを使用してそれら
の元素を半導体基体中に導入することも可能であ
る。
本発明により半導体基体の表面の極めて薄い領
域にガスの分解によつて生じたドーパント不純物
が導入できる理由はまだ十分には解明されていな
い。おそらく、グロー放電によつて表面に薄い高
温の領域が生ずるためではないかと推定される。
そして分解して生じた不純物元素が過剰になれ
ば、半導体基体中に侵入しない不純物が表面上に
たい積する。
〔発明の効果〕
この発明によれば、従来のような高温熱処理を
ほどこさなくても、所望のドーパント不純物を含
む雰囲気中でグロー放電を行うことにより、シリ
ヨン、ゲルマニウムあるいは化合物半導体基体中
にその不純物を含む半導体領域が形成できる。と
くに熱拡散法やイオン注入法では不可能な約500
〜1500Åの極薄拡散層、表面濃度1021〜1022
子/cm3の高濃度の半導体領域が形成できる。これ
は、高価なイオン注入装置や拡散炉を用いなくて
もよく、今後の放射性検出素子の製造などの半導
体工業への寄与は極めて大きい。
【図面の簡単な説明】
第1図は本発明を実施するための反応装置の概
略構成図、第2図は基体としてシリコン単結晶、
ドーパント不純物としてほう素を用いた場合の一
実施例によつて得られた基体中のほう素濃度分布
線図、第3図は別の実施例で表面にほう素膜が形
成された場合のほう素およびシリコンの濃度分布
線図、第4図は第3図から換算して得たほう素濃
度分布線図、第5図はそのほう素膜の一部を除去
して測定した表面あらさ計の計測チヤート図、第
6図は非晶質シリコン層にほう素を導入した実施
例における基体の断面図、第7図はその深さ方向
の比抵抗分布線図、第8図はシリコン単結晶にり
んを導入した実施例による基体中のりん濃度分布
線図である。 1……真空容器、2a,2b……電極、3……
半導体基体、4……真空排気系、5……不純物ガ
スボンベ、7a……グロー放電用電源、7b……
電極加熱用電源。

Claims (1)

    【特許請求の範囲】
  1. 1 容器内に設けられた第1および第2の電極の
    うちの一方の電極上に半導体基体を載置する工程
    と、前記容器内にドーパント不純物ガスを導入し
    て0.1〜10Torrの所定圧力に調整する工程と、前
    記半導体基体を400℃以下の所定温度に加熱する
    工程と、前記第1および第2の電極の間に直流電
    圧を印加してグロー放電を発生させ、もつて前記
    半導体基体内に不純物を導入して不純物領域を形
    成する工程とを備えることを特徴とする半導体基
    体への不純物領域形成方法。
JP9321883A 1983-05-26 1983-05-26 半導体基体への不純物導入方法 Granted JPS59218727A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9321883A JPS59218727A (ja) 1983-05-26 1983-05-26 半導体基体への不純物導入方法
US06/613,778 US4618381A (en) 1983-05-26 1984-05-24 Method for adding impurities to semiconductor base material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9321883A JPS59218727A (ja) 1983-05-26 1983-05-26 半導体基体への不純物導入方法

Publications (2)

Publication Number Publication Date
JPS59218727A JPS59218727A (ja) 1984-12-10
JPH0436454B2 true JPH0436454B2 (ja) 1992-06-16

Family

ID=14076415

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9321883A Granted JPS59218727A (ja) 1983-05-26 1983-05-26 半導体基体への不純物導入方法

Country Status (1)

Country Link
JP (1) JPS59218727A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6439721A (en) * 1987-08-06 1989-02-10 Fuji Electric Co Ltd Introduce method for impurity to semiconductor
JPH01194320A (ja) * 1988-01-28 1989-08-04 Fuji Electric Co Ltd 半導体基体への不純物導入方法
JPH01241175A (ja) * 1988-03-23 1989-09-26 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタの製造方法
JPH0323627A (ja) * 1989-06-21 1991-01-31 Matsushita Electric Ind Co Ltd プラズマドーピング方法及びその装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57197824A (en) * 1981-05-12 1982-12-04 Siemens Ag Method and device for filling impurity to semiconductor material

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57197824A (en) * 1981-05-12 1982-12-04 Siemens Ag Method and device for filling impurity to semiconductor material

Also Published As

Publication number Publication date
JPS59218727A (ja) 1984-12-10

Similar Documents

Publication Publication Date Title
US4565588A (en) Method for diffusion of impurities
CA2021993C (en) Impurity doping method with diffusion source
US4698104A (en) Controlled isotropic doping of semiconductor materials
IE52688B1 (en) Apparatus and method for making a photovoltaic panel
EP0069580B1 (en) Method of producing thin films of silicon
EP0344863A1 (en) A method of producing a thin film transistor
US4618381A (en) Method for adding impurities to semiconductor base material
JPH0512850B2 (ja)
JPH0391239A (ja) 半導体装置の製造方法
EP0438677A2 (en) Impurity doping apparatus
JP2906260B2 (ja) Pn接合素子の製造方法
MaGee et al. Investigation of the hydrogen and impurity contents of amorphous silicon by secondary ion mass spectrometry
US5753530A (en) Impurity doping method with diffusion source of boron-silicide film
JPS6355856B2 (ja)
JPH0436454B2 (ja)
JPS6329821B2 (ja)
JPH11214320A (ja) 半導体層への不純物領域形成方法及び半導体層への不純物導入装置
US3341374A (en) Process of pyrolytically growing epitaxial semiconductor layers upon heated semiconductor substrates
US20070140828A1 (en) Silicon wafer and method for production of silicon wafer
JP3180122B2 (ja) 不純物ドーピングの方法
Hirayama et al. Phosphorus gas doping in gas source silicon-MBE
JP2020167228A (ja) 結晶太陽電池の製造方法
JP2876414B2 (ja) 拡散抵抗素子の製造方法
Farley et al. Encapsulation and annealing studies of semi-insulating InP
JP2690917B2 (ja) 薄膜形成方法及び半導体装置の製造方法