JPS6355856B2 - - Google Patents

Info

Publication number
JPS6355856B2
JPS6355856B2 JP9321983A JP9321983A JPS6355856B2 JP S6355856 B2 JPS6355856 B2 JP S6355856B2 JP 9321983 A JP9321983 A JP 9321983A JP 9321983 A JP9321983 A JP 9321983A JP S6355856 B2 JPS6355856 B2 JP S6355856B2
Authority
JP
Japan
Prior art keywords
glow discharge
semiconductor substrate
impurity
impurities
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9321983A
Other languages
English (en)
Other versions
JPS59218728A (ja
Inventor
Noritada Sato
Yasukazu Seki
Osamu Ishiwatari
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Fuji Electric Corporate Research and Development Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Electric Corporate Research and Development Ltd filed Critical Fuji Electric Co Ltd
Priority to JP9321983A priority Critical patent/JPS59218728A/ja
Priority to US06/613,778 priority patent/US4618381A/en
Publication of JPS59218728A publication Critical patent/JPS59218728A/ja
Publication of JPS6355856B2 publication Critical patent/JPS6355856B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は半導体基体にドナーまたはアクセプタ
としての不純物を導入して基体と不純物濃度が異
なる所定の導電形の領域を形成する方法に関す
る。
〔従来技術とその問題点〕
この種の半導体領域を形成するためには、熱拡
散、エピタキシヤル成長、イオン注入などが知ら
れている。これらの方法は、いずれも半導体基体
に800〜1250℃の熱処理を加える必要がある。こ
のような高温熱処理は半導体基体中に結晶欠陥が
生じ、また重金属元素が熱処理炉から半導体基体
中に拡散するため、キヤリアーのライフタイムを
低下させてしまうほかに、10kΩ−cm以上の高比
抵抗を有するシリコンの場合は、その結晶中に含
まれる酸素がドナー化するため、比抵抗が低下す
るなどの欠点があり、母材結晶本来の特性を維持
することは困難である。
このような欠点は、熱処理温度を低くすれば解
決するが、従来技術を用いて、単に温度を低くす
るだけでは、形成される半導体領域の不純物濃度
及び拡散深さのばらつきが大きくなり、再現性も
悪くなる。例えば、熱拡散法ではドーパント不純
物の半導体基体中での拡散係数が低下し、800℃
以下の熱拡散は不可能に近い。
そのほかに、深さ0.2μm以下の極薄半導体領域
を母材の半導体表面に形成することは極めて困難
である。例えば、イオン注入法でこの極薄半導体
領域を形成するためには、加速電圧30keV以下に
するか、半導体基体表面に酸化膜を初めに形成
し、その酸化膜を通してドーパント不純物のイオ
ンを注入する必要がある。しかし加速電圧を低く
するにつれてイオン電流が得られにくく、表面不
純物濃度を高くすることが困難であり、酸化膜を
通して注入する場合は酸化膜厚のばらつきが極薄
半導体領域の表面濃度と拡散深さに影響を及ぼ
し、いずれも実用的ではない。とくに、極薄半導
体領域に表面濃度1020原子/cm3以上の不純物注入
層を得ることは不可能である。
このような欠点は、例えば、比抵抗10kΩ−cm
以上の高純度高比抵抗シリコンを用いて半導体放
射線検出素子を製作する場合、高温熱処理が原因
で、半導体基体のキヤリアライフタイムが低下
し、その結果SN比が悪くなり、あるいは形成さ
れる表面ドーピング領域が少くとも5μm以上の深
さを有するため、放射線に対して不感領域となる
この領域が厚くなるなどの問題がある。
一方、最近工業的に注目されている非晶質半導
体に不純物を導入した領域を形成することについ
ては、すでに種々の方法が開示されている。例え
ばほう素をドーピングするために最も一般的に行
われる方法はモノシラン(SiH4)とジボラン
(B2H6)を同時に反応槽内に流入させ、グロー放
電を発生させてほう素がドーピングされた非晶質
シリコンを得るものである。しかしこの方法で
は、薄い層は形成できるものの、ほう素を1021
子/cm3以上非晶質シリコン中に導入することは不
可能に近く、その比抵抗も低くならない。また二
つのガスを同時に流入させる際、ガス流量比の制
御が困難で再現性が悪いという欠点があつた。
〔発明の目的〕
本発明は、これに対して半導体基体を高温に加
熱することなく、基体中に浅くて表面不純物濃度
の高い所定の導電形の半導体領域を再現性よく形
成できる不純物導入方法を提供することを目的と
する。
〔発明の要点〕
本発明は真空容器内に収容した半導体基体を所
定の温度に加熱し、そ容器内に不純物を含むふん
囲気中でグロー放電を発生させることにより半導
体基体表面に不純物侵入層を形成し、次いで不活
性ガスふん囲気中ででグロー放電を発生させ先に
侵入した不純物を電気的に活性な不純物に変換す
ることにより上記の目的を達成する。
〔発明の実施列〕
第1図は、本発明を実施するための反応槽の概
略図で、真空容器1、電極2a,2b、半導体基
体3、真空排気系4、ドーパント不純物を含むガ
スボンベ5aと不活性ガスボンベ5b、及びこれ
らのガスの圧力と流量を調整するための調整回路
6、グロー放電用DC電源7a、半導体基体加熱
用電源7b、グロー放電時のガス圧力を調整する
ための真空バルブ8、及び真空計9から構成され
ている。
まず、真空排気系4により、真空容器1内を排
気し、約1×10-7Torrの真空にしたのち、真空
バルブ8を絞り、真空排気系4の排気速度を下げ
ると同時に、真空容器1に不純物ガスを調整回路
6を通して導入し、公知のやり方で電極2a,2
b間に電圧を印加してグロー放電を発生させると
電極2a上に配置した半導体基体3にその不純物
を含む半導体領域が形成される。次に、アルゴン
などの不活性ガスふん囲気中でさらにグロー放電
を発生させると、先に侵入した不純物は、グロー
放電時間との経過と共に格子間位置から置換型位
置におきかわり、電気的に活性な不純物が増加す
る。
第2図および第3図はその実施例を示すドーパ
ント不純物濃度分布のプロフアイルである。つま
り、Y軸はドーパント不純物濃度、X軸は半導体
基体表面から深さ方向への距離である。この測定
には、IMA(イオン・マイクロ・アナライザ)と
拡がり抵抗法とを用いた。IMAとはよく絞られ
たイオンビームを試料に照射して、その試料から
二次的に放出される二次イオンを質量分析計に導
き、質量電荷比に分けて検出し、試料の元素分析
を行う方法で、半導体基体に拡散した電気的に活
性な不純物ばかりでなく、電気的に不活性な不純
物も全て検出する。一方、拡がり抵抗法は、半導
体表面に2本の測定探針を立て、その間の電気抵
抗を測定し比抵抗を求める方法で、電気的に活性
な不純物のみを検出する方法である。
第2図はシリコン単結晶基板上にほう素を導入
した場合の一例で、この諸条件は下記の通りであ
る。
(1) 不純物導入条件 半導体基体:シリコン、n型、比抵抗10〜
30kΩ−cm、鏡面仕上げ 基体温度:300℃ ドーパント不純物ガス:水素で1000ppmに希釈
したジボラン グロー放電時の圧力:2.0Torr 放電パワー:DC400〜600V,0.6mA/cm2 電極間距離:50mm 放電時間:60分 (2) 電気的活性化条件 不活性ガス:アルゴン グロー放電時の圧力:0.1Torr 放電パワー:DC600V,0.6mA/cm2 基体温度:100〜300℃ 放電時間:120〜360分 第2図の曲線10はIMAで求めた不純物濃度
分布であり、このうち電気的に活性な不純物の濃
度分布を拡がり抵抗で求めたものが曲線11であ
る。ジボランの分解により生じ、シリコン単結晶
中に侵入したほう素の大部分はシリコン単結晶の
格子間位置に入り、格子の位置に入る置換型のほ
う素原子が少く、その結果電気伝導度に寄与する
量が少いことを示している。曲線12,13,1
4は、このシリコンウエハを、さらにアルゴンガ
スふん囲気中で、それぞれ120分、240分、360分
グロー放電を行つたのち、拡がり抵抗法で求めた
濃度分布である。これより、グロー放電の時間を
変えて任意の表面濃度を有する半導体領域が得ら
れることがわかる。
第3図は、別の実施例を示すもので、第2図と
相違する点は、ほう素の代りにりんを拡散させた
点で、n型の半導体領域が形成できる。その条件
を次に示す。
(1) 不純物導入条件 半導体基体:シリコン、p型、比抵抗10〜
30KΩ−cm鏡面仕上げ 反応温度:300℃ ドーパント不純物ガス:水素で1000ppmに希釈
したフオスフイン グロー放電時の圧力:2.0Torr 放電パワー:DC600,0.6mA/cm2 電極間距離:50mm 放電時間:60分 (2) 電気的活性化条件:第2図について示した条
件と同じ 第3図の曲線20はIMAで求めた導入りん濃
度分布であり、曲線21は拡がり抵抗を求めた電
気的に活性なりんの濃度分布である。また曲線2
2,23はさらにアルゴン中でのグロー放電によ
り電気的活性化を120分、240分行つたあとの拡が
り抵抗法で求めた濃度分布である。すなわち、第
2図と同様な結果が得られ、放電時間と共に電気
的に活性なりん濃度が増加する。
このようなアルゴンふん囲気中でのグロー放電
はスパツタリングと呼ばれ、イオン化したアルゴ
ンイオンを、例えばシリコン表面に衝突させると
シリコン原子がはじき飛ばされ新しい原子層が露
出するので、結晶表面の清浄化に用いられるもの
である。しかし、本発明で用いたグロー放電条件
は従来のスパツタリング法にくらべアルゴンガス
の圧力が高く、加速電圧が低いため、シリコン表
面に侵入したボロン原子はアルゴンイオンにより
はじき飛ばされるよりも、むしろシリコン単結晶
中にノツクオンされ、しかも、シリコン表面部の
温度が局部的に高くなり、その結果、格子間位置
に存在するドーパント原子が格子の位置、すなわ
ち置換型になるため電気伝導度が増加するものと
考えられる。
上記の実施例では、ほう素およびりんについて
述べたが、アンチモン、ひ素、ガリウム、アルミ
ニウムなど不純物を同様に導入した半導体領域に
ついて、アルゴン、ヘリウムなどの不活性ガスふ
ん囲気中でグロー放電を行えば、もちろん電気的
活性度は増加する。そのほかに、光検出素子など
に使用する非晶質シリコン被膜上に、ほう素やり
んなどの不純物ガス雰囲気でグロー放電後、不活
性ガスふん囲気中グロー放電を行うと、より低比
抵抗の不純物層を有するpn構造の極薄非晶質膜
も容易に得られる。
〔発明の効果〕
この発明は、例えば300℃以下の低温度で、単
結晶や非晶質半導体基体中にドーパント不純物を
導入させる方法である。先ず不純物ガスふん囲気
中でグロー放電を発生させて不純物を導入し、つ
いでアルゴンなどの不活性ガスふん囲気中でグロ
ー放電を行うと、上記のように電気的に活性な表
面不純物濃度は1016〜1022原子/cm3の任意の範囲
で、しかも1500Å以下の深さの不純物導入層が得
られる。
すなわち、熱拡散法やイオン注入法では不可能
な極薄で表面不純物濃度の高い半導体領域が得ら
れ、放射線検出素子に適用した場合は、pn接合
層のような放射線に対して不感層の領域を薄くで
きるばかりでなく、低温処理工程のため結晶本来
の特性を保持するので、SN比を高め、エネルギ
ー分解能力を向上させることができる。
非晶質シリコンを用いた光検出素子では、不純
物ドーピング層を形成する際、従来のようにシラ
ンガスとドーパントガスとを最適混合比で反応槽
内に送るための操作が不要になり、ドーパントガ
スのみを流してグロー放電及び不活性ガス中のグ
ロー放電を発生させれば良いため、従来法では不
可能に近いような低比抵抗不純物ドーピング層
で、しかも極薄層が得られる。
プレーナ型素子やMOSIC素子では、酸化膜の
汚染、接合深さの変動など、高温熱処理工程によ
り生じる特性の変化が少くなるなどの効果が上記
した簡単な装置でも容易に得られる。とくに熱拡
散法やイオン注入法では不可能な極薄拡散層で高
い表面濃度の半導体領域が形成できる。
【図面の簡単な説明】
第1図は本発明を実施するための反応装置の一
例の概略構成図、第2図はドーパント不純物とし
てほう素を拡散した場合の濃度分布を示すプロフ
アイル線図、第3図はドーパント不純物としてり
んを拡散した場合の濃度分布を示すプロフアイル
線図である。 1……真空容器、2a,2b……電極、3……
半導体基体、4……真空排気系、5a……ドーパ
ントガスボンベ、5b……不活性ガスボンベ、7
a……グロー放電用電源、7b……基体加熱用電
源。

Claims (1)

    【特許請求の範囲】
  1. 1 真空容器内に収容した半導体基体を所定の温
    度に加熱し、前記容器内に不純物を含むふん囲気
    中でグロー放電を発生させ、次いで不活性ふん囲
    気中でグロー放電を発生させることを特徴とする
    半導体基体への不純物導入方法。
JP9321983A 1983-05-26 1983-05-26 半導体基体への不純物導入方法 Granted JPS59218728A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9321983A JPS59218728A (ja) 1983-05-26 1983-05-26 半導体基体への不純物導入方法
US06/613,778 US4618381A (en) 1983-05-26 1984-05-24 Method for adding impurities to semiconductor base material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9321983A JPS59218728A (ja) 1983-05-26 1983-05-26 半導体基体への不純物導入方法

Publications (2)

Publication Number Publication Date
JPS59218728A JPS59218728A (ja) 1984-12-10
JPS6355856B2 true JPS6355856B2 (ja) 1988-11-04

Family

ID=14076442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9321983A Granted JPS59218728A (ja) 1983-05-26 1983-05-26 半導体基体への不純物導入方法

Country Status (1)

Country Link
JP (1) JPS59218728A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61208217A (ja) * 1985-03-12 1986-09-16 Matsushita Electric Ind Co Ltd 半導体へのド−ピング方法
JPS62293613A (ja) * 1986-06-12 1987-12-21 Fuji Electric Co Ltd 半導体放射線検出素子の製造方法
JPS63221678A (ja) * 1987-03-10 1988-09-14 Sharp Corp 薄膜トランジスタの製造方法
KR930003857B1 (ko) * 1987-08-05 1993-05-14 마쯔시다덴기산교 가부시기가이샤 플라즈마 도우핑방법
JPS6445117A (en) * 1987-08-13 1989-02-17 Fuji Electric Res Impurity introduction into semiconductor
JPH01129413A (ja) * 1987-11-16 1989-05-22 Fuji Electric Corp Res & Dev Ltd 半導体基体への不純物導入方法
JPH01316930A (ja) * 1988-06-16 1989-12-21 Fuji Electric Co Ltd 半導体装置の製造方法
US6939434B2 (en) 2000-08-11 2005-09-06 Applied Materials, Inc. Externally excited torroidal plasma source with magnetic control of ion distribution

Also Published As

Publication number Publication date
JPS59218728A (ja) 1984-12-10

Similar Documents

Publication Publication Date Title
Hofker et al. Influence of annealing on the concentration profiles of boron implantations in silicon
US4117506A (en) Amorphous silicon photovoltaic device having an insulating layer
EP0430274A2 (en) Method of producing bipolar transistor
CA1078078A (en) Schottky barrier semiconductor device and method of making same
US4618381A (en) Method for adding impurities to semiconductor base material
JP2947828B2 (ja) 半導体装置の製造方法
US5387545A (en) Impurity diffusion method
US5242859A (en) Highly doped semiconductor material and method of fabrication thereof
JP2906260B2 (ja) Pn接合素子の製造方法
MaGee et al. Investigation of the hydrogen and impurity contents of amorphous silicon by secondary ion mass spectrometry
GB823317A (en) Improvements in or relating to methods of making semiconductor bodies
JPS6355856B2 (ja)
JPH03178126A (ja) 不純物ドーピング装置
US6207537B1 (en) Method for formation of impurity region in semiconductor layer and apparatus for introducing impurity to semiconductor layer
Ni et al. A silicon molecular beam epitaxy system dedicated to device-oriented material research
JPH0436454B2 (ja)
US3599059A (en) Ion implanted cadmium sulfide pn junction device
EP0913003A1 (en) Avalanching semiconductor device having an epitaxially grown layer
King et al. Electrical characterization of in-situ epitaxially grown Si pn junctions fabricated using limited reaction processing
JP2020167228A (ja) 結晶太陽電池の製造方法
US6204160B1 (en) Method for making electrical contacts and junctions in silicon carbide
JPH07106265A (ja) 炭化けい素半導体素子の製造方法
JPH01129413A (ja) 半導体基体への不純物導入方法
JPH08148501A (ja) シリコン半導体装置の製造方法
US3600236A (en) Method of obtaining type conversion in cds