JPS63221678A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法

Info

Publication number
JPS63221678A
JPS63221678A JP5473587A JP5473587A JPS63221678A JP S63221678 A JPS63221678 A JP S63221678A JP 5473587 A JP5473587 A JP 5473587A JP 5473587 A JP5473587 A JP 5473587A JP S63221678 A JPS63221678 A JP S63221678A
Authority
JP
Japan
Prior art keywords
semiconductor film
compound
contact layer
film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5473587A
Other languages
English (en)
Inventor
Yoshihiro Yamamoto
山本 義宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP5473587A priority Critical patent/JPS63221678A/ja
Publication of JPS63221678A publication Critical patent/JPS63221678A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は薄膜トランジスタの製造方法に関するものであ
り、より特定的には薄膜電界効果型トランジスタの製造
方法に関する。
従来の技術 近年、電界効果型の薄膜トランジスタを液晶テレビ等の
薄型画像表示装置やリニアイメージセンサ等に応用する
ことが盛んに試みられている。これらの装置は多数配置
された表示素子や受光素子の個々に対応して薄膜トラン
ジスタが設けられる構成となっているので、各薄膜トラ
ンジスタの特性を揃えることが重要視される。しかし、
多数の薄膜トランジスタの特性を揃えるためには、大面
積にわたって半導体膜や絶縁膜を均一にすること、製造
における各プロセスでの処理が均等に行われること等が
要求される。
ここで、従来の薄膜トランジスタの製造方法を第2図を
参照して説明すると、まず(a)において、基盤(1)
上にアルミニウム等の金属よりなるゲート電極(2)が
形成され、このゲート電極(2)上にslotMや窒化
シリコン膜等からなるゲート絶縁膜(3)が設けられる
。更に、そのゲート絶8181<3>上に半導体膜(4
)が所望形状にパターン化された形で設けられる。
次に、(b)で前記半導体膜(4)を被覆する如(′保
護絶縁膜(5)が被膜される。尚、この保護絶縁膜(5
) は前記ゲート絶縁膜(3)と同じような材料で形成
できる。続いて(c)では、エツチングによって保護絶
縁# (5)の一部が欠除される。この欠除部分(6)
には次の(d)で接触N(7)が充填される。この接触
層(7)は続<(e)において必要部分のみ残され、(
f)において、その上にアルミニウム等の材料によって
ソース電極(8)とドレイン電極(9)が形成される。
接触N(7)は半導体膜(4)とソース電極及びドレイ
ン電極との間に介在されるものであって、半導体と金属
との接触部分に接合層が生じないようになすと共に接触
抵抗を抑える作用をなす、この接触層は一般に半導体膜
(4)中の多数キャリアが電子であるか、正孔であるか
によって定まる高濃度不純物層となっている。即ち、n
型半導体膜に対してはn”、P型半導体膜に対してはP
oの層として形成される。
発明が解決しようとする問題点 上述の説明からも分かるように従来の製造方法は非常に
多くのプロセスから構成されているので、その分だけ良
品歩留りが低下する可能性が強くなり、またそのために
プロセスの改善や工程管理に多大な努力が払われなけれ
ばならないという欠点があった0例えば、上記接触層の
形成に着目してみても、そのパターン化には通常、レジ
スト塗布、乾燥、露光、定着、レジスト除去、エツチン
グ、マスクパターン除去、洗浄といった多(の工程を要
することになり、これらの作業全てを適切に行うことは
至難の業であると共に、個々の工程に払う努力は大きな
ものであった。
それ故に、本発明の目的はこのような問題を払拭した新
規且つ有効な薄膜トランジスタの製造方法を提供するこ
とにある。
問題点を解決するための手段 本発明では、ソース電極及びドレイン電極と半導体膜と
の間に接触層を有する薄膜トランジスタを製造する方法
において、基板上に形成した半導体膜を不純物元素の化
合物を含む気体放電雰囲気中に配置して前記半導体膜の
一部に不純物を添加することにより前記接触層を形成す
る。
また本発明の実施態様にあっては、結晶質若しくは多結
晶質のシリコンで前記半導体膜を形成し、ソース電極及
びドレイン電極に接触する部分を、窒素、燐、砒素、ア
ンチモン、硼素、アルミニウム、ガリウムの少(とも一
種の化合物を含む気体放電雰囲気中にさらして接触層を
形成するように成しており、また水素化非晶質シリコン
で前記半導体膜を形成し、前記ソース電極及びドレイン
電極に接触する部分を、窒素、燐、砒素、アンチモンの
少くとも一種の化合物を含む気体放電雰囲気中にさらし
て接触層を形成するように成している。
作用 不純物元素の化合物を含む気体放電雰囲気中では活性化
された不純物元素が半導体表面から半導体膜内に飛び込
み、その表面側に不純物が添加された層を形成する。而
して、半導体膜それ自身に接触層が形成される。従って
、従来の如く半導体膜上に別体に接触層を被膜形成する
ことを要しない。
実施例 以下実施例を第1図を参照して説明する。
尚、第1図において、第2図と同一の部分については同
一の符号を付しである。本実施例では、(イ)(ロ)(
ハ)のプロセスは第2図の従来方法における(a) (
b) (c)のプロセスと同一であり、基板(1)上に
順次、ゲート電極(2)、ゲート絶縁膜(3)、半導体
膜(4)、保護絶縁膜(5)を形成する。
しかし、このように保護絶縁膜(5)を形成した後  
 ゛のプロセスは第2図とは大いに異なる。即ち、第1
図(ニ)において、接触層(7)の形成は添加しようと
する不純物元素の化合物を含む雰囲気中で気体放電を行
い活性化された不純物元素を半導体膜の表面から添加す
ることによって行われる。その際、半導体15! (4
)が例えば結晶質又は多結晶質のシリコンである場合に
は、窒素、燐、砒素、アンチモン、硼素、アルミニウム
、ガリウムのうち、いずれかの元素の化合物を含む気体
雰囲気中又はそれらの複数種の化合物を含む気体雰囲気
中で放電させることにより半導体膜表面に接触N(7)
を形成することができる。
また、半導体膜(4)が例えば水素化非晶質シリコンで
ある場合には、窒素、燐、砒素、アンチモン等のうち、
いずれかの元素の化合物を含む気体雰囲気中、又はそれ
らの複数種の化合物を含む気体雰囲気中で放電させれば
よい。
そして、半導体膜(4)の表面部分に形成される接触層
(7)をn3層とするためには、例えば燐の化合物であ
るホスフィン(PH2)やガリウムの化合物であるアル
シン(Aslli)を使用すればよく、逆にP“層にす
るためにはジボラン(BJi)や有機アルミニウム等の
化合物を用いればよい。
化合物を材料とした気体放電雰囲気の作成は公知である
ので、その詳細な説明は省略するが、一般には真空状態
にした密封容器中に電極を設けておいて一種のグロー放
電を生じるようにすればよい。気体放電雰囲気中で活性
化された不純物元素は大きな運動エネルギーをもってい
るので、半導体膜(4)にその表面から飛び込む、その
際、必ずしも必要でないが、基板(1)の温度を上げて
お(と、活性化された不純物元素が半導体膜(4)に入
り易くなり、作業時間の短縮を図ることができる。
上述の手法により、半導体膜中の表面部分には保護絶縁
膜(5)の欠除された部分(6)に対応して接触層(7
)を形成した後、次のプロセス(ホ)では、この欠除部
(6)を充填する如くソース電極(8)及びドレイン電
極(9)用のアルミニウム等の金属材料を施す。これに
よって、薄膜トランジスタ構造が完成する。
以上の通り、本発明では従来方法に比べ接触層の形成及
びそのパターン化のプロセスが気体放電処理に置き換え
られている。そのため従来方法における接触層の作成で
不可欠であったレジスト塗布、乾燥、露光、定着、レジ
スト除去、エツチング、マスクパターン除去、洗浄とい
った多くの工程が不要となり、特にパターン化された保
護絶縁膜(5)がそのまま接触層形成時のマスクとして
利用できるため放電処理工程1つで済む。
発明の効果  −、。
本発明によれば、高度な技術を必要とする接触層の形成
プロセスが大いに簡素化され、良品歩留りと製造コスト
の減少が期待でき、極めて有効である。
【図面の簡単な説明】
第1図は本発明を実施した薄膜トランジスタの製造工程
を示す図であり、第2図は従来例の製造工程図である。 (1)・・・基板、 (2)・・・ゲート電極、 (3
)・・・ゲート絶縁膜、 (4)・・・半導体膜、 (
5)・・・保護絶縁膜、 (7)・・・接触層、 (8
)・・・ソース電極、(9)・・・ドレイン電極。

Claims (1)

    【特許請求の範囲】
  1. (1)ソース電極及びドレイン電極と半導体膜との間に
    接触層を有する薄膜トランジスタを製造する方法におい
    て、基盤上に形成した半導体膜を不純物元素の化合物を
    含む気体放電雰囲気中に配置して前記半導体膜の一部に
    不純物を添加することにより前記接触層を形成すること
    を特徴とする被膜トランジスタの製造方法。
JP5473587A 1987-03-10 1987-03-10 薄膜トランジスタの製造方法 Pending JPS63221678A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5473587A JPS63221678A (ja) 1987-03-10 1987-03-10 薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5473587A JPS63221678A (ja) 1987-03-10 1987-03-10 薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JPS63221678A true JPS63221678A (ja) 1988-09-14

Family

ID=12979046

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5473587A Pending JPS63221678A (ja) 1987-03-10 1987-03-10 薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPS63221678A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173753A (en) * 1989-08-10 1992-12-22 Industrial Technology Research Institute Inverted coplanar amorphous silicon thin film transistor which provides small contact capacitance and resistance
US5286659A (en) * 1990-12-28 1994-02-15 Sharp Kabushiki Kaisha Method for producing an active matrix substrate
US5627088A (en) * 1986-01-24 1997-05-06 Canon Kabushiki Kaisha Method of making a device having a TFT and a capacitor
US6376860B1 (en) 1993-06-12 2002-04-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59218728A (ja) * 1983-05-26 1984-12-10 Fuji Electric Corp Res & Dev Ltd 半導体基体への不純物導入方法
JPS6114762A (ja) * 1984-06-29 1986-01-22 Toshiba Corp 薄膜電界効果トランジスタの製造方法
JPS6189670A (ja) * 1984-10-08 1986-05-07 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS6220306A (ja) * 1985-07-18 1987-01-28 M Setetsuku Kk 半導体基板の不純物拡散層制御方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59218728A (ja) * 1983-05-26 1984-12-10 Fuji Electric Corp Res & Dev Ltd 半導体基体への不純物導入方法
JPS6114762A (ja) * 1984-06-29 1986-01-22 Toshiba Corp 薄膜電界効果トランジスタの製造方法
JPS6189670A (ja) * 1984-10-08 1986-05-07 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS6220306A (ja) * 1985-07-18 1987-01-28 M Setetsuku Kk 半導体基板の不純物拡散層制御方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5627088A (en) * 1986-01-24 1997-05-06 Canon Kabushiki Kaisha Method of making a device having a TFT and a capacitor
US5173753A (en) * 1989-08-10 1992-12-22 Industrial Technology Research Institute Inverted coplanar amorphous silicon thin film transistor which provides small contact capacitance and resistance
US5286659A (en) * 1990-12-28 1994-02-15 Sharp Kabushiki Kaisha Method for producing an active matrix substrate
US6376860B1 (en) 1993-06-12 2002-04-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
US4746628A (en) Method for making a thin film transistor
JPH0799321A (ja) 薄膜半導体素子の製造方法および製造装置
JPH0272670A (ja) 集積回路装置及び集積回路装置の製造方法
JPH06196697A (ja) 薄膜トランジスタ及びその製造方法
JP2502789B2 (ja) 薄膜トランジスタの製造方法
KR970006733B1 (ko) 박막트랜지스터 제조방법
JPS63221678A (ja) 薄膜トランジスタの製造方法
KR100560586B1 (ko) 박막 트랜지스터의 제조 장치 및 제조 방법
KR100635038B1 (ko) 금속유도화 측면결정화방법을 이용한 박막 트랜지스터의제조방법
US6579749B2 (en) Fabrication method and fabrication apparatus for thin film transistor
JPH0612780B2 (ja) 薄膜トランジスタアレイの製造法
JPH053164A (ja) 半導体装置の製造方法
JPH0691105B2 (ja) 薄膜トランジスタの製造方法
KR100466962B1 (ko) 폴리실리콘 박막트랜지스터의 제조방법
JP2000232227A (ja) 薄膜トランジスタの製造方法
JPH02130961A (ja) 電界効果型トランジスタ
JP3216173B2 (ja) 薄膜トランジスタ回路の製造方法
JP2630195B2 (ja) 薄膜電界効果トランジスタとその製造方法
JPH01236655A (ja) 薄膜電界効果トランジスタとその製造方法
KR0177389B1 (ko) 반도체 장치의 매복접촉 형성방법
JP2789262B2 (ja) GaAs基板中にイオン注入能動層を形成する方法
JPS63312632A (ja) 半導体装置の製造方法
KR0161892B1 (ko) 박막트랜지스터 구조 및 제조방법
KR100403958B1 (ko) 폴리사이드구조의게이트전극형성방법
JPH07131028A (ja) 薄膜トランジスタの製造方法