JPH0272670A - 集積回路装置及び集積回路装置の製造方法 - Google Patents
集積回路装置及び集積回路装置の製造方法Info
- Publication number
- JPH0272670A JPH0272670A JP63223962A JP22396288A JPH0272670A JP H0272670 A JPH0272670 A JP H0272670A JP 63223962 A JP63223962 A JP 63223962A JP 22396288 A JP22396288 A JP 22396288A JP H0272670 A JPH0272670 A JP H0272670A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- organic substrate
- wiring pattern
- integrated circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims description 13
- 238000001947 vapour-phase growth Methods 0.000 claims description 4
- 238000004093 laser heating Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 7
- 230000006866 deterioration Effects 0.000 abstract description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229920001342 Bakelite® Polymers 0.000 description 1
- 206010067482 No adverse event Diseases 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000004637 bakelite Substances 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000005416 organic matter Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/09—Laser anneal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/164—Three dimensional processing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、集積回路装置及び集積回路装置の製造方法に
関する。特に、有機基板上に配線パターン及びＭＩＳ型
トランジスタを形成して成る集積回路装置及びその製造
方法に関するものである。
関する。特に、有機基板上に配線パターン及びＭＩＳ型
トランジスタを形成して成る集積回路装置及びその製造
方法に関するものである。
本発明は、少なくとも表面に配線パターンが形成された
有機基板上に半導体層を形成し、これを用いてトランジ
スタを構成し、これにより上記配線パターンによってト
ランジスタの配線を同時に達成できるようにして、有機
基板と素子とを別々に形成して両者を接続する場合のス
ペース上、工程上及び信頼性の問題等を解決したもので
ある。
有機基板上に半導体層を形成し、これを用いてトランジ
スタを構成し、これにより上記配線パターンによってト
ランジスタの配線を同時に達成できるようにして、有機
基板と素子とを別々に形成して両者を接続する場合のス
ペース上、工程上及び信頼性の問題等を解決したもので
ある。
従来、有機基板（本明細書中、有機物により形成された
、あるいは有機物を含む材料により形成された基板を有
機基板と称する）に導電性物質により配線材を形成して
成るものに半導体素子を設置する場合には、両者を別々
に形成しておいて、両者を接続するという手法が採用さ
れている。例えば、有機基板上に銅薄膜等で配線が形成
されたいわゆるプリント基板に半導体アクティブ素子を
設置する場合、従来は予めパッケージされて形成された
ディスクリート部品を用いてこれをプリント基板上に接
続するか、あるいは別に形成しである半導体チップをプ
リント基板上に実装するかであった。
、あるいは有機物を含む材料により形成された基板を有
機基板と称する）に導電性物質により配線材を形成して
成るものに半導体素子を設置する場合には、両者を別々
に形成しておいて、両者を接続するという手法が採用さ
れている。例えば、有機基板上に銅薄膜等で配線が形成
されたいわゆるプリント基板に半導体アクティブ素子を
設置する場合、従来は予めパッケージされて形成された
ディスクリート部品を用いてこれをプリント基板上に接
続するか、あるいは別に形成しである半導体チップをプ
リント基板上に実装するかであった。
上記のように従来技術にあっては、配線材を有する有機
基板と、半導体素子とは、各々を別個に形成して、両者
を接続していたので、下記のような問題点を有している
。
基板と、半導体素子とは、各々を別個に形成して、両者
を接続していたので、下記のような問題点を有している
。
即ち、
■接続のためにリード取り出し等を要するので、面積効
率が悪い。
率が悪い。
■設置すべき素子が多数になると、実装工数が大となり
、工程数が多くなることに伴い、信頼度が低くなるおそ
れがある。
、工程数が多くなることに伴い、信頼度が低くなるおそ
れがある。
等の問題を生じていた。
本発明は上記従来技術の問題点を解決して、有機基板を
有する半導体集積回路装置であって、上記面積効率、実
装工程数、信頼性の問題などを解消した集積回路装置、
及びその製造方法を提供せんとするものである。
有する半導体集積回路装置であって、上記面積効率、実
装工程数、信頼性の問題などを解消した集積回路装置、
及びその製造方法を提供せんとするものである。
上記問題点を解決するため、本発明においては、以下の
ような手段を採る。
ような手段を採る。
本発明の集積回路装置は、少なくとも表面に配線パター
ンが形成された有機基板上に直接気相成長させて形成し
た半導体層にＭＩＳ型トランジスタを形成し、該ＭＩＳ
型トランジスタの電極と上記有機基板上の配線パターン
とを接続したものである。
ンが形成された有機基板上に直接気相成長させて形成し
た半導体層にＭＩＳ型トランジスタを形成し、該ＭＩＳ
型トランジスタの電極と上記有機基板上の配線パターン
とを接続したものである。
また本発明の集積回路装置の製造方法は、■少なくとも
表面に配線パターンが形成された有機基板上に非晶質半
導体を形成する工程と、■上記非晶質半導体層をレーザ
加熱により多結晶化する工程と、 ■上記多結晶化半導体層にＭＩＳ型トランジスタを形成
する工程と を具備するものである。
表面に配線パターンが形成された有機基板上に非晶質半
導体を形成する工程と、■上記非晶質半導体層をレーザ
加熱により多結晶化する工程と、 ■上記多結晶化半導体層にＭＩＳ型トランジスタを形成
する工程と を具備するものである。
本発明の集積回路装置は、上記のように、銅箔などの配
線パターンが形成された有機基板（例えばいわゆるプリ
ント基板として実用に供されているもの）上に形成した
半導体層にトランジスタを形成して、このトランジスタ
の電極と上記配線パターンとを接続する構成なので、別
々の半導体素子をプリント基板等に搭載する場合に要す
る素子と配線パターンとの接続が不要である。よってリ
ード取り出し等が不要で、面積効率が良い。実装工程の
手間も要らず、信軌性の低下も防くことができる。また
、本発明の集積回路装置は、製造時に同時に上記配線パ
ターンとトランジスタ電極との接続を完了してしまうこ
ともできる。
線パターンが形成された有機基板（例えばいわゆるプリ
ント基板として実用に供されているもの）上に形成した
半導体層にトランジスタを形成して、このトランジスタ
の電極と上記配線パターンとを接続する構成なので、別
々の半導体素子をプリント基板等に搭載する場合に要す
る素子と配線パターンとの接続が不要である。よってリ
ード取り出し等が不要で、面積効率が良い。実装工程の
手間も要らず、信軌性の低下も防くことができる。また
、本発明の集積回路装置は、製造時に同時に上記配線パ
ターンとトランジスタ電極との接続を完了してしまうこ
ともできる。
次に本発明の集積回路装置の製造方法は、レーザ加熱に
より、上記のような集積回路装置を生産性良好かつ信頼
性良く製造できるものである。即ちレーザは、その透過
深さが浅いので、有機基板上に予め形成した半導体層を
レーザにより加熱しても下地の有機基板にはその加熱が
及ばず、有機基板中の有機物に影響を与えない。
より、上記のような集積回路装置を生産性良好かつ信頼
性良く製造できるものである。即ちレーザは、その透過
深さが浅いので、有機基板上に予め形成した半導体層を
レーザにより加熱しても下地の有機基板にはその加熱が
及ばず、有機基板中の有機物に影響を与えない。
以下本発明の実施例について説明する。但し当然のこと
ではあるが、本発明は下記の実施例によって限定される
ものではない。
ではあるが、本発明は下記の実施例によって限定される
ものではない。
実施例−１
本実施例は、表面に配線パターンが形成された有機基板
としてプリント基板を用い、この上に直接気相成長させ
て半導体層とするポリシリコン層を形成して、これによ
りＭＩＳＩ−ランジスタを形成したものである。特に本
実施例は、ＴＰＴ（Ｆｉｔ膜トランジスタ）として具体
化した。
としてプリント基板を用い、この上に直接気相成長させ
て半導体層とするポリシリコン層を形成して、これによ
りＭＩＳＩ−ランジスタを形成したものである。特に本
実施例は、ＴＰＴ（Ｆｉｔ膜トランジスタ）として具体
化した。
本実施例に係る集積回路装置は、第１図（ｆ）に示す構
造をしている。
造をしている。
図中、符号１は有機基板であり、図示は省略したが、こ
の有機基板１の表面（図の上方の面）には、配線パター
ンが形成されている。本例では、ベークライト等の有機
材の板の上に銅箔により配線パターンが形成されて成る
プリント基板を用いた。２は、該有機基板ｌ上に直接気
相成長（ＣＶＤ等）させて形成した半導体層であって、
ここではこれをポリＳｔで形成した。この半導体層２に
ＭＩＳ型トランジスタが形成されているのであり、本例
では、イオン注入して該半導体層２に形成したソース／
ドレイン領域３１．３２及び該半導体層２上に形成した
ゲート絶縁膜４（本例ではＳｉＯ２より成る）、及びゲ
ート電極５（本例ではポリＳｉより成る）によりＭＩＳ
Ｉ−ランジスタが構成されている。
の有機基板１の表面（図の上方の面）には、配線パター
ンが形成されている。本例では、ベークライト等の有機
材の板の上に銅箔により配線パターンが形成されて成る
プリント基板を用いた。２は、該有機基板ｌ上に直接気
相成長（ＣＶＤ等）させて形成した半導体層であって、
ここではこれをポリＳｔで形成した。この半導体層２に
ＭＩＳ型トランジスタが形成されているのであり、本例
では、イオン注入して該半導体層２に形成したソース／
ドレイン領域３１．３２及び該半導体層２上に形成した
ゲート絶縁膜４（本例ではＳｉＯ２より成る）、及びゲ
ート電極５（本例ではポリＳｉより成る）によりＭＩＳ
Ｉ−ランジスタが構成されている。
図中、６１．６２はこのトランジスタの配線電極であり
、例えばアルミニウム配線等により形成できる。各々ソ
ース／ドレイン電極３１．３２に対応している。
、例えばアルミニウム配線等により形成できる。各々ソ
ース／ドレイン電極３１．３２に対応している。
この集積回路装置は、配線パターンを有する有機基板１
上に形成されているので、上記配線電極６１．６２は、
そのまま該有機基板１の配線パターンに接続できる。こ
の接続で所定の回路を構成するようにできる。従って、
リード線の引き出しも要らず、実装工程も不要で、スペ
ース的にも工程的にも有利であり、工程数増加に伴う信
頼性の低下のおそれもない。
上に形成されているので、上記配線電極６１．６２は、
そのまま該有機基板１の配線パターンに接続できる。こ
の接続で所定の回路を構成するようにできる。従って、
リード線の引き出しも要らず、実装工程も不要で、スペ
ース的にも工程的にも有利であり、工程数増加に伴う信
頼性の低下のおそれもない。
配線電極６１．６２の形成と、有機基板１上の配線パタ
ーンへの接続を、該配線電極６Ｌ６２の形成と同時に行
うこともできる。
ーンへの接続を、該配線電極６Ｌ６２の形成と同時に行
うこともできる。
また図示例は、配線電極６１．６２により接続を行うよ
うにしたが、条件によっては、ソース／ドレイン領域３
１．３２を直接配線パターンの所定位置に接するように
形成すれば、これだけで接続が完了する。
うにしたが、条件によっては、ソース／ドレイン領域３
１．３２を直接配線パターンの所定位置に接するように
形成すれば、これだけで接続が完了する。
次に本実施例の製造工程について説明する。本実施例の
集積回路装置は、本発明の製造方法を適用して製造した
ものである。一般に、プリント基板等の有機基板１上に
直接半導体層を形成してこれを加熱しようとすると、下
地の有機基板１中の有機物が加熱されて分解したり変質
したりするおそれがあるが、本発明のように透過深さの
浅いレーザ光を用いると、上記の問題なく、素子を形成
できる。
集積回路装置は、本発明の製造方法を適用して製造した
ものである。一般に、プリント基板等の有機基板１上に
直接半導体層を形成してこれを加熱しようとすると、下
地の有機基板１中の有機物が加熱されて分解したり変質
したりするおそれがあるが、本発明のように透過深さの
浅いレーザ光を用いると、上記の問題なく、素子を形成
できる。
以下第１図（ａ）〜（ｆ）を参照して、本実施例の製造
工程を説明する。
工程を説明する。
本実施例においては、表面に配線パターンを有する有機
基板１上に、直接非晶質半導体層２ａを形成する。本例
ではアモルファスＳｉ層を形成した。これにより第１図
（ａ）の構造を得る。
基板１上に、直接非晶質半導体層２ａを形成する。本例
ではアモルファスＳｉ層を形成した。これにより第１図
（ａ）の構造を得る。
次に第１図（ｂ）に示すように、レーザ光７を照射し、
これにより上記非晶質半導体層２ａをレーザ加熱して多
結晶化する。具体的にはアモルファスＳｉをポリＳｉと
して、多結晶化半導体層２を形成する。
これにより上記非晶質半導体層２ａをレーザ加熱して多
結晶化する。具体的にはアモルファスＳｉをポリＳｉと
して、多結晶化半導体層２を形成する。
レーザ光は短波長光であり、浸透深さが浅いので、この
場合有機基板１は加熱されず、有機物を含む基板がレー
ザ照射されてもこれに耐えられ、悪影響は生じない。よ
って、有機基板ｌについて、耐熱性の問題は生じない。
場合有機基板１は加熱されず、有機物を含む基板がレー
ザ照射されてもこれに耐えられ、悪影響は生じない。よ
って、有機基板ｌについて、耐熱性の問題は生じない。
レーザ光としては、エキシマレーザ光を用いることが好
ましく、特に波長４００ｎｍ以下の短波長のエキシマ−
レーザ光、更に好ましくは波長３ＱＱｎｍ以下のエキシ
マレーザ光を用いることが好ましい。好ましく使用でき
るエキシマレーザは、ＸｅＣ１！ （波長３０８ｎｍ）
、ＫｒＦ （同２４９ｎｍ） 、ＫｒＣｌ１ （同２
２２ｎｍ） 、ＡｒＦ （同１９３ｎｍ） 、Ｆ２ （
同１５７ｎｍ）等である。
ましく、特に波長４００ｎｍ以下の短波長のエキシマ−
レーザ光、更に好ましくは波長３ＱＱｎｍ以下のエキシ
マレーザ光を用いることが好ましい。好ましく使用でき
るエキシマレーザは、ＸｅＣ１！ （波長３０８ｎｍ）
、ＫｒＦ （同２４９ｎｍ） 、ＫｒＣｌ１ （同２
２２ｎｍ） 、ＡｒＦ （同１９３ｎｍ） 、Ｆ２ （
同１５７ｎｍ）等である。
次に、第１図（Ｃ）のように、ゲート絶縁膜を形成する
ための絶縁膜（ここではＳ ｉ Ｏｚ膜）４ａを形成す
る。
ための絶縁膜（ここではＳ ｉ Ｏｚ膜）４ａを形成す
る。
次いでパターニングし、第１図（ｄ）のようにゲート絶
縁膜４とする。
縁膜４とする。
該ゲート絶縁膜４上に、本例ではポリＳｉにより、ゲー
ト電極５を形成するとともに、イオン注入して、半導体
層２にソース／ドレイン領域３１゜３２を形成する。こ
れにより第１図（ｅ）の構造が得られる。
ト電極５を形成するとともに、イオン注入して、半導体
層２にソース／ドレイン領域３１゜３２を形成する。こ
れにより第１図（ｅ）の構造が得られる。
更に、金属層の形成及びパターニングによって、配線電
極６１．６２を形成し、第１図（ｆ）の集積回路を得る
。
極６１．６２を形成し、第１図（ｆ）の集積回路を得る
。
上記各層の成膜方法は任意であり、例えば低）詰（例え
ば１００℃位）のＣＶＤ、スパッタ、蒸着、印刷等によ
ることが可能である。
ば１００℃位）のＣＶＤ、スパッタ、蒸着、印刷等によ
ることが可能である。
なお、ソース／ドレインイオン注入を行わず、ソース／
ドレイン領域と、ゲート電極との同時形成も可能である
。
ドレイン領域と、ゲート電極との同時形成も可能である
。
また、ゲート電極のかわりにマスクを形成して、このマ
スクを用いてソース／ドレインイオン注入を行い、適宜
マスク除去後、ソース／ドレイン用の電極とゲート電極
とを同時に形成することも可能である。
スクを用いてソース／ドレインイオン注入を行い、適宜
マスク除去後、ソース／ドレイン用の電極とゲート電極
とを同時に形成することも可能である。
実施例−２
次に第２図を参照して、本発明の第２の実施例について
説明する。
説明する。
本実施例の集積回路装置は、第２図（ｆ）にその最終構
造を示すが、以下順に製造工程を説明する。
造を示すが、以下順に製造工程を説明する。
第２図（ａ）のように、表面に配線パターンが形成され
た有機基板ｌ上に、ソース領域３１． ドレイン領域
３２．ゲート電極５を形成する。
た有機基板ｌ上に、ソース領域３１． ドレイン領域
３２．ゲート電極５を形成する。
次いでＳｉＯ□をＣＶＤにて形成後、エツチングしてパ
ターニングすることにより、第２図（ｂ）に示すように
ゲート酸化膜４を形成する。
ターニングすることにより、第２図（ｂ）に示すように
ゲート酸化膜４を形成する。
次に、第２図（Ｃ）のように、非晶質半導体層２ａを形
成する。本例でもアモルファスシリコンを用いた。
成する。本例でもアモルファスシリコンを用いた。
更に、レーザ光によりアニールする（第２図（ｄ））。
これにより非晶質半導体層２ａをなすアモルファスシリ
コンはポリシリコン化し、多結晶半導体層２となる。な
お、これに先立って、チャネル部に不純物打込みを行う
が、これが不要の場合もある。
コンはポリシリコン化し、多結晶半導体層２となる。な
お、これに先立って、チャネル部に不純物打込みを行う
が、これが不要の場合もある。
次いで、第２図（ｅ）のようにソース／ドレイン領域３
１．３２に、高濃度イオン注入を行って、活性化する（
図中、ＩＩをもってイオン注入を示した）。５′はマス
クである。なお、この工程は、必ずしも無くてもよい場
合がある。
１．３２に、高濃度イオン注入を行って、活性化する（
図中、ＩＩをもってイオン注入を示した）。５′はマス
クである。なお、この工程は、必ずしも無くてもよい場
合がある。
丈だ、第１図（ｄ）のレーザ光アニールと、第１図（ｅ
）のイオン注入の順序は、どちらが先でもよい。
）のイオン注入の順序は、どちらが先でもよい。
更に第２図（ｆ）のように保護膜８を形成して、集積回
路装置を得る。図中のＺ印は、オーミックコンタクトを
示す。
路装置を得る。図中のＺ印は、オーミックコンタクトを
示す。
なお、ソース、ドレイン、ゲート各電極３１゜３２．５
と有機基板１との間に、ＳｉＯ□などで絶縁膜を形成し
ておいてもよい。
と有機基板１との間に、ＳｉＯ□などで絶縁膜を形成し
ておいてもよい。
実施例−３
本例は上記各側の変形例ということができる。
第３図（ａ）のように、表面に配線パターンを有する有
機基板１上に下地膜１゛として５ｉＯｚ膜を形成し、そ
の上にゲート電極５を形成する。
機基板１上に下地膜１゛として５ｉＯｚ膜を形成し、そ
の上にゲート電極５を形成する。
次に、ゲート酸化膜４としてＳ ｉ Ｏｚ膜を形成し、
更に非晶質半導体層２ａとしてアモルファスシリコンを
堆積する。これらにより第３図（ｂ）の構造を得る。
更に非晶質半導体層２ａとしてアモルファスシリコンを
堆積する。これらにより第３図（ｂ）の構造を得る。
次いで、該非晶質半導体層２ａをレーザ光により多結晶
化してポリシリコンより成る多結晶半導体層２を得、こ
の上にＳｉＯ□膜９及びソース／ドレイン領域３１．３
２を形成しで、第３図（Ｃ）の構造を得る。
化してポリシリコンより成る多結晶半導体層２を得、こ
の上にＳｉＯ□膜９及びソース／ドレイン領域３１．３
２を形成しで、第３図（Ｃ）の構造を得る。
実施例−４
本例は、上記各側で得られた素子を用いて、光感光装置
を組んだものである。
を組んだものである。
第４図に示すように、フォトコンダクティブな素子と電
荷集積キャパシタとして上記ＭＯ３素子を影像素子Ａと
して具体化し、かつスイッチング素子Ｂとしても上記の
如きＴＰＴを用い、これからなる光感応デバイスをプリ
ント基板１上に形成し、これをスイッチで読み出すよう
にしたものである。この場合、素子が小さくできるので
有効である。
荷集積キャパシタとして上記ＭＯ３素子を影像素子Ａと
して具体化し、かつスイッチング素子Ｂとしても上記の
如きＴＰＴを用い、これからなる光感応デバイスをプリ
ント基板１上に形成し、これをスイッチで読み出すよう
にしたものである。この場合、素子が小さくできるので
有効である。
なおＣは読み出し配線である。またＤ部には、周辺回路
として、アドレス回路などを設けることができる。
として、アドレス回路などを設けることができる。
このような装置とすることにより、有機基板１上に多数
のＭＯＳを形成でき、実装密度を大にできる。かつパッ
ケージ等が不要になる。
のＭＯＳを形成でき、実装密度を大にできる。かつパッ
ケージ等が不要になる。
上述の如く本発明によれば、有機基板上に形成して成る
集積回路装置であって、面積効率が良く、実装工程数も
少なくて有利であり、かつ信頼性の高い集積回路を提供
することができる。
集積回路装置であって、面積効率が良く、実装工程数も
少なくて有利であり、かつ信頼性の高い集積回路を提供
することができる。
第１図〜第３図は、各々本発明の実施例を製造工程順に
断面図で示すものである。第４図は各実施例を用いた応
用例の構成図である。 １・・・配線パターンが形成された有機基板、２ａ・・
・非晶質半導体層、２・・・多結晶半導体層、３１゜３
２・・・ソース／ドレイン領域、４・・・ゲート絶縁膜
、５・・・ゲート電極、６１．６２・・・配線電極、７
・・・レーザ光。
断面図で示すものである。第４図は各実施例を用いた応
用例の構成図である。 １・・・配線パターンが形成された有機基板、２ａ・・
・非晶質半導体層、２・・・多結晶半導体層、３１゜３
２・・・ソース／ドレイン領域、４・・・ゲート絶縁膜
、５・・・ゲート電極、６１．６２・・・配線電極、７
・・・レーザ光。
Claims (1)
- 【特許請求の範囲】 １、少なくとも表面に配線パターンが形成された有機基
板上に直接気相成長させて形成した半導体層にＭＩＳ型
トランジスタを形成し、 該ＭＩＳ型トランジスタの電極と上記有機基板上の配線
パターンとを接続した集積回路装置。 ２、少なくとも表面に配線パターンが形成された有機基
板上に非晶質半導体層を形成する工程と、上記非晶質半
導体層をレーザ加熱により多結晶化する工程と、 上記多結晶化半導体層にＭＩＳ型トランジスタを形成す
る工程とを具備する集積回路装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63223962A JP2751237B2 (ja) | 1988-09-07 | 1988-09-07 | 集積回路装置及び集積回路装置の製造方法 |
| US07/403,934 US5409857A (en) | 1988-09-07 | 1989-09-07 | Process for production of an integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63223962A JP2751237B2 (ja) | 1988-09-07 | 1988-09-07 | 集積回路装置及び集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0272670A true JPH0272670A (ja) | 1990-03-12 |
| JP2751237B2 JP2751237B2 (ja) | 1998-05-18 |
Family
ID=16806418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63223962A Expired - Fee Related JP2751237B2 (ja) | 1988-09-07 | 1988-09-07 | 集積回路装置及び集積回路装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5409857A (ja) |
| JP (1) | JP2751237B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006191724A (ja) * | 2005-01-05 | 2006-07-20 | Tokyo Micro:Kk | 小型ステッピングモータ及びその製造方法 |
| US7646121B2 (en) | 2005-10-09 | 2010-01-12 | Seiko Instruments Inc. | Bobbin-less stepping motor and electronic apparatus |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100292330B1 (ko) * | 1992-05-01 | 2001-09-17 | 이데이 노부유끼 | 반도체장치와그제조방법및실리콘절연기판의제조방법 |
| JP3065825B2 (ja) * | 1992-10-21 | 2000-07-17 | 株式会社半導体エネルギー研究所 | レーザー処理方法 |
| TW241377B (ja) * | 1993-03-12 | 1995-02-21 | Semiconductor Energy Res Co Ltd | |
| JPH0766424A (ja) * | 1993-08-20 | 1995-03-10 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US5565377A (en) * | 1994-10-27 | 1996-10-15 | Regents Of The University Of California | Process for forming retrograde profiles in silicon |
| GB9521855D0 (en) * | 1995-10-25 | 1996-01-03 | Philips Electronics Nv | Manufacture of electronic devices comprising thin-film circuitry |
| US5998804A (en) * | 1997-07-03 | 1999-12-07 | Hna Holdings, Inc. | Transistors incorporating substrates comprising liquid crystal polymers |
| JPH11145148A (ja) * | 1997-11-06 | 1999-05-28 | Tdk Corp | 熱プラズマアニール装置およびアニール方法 |
| JP4482228B2 (ja) * | 1998-04-09 | 2010-06-16 | カリフォルニア・インスティテュート・オブ・テクノロジー | アナライト検出のための電子技術 |
| JP2003163221A (ja) * | 2001-11-28 | 2003-06-06 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| GB0717055D0 (en) * | 2007-09-01 | 2007-10-17 | Eastman Kodak Co | An electronic device |
| US20090155994A1 (en) * | 2007-12-12 | 2009-06-18 | Hawkins Gilbert A | Forming thin film transistors using ablative films with pre-patterned conductors |
| US7834347B2 (en) * | 2008-07-01 | 2010-11-16 | Organicid, Inc. | Organic transistor having a non-planar semiconductor-insulating layer interface |
| RU2606248C2 (ru) * | 2015-05-14 | 2017-01-10 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) | Способ изготовления полупроводникового прибора |
| RU2754995C1 (ru) * | 2020-11-23 | 2021-09-08 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" | Способ изготовления тонкопленочного транзистора |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61230370A (ja) * | 1985-04-05 | 1986-10-14 | Casio Comput Co Ltd | 半導体装置 |
| JPS61230364A (ja) * | 1985-04-05 | 1986-10-14 | Casio Comput Co Ltd | 回路基板 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4370175A (en) * | 1979-12-03 | 1983-01-25 | Bernard B. Katz | Method of annealing implanted semiconductors by lasers |
| US4389481A (en) * | 1980-06-02 | 1983-06-21 | Xerox Corporation | Method of making planar thin film transistors, transistor arrays |
| JPS58130517A (ja) * | 1982-01-29 | 1983-08-04 | Hitachi Ltd | 単結晶薄膜の製造方法 |
-
1988
- 1988-09-07 JP JP63223962A patent/JP2751237B2/ja not_active Expired - Fee Related
-
1989
- 1989-09-07 US US07/403,934 patent/US5409857A/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61230370A (ja) * | 1985-04-05 | 1986-10-14 | Casio Comput Co Ltd | 半導体装置 |
| JPS61230364A (ja) * | 1985-04-05 | 1986-10-14 | Casio Comput Co Ltd | 回路基板 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006191724A (ja) * | 2005-01-05 | 2006-07-20 | Tokyo Micro:Kk | 小型ステッピングモータ及びその製造方法 |
| US7646121B2 (en) | 2005-10-09 | 2010-01-12 | Seiko Instruments Inc. | Bobbin-less stepping motor and electronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US5409857A (en) | 1995-04-25 |
| JP2751237B2 (ja) | 1998-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0272670A (ja) | 集積回路装置及び集積回路装置の製造方法 | |
| US5656825A (en) | Thin film transistor having crystalline semiconductor layer obtained by irradiation | |
| JP2003519434A (ja) | 半導体構成素子を製造するための方法 | |
| JPH0147897B2 (ja) | ||
| JP2502789B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2935083B2 (ja) | 薄膜トランジスタの製造方法 | |
| US5897345A (en) | Semiconductor device and process for fabricating the same | |
| KR20050051446A (ko) | 박막트랜지스터, 상기 박막트랜지스터를 구비하는유기전계발광표시장치 및 상기 박막트랜지스터의 제조방법 | |
| KR100258880B1 (ko) | 반도체 소자의 제조방법 | |
| JP2687917B2 (ja) | 半導体装置の製造方法 | |
| US5814542A (en) | Fabrication method of semiconductor device with MOSFET and capacitor having lower and upper polysilicon regions | |
| US6420739B1 (en) | GaAs semiconductor device having a capacitor | |
| JP2005209696A (ja) | 半導体装置の製造方法 | |
| JPH1065181A (ja) | 半導体装置およびその作製方法 | |
| JPH06216157A (ja) | Ｍｉｓ型半導体装置の作製方法 | |
| JPH10125864A (ja) | 半導体装置の製造方法 | |
| KR100720083B1 (ko) | 액정 표시 장치의 제조 방법 | |
| KR100274893B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| US20030022489A1 (en) | Method of fabricating high melting point metal wiring layer, method of fabricating semiconductor device and semiconductor device | |
| JPH09326495A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH09307115A (ja) | 薄膜トランジスタ | |
| KR0185636B1 (ko) | 단차특성이 개선된 반도체 메모리 장치의 커패시터 제조방법 | |
| KR100955380B1 (ko) | 폴리실리콘 액정표시소자 제조방법 | |
| JP2586810B2 (ja) | 薄膜半導体装置およびその製造方法 | |
| KR100404510B1 (ko) | 박막트랜지스터및그제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |