JPH0766424A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法

Info

Publication number
JPH0766424A
JPH0766424A JP5227893A JP22789393A JPH0766424A JP H0766424 A JPH0766424 A JP H0766424A JP 5227893 A JP5227893 A JP 5227893A JP 22789393 A JP22789393 A JP 22789393A JP H0766424 A JPH0766424 A JP H0766424A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
silicon
thickness
silicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5227893A
Other languages
English (en)
Inventor
Yasuhiko Takemura
保彦 竹村
Hiroki Adachi
広樹 安達
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP5227893A priority Critical patent/JPH0766424A/ja
Priority to US08/287,259 priority patent/US5569935A/en
Publication of JPH0766424A publication Critical patent/JPH0766424A/ja
Priority to US08/671,499 priority patent/US5661311A/en
Priority to US08/853,187 priority patent/US6010924A/en
Priority to US09/321,715 priority patent/US6841432B1/en
Priority to US10/915,439 priority patent/US7354811B2/en
Priority to US12/068,466 priority patent/US7585715B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current

Abstract

(57)【要約】 【目的】 歪み点（歪み温度）が７５０℃以下の材料の
基板上に少なくとも２つの薄膜トランジスタ（ＴＦＴ）
を有する半導体回路において、素子間分離の手法を提供
する。 【構成】 基板上に形成された１００〜１０００Åのシ
リコン膜を選択的に酸化させ、生じた酸化物によってＴ
ＦＴ間の分離をおこなう。このとき、基板に熱的なダメ
ージを与えないように、水蒸気を含んだ雰囲気、あるい
は２〜１０気圧の高圧の酸素雰囲気中で加熱することに
よって酸化反応を促進させることによって、５５０〜６
５０℃という低温で酸化をおこなう。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ（Ｔ
ＦＴ）を少なくとも２つ同じ基板上に有する半導体集積
回路の構造および作製方法に関するものである。本発明
によって作製される半導体集積回路は、液晶ディスプレ
ーのアクティブマトリクス等に使用される。
【０００２】
【従来の技術】従来、薄膜トランジスタは、薄膜半導体
領域（活性層）を島状にパターニングして、他の薄膜ト
ランジスタと分離し、さらに、ゲイト絶縁膜として、Ｃ
ＶＤ法やスパッタ法によって絶縁被膜を形成し、その上
にゲイト電極を形成した。
【０００３】従来の方法による薄膜トランジスタを有す
る半導体集積回路の作製工程例を図２に示す。まず、基
板２１上に下地膜２２、シリコン膜２３を形成する。そ
して、フォトレジスト等の材料の被膜２４ａ、２４ｂを
シリコン膜２３上に選択的に形成する。被膜２４ａ、２
４ｂとシリコン膜２３の間には、汚染を防ぐために、酸
化珪素や窒化珪素の薄い膜を設けてもよい。（図２
（Ａ）） その後、この被膜２４ａ、２４ｂをマスクとしてシリコ
ン膜２３をエッチングして、島状のシリコン領域（活性
層）２５ａ、２５ｂを形成するが、同時に下地膜２２も
一部エッチングされる。このため、シリコン膜の厚さに
加えて、オーバーエッチｘだけ段差が増加する。（図２
（Ｂ））
【０００４】その後、ゲイト絶縁膜として機能する絶縁
膜２６を全面に形成し、さらに、ゲイト電極・配線２７
ｎ、２７ｐ、２７ｃを形成する。この際、先の活性層の
段差が大きいとゲイト電極が断線することがある。ゲイ
ト電極を形成したのち、イオンドーピング、イオン注入
等の手段によって不純物を注入し、これを熱アニール、
レーザーアニール、ランプアニール等によって活性化さ
せ、不純物領域２８ｎ（ｎ型）、２８ｐ（ｐ型）を得
る。その後、層間絶縁物２９を堆積し、これにコンタク
トホールを形成して、ＴＦＴの不純物領域に電極３０
ａ、３０ｂ、３０ｃを形成する。
【０００５】
【発明が解決しようする課題】このような従来の方法で
は、図２（Ｂ）にｙで示される下地膜のオーバーエッチ
が問題となっていた。この段差が存在するとゲイト電極
が断線し、歩留りが低下した。特に下地膜にエッチング
レートの大きな膜を用いると、この段差が大きくなっ
た。量産性の観点からは、下地膜としてはプラズマＣＶ
Ｄ法やＡＰＣＶＤ法によって作製される膜が好ましいの
であるが、このような膜はエッチングレートが大きくて
使用できなかった。本発明はこのような従来、一般的に
用いられてきたＴＦＴの素子間分離の方法を見直し、歩
留りの高いＴＦＴおよびその作製方法を提供することを
課題とする。
【０００６】
【課題を解決するための手段】本発明では、シリコン膜
を分断して素子間分離をおこなうのではなく、シリコン
膜を選択的に５００〜６５０℃で熱的に酸化することに
よって電気的な分離をおこなう。酸化されるシリコン膜
はアモルファスでも結晶性でもよい。シリコン膜の厚さ
は１００〜１５００Å、好ましくは１０００Å以下、よ
り好ましくは５００Å以下である。また、基板は、コー
ニング社７０５９番ガラス（無アルカリ、ホウ珪酸ガラ
ス）に代表されるような歪み温度（歪み点）が７５０℃
以下の各種ガラス基板とする。
【０００７】重要なことは単結晶のシリコンに比較し
て、アモルファスや多結晶等の非単結晶のシリコンでは
熱酸化の酸化速度が２倍程度大きいということである。
さらに、本発明では、より酸化速度を高めるに、雰囲気
に０．１〜１００％の水を添加する。これによって乾燥
雰囲気に比較して酸化速度を１０程度増加させることが
できる。図５には、本発明の酸化法（水蒸気分圧１００
％）によって得られる酸化珪素の厚さと時間の関係を示
したものであり、５５０〜６００℃という低温で本発明
のシリコン膜を全面的に酸化することが示されている。
【０００８】より酸化速度を向上させるには、１気圧以
上１５気圧以下の加圧雰囲気での酸化が好ましい。例え
ば、１０気圧の水蒸気雰囲気では、１気圧の水蒸気雰囲
気での酸化に比較して、１０倍の酸化速度が得られる。
また、酸化温度を下げることもできる。図５には４気圧
での酸化速度の変化も記した。雰囲気中の水蒸気の量を
安定化させるには、いわゆるパイロジェニック酸化法を
用いればよい。これは、純粋な水素を燃焼させて水蒸気
を生成する方法で、水素の流入量を制御すれば雰囲気中
の水蒸気の濃度が決定される。
【０００９】選択的に酸化をおこなうには、シリコン膜
上に窒化珪素膜もしくは酸化珪素上に窒化珪素を重ねて
多層構造とした膜等を酸化に対するマスク膜として選択
的に形成して、熱酸化雰囲気にさらせばよい。このよう
なマスク膜によって覆われた面では酸化反応が進行しな
い。
【００１０】
【作用】このように本発明では、熱酸化によって酸化物
を形成するため、従来のシリコン膜のエッチングにおい
て発生したような段差が生じないので、ゲイト電極の断
線が少なく、歩留りが向上する。特に、本発明において
は下地膜の影響はほとんどないので、成膜方法の制約が
なく、トータルの量産性を高めることも可能である。
【００１１】
【実施例】〔実施例１〕 図１に本実施例の作製工程を
示す。図１のうち、（Ａ）〜（Ｄ）は断面図であり、
（Ｅ）は上面から見た図を示す。まず、基板（コーニン
グ７０５９）を歪み点（５９３℃）よりも高い６００〜
６６０℃、例えば６４０℃で１〜４時間、例えば１時間
アニールし、その後、０．１〜０．５℃／分、例えば
０．２℃／分で徐冷し、４５０〜５９０℃、例えば５５
０℃まで温度が低下した段階で取り出した。この取り出
し温度は、この後の熱処理工程の最高温度以下であるこ
とが望ましい。このような熱処理によって、その後の熱
処理においても基板の不可逆的な収縮を抑制することが
できる。
【００１２】このような処理を施した基板１０を洗浄
し、スパッタリング法によって厚さ２０００Åの酸化珪
素の下地膜１１を形成した。そして、プラズマＣＶＤ法
によって、厚さ３００〜１０００Å、例えば５００Åの
真性（Ｉ型）のアモルファスシリコン膜１２を成膜し
た。次に連続的に厚さ５００〜２０００Å、例えば１０
００Åの窒化珪素膜を成膜した。そして、窒化珪素膜の
みを選択的にエッチングして、酸化工程におけるマスク
膜１３ａ、１３ｂを形成した。（図１（Ａ））
【００１３】そして、１気圧の窒素雰囲気中、６００℃
で４８時間熱アニールしてシリコン膜を結晶化させた。
その後、１０％の水蒸気を含む１気圧、５５０〜６５０
℃、代表的には６００℃の酸素雰囲気中において、３〜
５時間放置することによって、シリコン膜のうちマスク
膜で覆われていない領域を底面まで完全に酸化させ、酸
化珪素領域１４ａ〜１４ｃを形成した。水蒸気の圧力の
制御は、パイロジェニック酸化法によっておこなった。
この結果、シリコン膜は領域１５ａと１５ｂに分離され
た。（図１（Ｂ））
【００１４】その後、マスク膜１３ａ、１３ｂを除去し
て、ＴＥＯＳ（テトラ・エトキシ・シラン、Ｓｉ（ＯＣ
2 Ｈ5 ）4 ）と酸素を原料としてプラズマＣＶＤ法によ
って厚さ１２００Åの酸化珪素膜１６を成膜し、ゲイト
絶縁膜とした。引き続いて、ＬＰＣＶＤ法によって、厚
さ３０００〜８０００Å、例えば６０００Åのシリコン
膜（０．０１〜０．２％の燐を含む）を成膜した。そし
て、シリコン膜をパターニングして、ゲイト電極１７
ｎ、１７ｐ、１７ｃを形成した。
【００１５】次に、イオンドーピング法（プラズマドー
ピング法とも言う）によって、分離されたシリコン領域
（ソース／ドレイン、チャネルを構成する）にゲイト電
極をマスクとして、自己整合的にＰもしくはＮ導電型を
付与する不純物を添加した。ドーピングガスとして、フ
ォスフィン（ＰＨ3 ）およびジボラン（Ｂ2 Ｈ6 ）を用
い、前者の場合は、加速電圧を６０〜９０ｋＶ、例えば
８０ｋＶ、後者の場合は、４０〜８０ｋＶ、例えば６５
ｋＶとした。ドース量は１×１０15〜８×１０15ｃ
ｍ-2、例えば、燐を２×１０15ｃｍ-2、ホウ素を５×１
０15とした。ドーピングに際しては、一方の領域をフォ
トレジストで覆うことによって、それぞれの元素を選択
的にドーピングした。この結果、Ｎ型の不純物領域１８
ｎとＰ型の不純物領域１８ｐが形成され、Ｐチャネル型
ＴＦＴ（ＰＴＦＴ）の領域とＮチャネル型ＴＦＴ（ＮＴ
ＦＴ）との領域を形成することができた。
【００１６】その後、レーザー光の照射によってアニー
ルを行った。レーザー光としては、ＫｒＦエキシマレー
ザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用い
たが、他のレーザーであってもよい。レーザー光の照射
条件は、エネルギー密度が２００〜４００ｍＪ／ｃｍ
2 、例えば２５０ｍＪ／ｃｍ2 とし、一か所につき２〜
１０ショット、例えば２ショット照射した。このレーザ
ー光の照射時に基板を２００〜４５０℃程度に加熱する
ことによって、効果を増大せしめてもよい。（図１
（Ｃ））
【００１７】続いて、厚さ６０００Åの酸化珪素膜１９
を層間絶縁物としてプラズマＣＶＤ法によって形成し
た。この層間絶縁物としてはポリイミドまたは酸化珪素
とポリイミドの２層膜を利用してもよい。さらにコンタ
クトホールを形成して、金属材料、例えば、窒化チタン
とアルミニウムの多層膜によってＴＦＴの電極・配線２
０ａ、２０ｂ、２０ｃを形成した。最後に、１気圧の水
素雰囲気で３５０℃、３０分のアニールを行い、ＴＦＴ
を相補型に構成した半導体回路を完成した。（図１
（Ｄ）） 図１（Ｃ）を上面から見た様子を図１（Ｅ）に示す。図
１（Ｅ）の一点鎖線の断面が図１（Ａ）〜（Ｄ）であ
る。
【００１８】〔実施例２〕 図３に本実施例の作製工程
を示す。まず、基板（コーニング７０５９）を歪み点
（５９３℃）よりも高い６００〜６６０℃、例えば６４
０℃で１〜４時間、例えば１時間アニールし、その後、
０．１〜０．５℃／分、例えば０．２℃／分で徐冷し、
４５０〜５９０℃、例えば５５０℃まで温度が低下した
段階で取り出した。
【００１９】このような処理を施した基板３１を洗浄
し、スパッタリング法によって厚さ２０００Åの酸化珪
素の下地膜３２を形成した。そして、プラズマＣＶＤ法
によって、厚さ３００〜１０００Å、例えば１０００Å
の真性（Ｉ型）のアモルファスシリコン膜３３を成膜し
た。次に連続的に厚さ５００〜２０００Å、例えば１０
００Åの窒化珪素膜を成膜した。そして、窒化珪素膜の
みを選択的にエッチングして、酸化工程におけるマスク
膜３４ａ、３４ｂを形成した。（図３（Ａ））
【００２０】そして、１気圧の窒素雰囲気中、６００℃
で４８時間熱アニールしてシリコン膜を結晶化させた。
その後、１００体積％の水蒸気を含む１０気圧、５００
〜６００℃の、代表的には５５０℃の雰囲気中におい
て、３〜５時間放置することによって、シリコン膜のう
ちマスク膜で覆われていない領域を底面まで完全に酸化
させ、酸化珪素領域３５ａ〜３５ｃを形成した。この結
果、シリコン膜は領域３６ａと３６ｂに分離された。
（図３（Ｂ））
【００２１】その後、マスク膜３４ａ、３４ｂを除去し
て、再び、１００％の水蒸気を含む１気圧、５００〜６
００℃、代表的には５５０℃の雰囲気中において、３〜
５時間放置することによって、全面を酸化させた。この
工程によって、シリコン領域３６ａ、３６ｂの表面が酸
化され、厚さ約１０００Åの酸化膜３７ａ、３７ｂが形
成され、シリコン領域の厚さは５００Å程度になった。
酸化工程が終了した後、６００℃の一酸化二窒素（Ｎ2
Ｏ）の雰囲気に基板を放置することによって、脱水処理
をおこない、熱酸化膜３７ａ、３７ｂをゲイト絶縁膜と
した。（図３（Ｃ）） 引き続いて、ＬＰＣＶＤ法によって、厚さ３０００〜８
０００Å、例えば６０００Åのシリコン膜（０．０１〜
０．２％の燐を含む）を成膜した。そして、シリコン膜
をパターニングして、ゲイト電極３８ｎ、３８ｐ、３８
ｃを形成した。
【００２２】次に、イオンドーピング法（プラズマドー
ピング法とも言う）によって、分離されたシリコン領域
（ソース／ドレイン、チャネルを構成する）にゲイト電
極をマスクとして、自己整合的にＰもしくはＮ導電型を
付与する不純物を添加した。ドーピングガスとして、フ
ォスフィン（ＰＨ3 ）およびジボラン（Ｂ2 Ｈ6 ）を用
い、前者の場合は、加速電圧を６０〜９０ｋＶ、例えば
８０ｋＶ、後者の場合は、４０〜８０ｋＶ、例えば６５
ｋＶとした。ドース量は１×１０15〜８×１０15ｃ
ｍ-2、例えば、燐を２×１０15ｃｍ-2、ホウ素を５×１
０15とした。ドーピングに際しては、一方の領域をフォ
トレジストで覆うことによって、それぞれの元素を選択
的にドーピングした。この結果、Ｎ型の不純物領域３９
ｎとＰ型の不純物領域３９ｐが形成され、Ｐチャネル型
ＴＦＴ（ＰＴＦＴ）の領域とＮチャネル型ＴＦＴ（ＮＴ
ＦＴ）との領域を形成することができた。
【００２３】その後、レーザー光の照射によってアニー
ルを行った。レーザー光としては、ＫｒＦエキシマレー
ザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用い
たが、他のレーザーであってもよい。レーザー光の照射
条件は、エネルギー密度が２００〜４００ｍＪ／ｃｍ
2 、例えば２５０ｍＪ／ｃｍ2 とし、一か所につき２〜
１０ショット、例えば２ショット照射した。このレーザ
ー光の照射時に基板を２００〜４５０℃程度に加熱する
ことによって、効果を増大せしめてもよい。（図３
（Ｄ））
【００２４】続いて、厚さ６０００Åの酸化珪素膜４０
を層間絶縁物としてプラズマＣＶＤ法によって形成し
た。層間絶縁物としてはポリイミドまたは酸化珪素とポ
リイミドの２層膜を利用してもよい。さらにコンタクト
ホールを形成して、金属材料、例えば、窒化チタンとア
ルミニウムの多層膜によってＴＦＴの電極・配線４１
ａ、４１ｂ、４１ｃを形成した。最後に、１気圧の水素
雰囲気で３５０℃、３０分のアニールを行い、ＴＦＴを
相補型に構成した半導体回路を完成した。（図３
（Ｅ））
【００２５】〔実施例３〕図４に本実施例の作製工程の
断面図を示す。まず、基板（コーニング７０５９）を歪
み点（５９３℃）よりも高い６００〜６６０℃、例えば
６４０℃で１〜４時間、例えば１時間アニールし、その
後、０．１〜０．５℃／分、例えば０．２℃／分で徐冷
し、４５０〜５９０℃、例えば５５０℃まで温度が低下
した段階で取り出した。このような処理を施した基板４
２を洗浄し、ＴＥＯＳを原料とするプラズマＣＶＤ法に
よって厚さ２０００Åの酸化珪素の下地膜４３を形成し
た。そして、プラズマＣＶＤ法によって、厚さ１００〜
１０００Å、例えば３００Åの真性（Ｉ型）のアモルフ
ァスシリコン膜４４を成膜した。つぎに、厚さ１０００
Åの酸化珪素膜４５と厚さ１０００Åの窒化珪素膜４６
を堆積し、これをパターニングしてマスク膜とした。
【００２６】そして、スパッタ法によって、厚さ５〜２
０Å、例えば１０Åのニッケル膜４７を形成した。この
ニッケル膜は、極めて薄いので厳密には膜としての形状
を示さない。上記の膜厚の数字は平均的なものである。
この際には基板を１５０〜３００℃に加熱することが好
ましかった。この工程で導入されたニッケルはアモルフ
ァスシリコン膜の結晶化を促進する触媒作用を有する。
（図４（Ａ））
【００２７】そして、１気圧の窒素雰囲気において、６
００℃で４時間、熱アニールして結晶化させた。この
際、矢印で示すように、ニッケル膜が選択的に成膜され
た領域からマスク膜で覆われた領域へと、横方向（基板
と平行な方向）に結晶成長が進行した。この結果、アモ
ルファスシリコン膜は結晶化し、結晶性シリコン膜４８
となった。（図４（Ｂ））
【００２８】次に、１００％の水蒸気を含む１０気圧、
５００〜６００℃、代表的には５５０℃の雰囲気中にお
いて、１時間放置することによって、シリコン膜のうち
マスク膜で覆われていない領域を底面まで完全に酸化さ
せ、酸化珪素領域４９ａ、４９ｂを形成した。（図４
（Ｃ））
【００２９】その後、プラズマＣＶＤ法によって厚さ１
２００Åの酸化珪素膜５１を形成し、ゲイト絶縁膜とし
た。引き続いて、スパッタリング法によって、厚さ６０
００〜８０００Å、例えば６０００Åのアルミニウム
（０．０１〜０．２％のスカンジウムを含む）を成膜し
た。そして、アルミニウム膜をパターニングして、ゲイ
ト電極を形成した。さらに、このアルミニウムの電極の
表面を陽極酸化して、表面に酸化物層を形成した。この
陽極酸化は、酒石酸が１〜５％含まれたエチレングリコ
ール溶液中で行った。得られた酸化物層の厚さは２００
０Åであった。なお、この酸化物は、後のイオンドーピ
ング工程において、オフセットゲイト領域を形成する厚
さとなるので、オフセットゲイト領域の長さを上記陽極
酸化工程で決めることができる。このようにしてゲイト
電極部（ゲイト電極とその周囲の陽極酸化物層）５２
ｎ、５２ｐ、５２ｃを形成した。
【００３０】次に、イオンドーピング法（プラズマドー
ピング法とも言う）によって、結晶シリコン領域５０に
ゲイト電極部をマスクとして、自己整合的にＰもしくは
Ｎ導電型を付与する不純物を添加した。ドーピングガス
として、フォスフィン（ＰＨ3 ）およびジボラン（Ｂ2
Ｈ6 ）を用い、前者の場合は、加速電圧を６０〜９０ｋ
Ｖ、例えば８０ｋＶ、後者の場合は、４０〜８０ｋＶ、
例えば６５ｋＶとした。ドース量は１×１０15〜８×１
０15ｃｍ-2、例えば、燐を２×１０15ｃｍ-2、ホウ素を
５×１０15とした。ドーピングに際しては、一方の領域
をフォトレジストで覆うことによって、それぞれの元素
を選択的にドーピングした。この結果、Ｎ型の不純物領
域５３ｎとＰ型の不純物領域５３ｐが形成され、Ｐチャ
ネル型ＴＦＴ（ＰＴＦＴ）の領域とＮチャネル型ＴＦＴ
（ＮＴＦＴ）との領域を形成することができた。
【００３１】その後、レーザー光の照射によってアニー
ルを行った。レーザー光としては、ＫｒＦエキシマレー
ザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用い
たが、他のレーザーであってもよい。レーザー光の照射
条件は、エネルギー密度が２００〜４００ｍＪ／ｃｍ
2 、例えば２５０ｍＪ／ｃｍ2 とし、一か所につき２〜
１０ショット、例えば２ショット照射した。このレーザ
ー光の照射時に基板を２００〜４５０℃程度に加熱する
ことによって、効果を増大せしめてもよい。上述のよう
に不純物領域とゲイト電極は、陽極酸化物層の厚さｙだ
けオフセット状態となっている。（図４（Ｄ））
【００３２】続いて、厚さ６０００Åの酸化珪素膜５４
を層間絶縁物としてプラズマＣＶＤ法によって形成し
た。さらにコンタクトホールを形成して、金属材料、例
えば、窒化チタンとアルミニウムの多層膜によってＴＦ
Ｔの電極・配線５５ａ、５５ｂ、５５ｃを形成した。最
後に、１気圧の水素雰囲気で３５０℃、３０分のアニー
ルを行い、ＴＦＴを相補型に構成した半導体回路を完成
した。（図４（Ｅ））
【００３３】〔実施例４〕図６に本実施例の作製工程の
断面図を示す。本実施例は液晶ディスプレー等に使用さ
れるＴＦＴ型のアクティブマトリクス回路の作製工程で
ある。まず、基板（コーニング７０５９）を歪み点（５
９３℃）よりも高い６００〜６６０℃、例えば６４０℃
で１〜４時間、例えば１時間アニールし、その後、０．
１〜０．５℃／分、例えば０．２℃／分で徐冷し、４５
０〜５９０℃、例えば５５０℃まで温度が低下した段階
で取り出した。このような処理を施した基板５６を洗浄
し、ＴＥＯＳを原料とするプラズマＣＶＤ法によって厚
さ２０００Åの酸化珪素の下地膜５７を形成した。そし
て、プラズマＣＶＤ法によって、厚さ１００〜１０００
Å、例えば８００Åの真性（Ｉ型）のアモルファスシリ
コン膜５８を成膜した。つぎに、厚さ１０００Åの酸化
珪素膜５９と厚さ１０００Åの窒化珪素膜６０を堆積
し、これをパターニングしてマスク膜とした。
【００３４】そして、スパッタ法によって、厚さ５〜２
０Å、例えば１０Åのニッケル膜６１を形成した。この
ニッケル膜は、極めて薄いので厳密には膜としての形状
を示さない。上記の膜厚の数字は平均的なものである。
この際には基板を１５０〜３００℃に加熱することが好
ましかった。この工程で導入されたニッケルはアモルフ
ァスシリコン膜の結晶化を促進する触媒作用を有する。
その後、イオンドーピング法によって、ホウ素イオンを
２×１０13〜５×１０15ｃｍ-2、例えば５×１０15ｃｍ
-2のドーズ量でマスク膜６０をマスクとしてシリコン膜
５８に導入した。このホウ素イオンは酸化珪素界面にＮ
型層が生じて電流がリークすることを防ぎ、各ＴＦＴの
分離をより強化する、いわゆるチャネルストッパーの役
目を持つ。（図６（Ａ））
【００３５】そして、１気圧の窒素雰囲気において、６
００℃で４時間、熱アニールして結晶化させた。この
際、矢印で示すように、ニッケル膜が選択的に成膜され
た領域からマスク膜で覆われた領域へと、横方向（基板
と平行な方向）に結晶成長が進行した。結晶化工程が終
了した後、マスク膜６０をマスクとして、シリコン膜を
エッチングし、その厚さを当初の８００Åから、４００
Åへと半減させた。（図６（Ｂ））
【００３６】次に、１０％の水蒸気を含む１０気圧、５
００〜６００℃、代表的には５５０℃の雰囲気中におい
て、３時間放置することによって、シリコン膜のうちマ
スク膜で覆われていない、薄いシリコン膜領域６２を酸
化させ、酸化珪素領域６３ａ、６３ｂを形成した。水蒸
気の圧力の制御は、パイロジェニック酸化法によってお
こなった。酸化された部分のシリコン膜は、酸化工程に
よって約２倍の厚さの酸化珪素に変化し、この結果、シ
リコンのまま残存している領域６４とその周囲の酸化珪
素領域６３は同じ程度の高さとなった。（図６（Ｃ））
【００３７】その後、プラズマＣＶＤ法によって厚さ１
２００Åの酸化珪素膜６５を形成し、ゲイト絶縁膜とし
た。引き続いて、スパッタリング法によって、厚さ６０
００〜８０００Å、例えば６０００Åのアルミニウム
（０．０１〜０．２％のスカンジウムを含む）を成膜し
た。そして、アルミニウム膜をパターニングして、ゲイ
ト電極を形成した。さらに、このアルミニウムの電極の
表面を陽極酸化して、表面に酸化物層を形成した。この
陽極酸化は、酒石酸が１〜５％含まれたエチレングリコ
ール溶液中で行った。得られた酸化物層の厚さは２００
０Åであった。なお、この酸化物は、後のイオンドーピ
ング工程において、オフセットゲイト領域を形成する厚
さとなるので、オフセットゲイト領域の長さを上記陽極
酸化工程で決めることができる。このようにしてゲイト
電極部（ゲイト電極とその周囲の陽極酸化物層）６６を
形成した。本実施例ではシリコン領域６４と酸化珪素領
域６３の高さがほとんど同じであるので、ゲイト電極の
断線等は皆無であった。
【００３８】次に、イオンドーピング法（プラズマドー
ピング法とも言う）によって、結晶シリコン領域６４に
ゲイト電極部をマスクとして、自己整合的にＮ導電型を
付与する不純物を添加した。ドーピングガスとして、フ
ォスフィン（ＰＨ3 ）を用い、加速電圧を６０〜９０ｋ
Ｖ、例えば８０ｋＶ、ドース量は１×１０15〜８×１０
15ｃｍ-2、例えば、２×１０15ｃｍ-2とした。この結
果、Ｎ型の不純物領域６７ａと６７ｂが形成され、Ｎチ
ャネル型ＴＦＴ（ＮＴＦＴ）の領域を形成することがで
きた。
【００３９】その後、レーザー光の照射によってアニー
ルを行った。レーザー光としては、ＫｒＦエキシマレー
ザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用い
たが、他のレーザーであってもよい。レーザー光の照射
条件は、エネルギー密度が２００〜４００ｍＪ／ｃｍ
2 、例えば２５０ｍＪ／ｃｍ2 とし、一か所につき２〜
１０ショット、例えば２ショット照射した。このレーザ
ー光の照射時に基板を２００〜４５０℃程度に加熱する
ことによって、効果を増大せしめてもよい。（図６
（Ｄ））
【００４０】続いて、厚さ６０００Åの酸化珪素膜６８
を層間絶縁物としてプラズマＣＶＤ法によって形成し
た。さらに、スパッタ法によって厚さ８００ÅのＩＴＯ
膜を成膜し、これをパターニングして、画素電極６９と
した。そして、層間絶縁膜にコンタクトホールを形成し
て、金属材料、例えば、窒化チタンとアルミニウムの多
層膜によってＴＦＴの電極・配線７０ａ、７０ｂを形成
した。最後に、１気圧の水素雰囲気で３５０℃、３０分
のアニールを行い、ＴＦＴ型のアクティブマトリクス回
路を完成した。（図６（Ｅ））
【００４１】
【発明の効果】本発明によって、ＴＦＴの歩留りを向上
させた。また、本発明によって下地膜に対する制約がな
くなり、量産に適した下地膜の成膜方法を採用できるよ
うになった。このように本発明は工業上有益な発明であ
る。
【図面の簡単な説明】
【図１】 本発明のＴＦＴの作製工程例を示す。（実
施例１参照）
【図２】 従来のＴＦＴの作製工程例を示す。
【図３】 本発明のＴＦＴの作製工程例を示す。（実
施例２参照）
【図４】 本発明のＴＦＴの作製工程例を示す。（実
施例３参照）
【図５】 低温（６００℃以下）での水蒸気酸化の様
子を示す。
【図６】 本発明のＴＦＴの作製工程例を示す。（実
施例４参照）
【符号の説明】
１０・・・基板 １１・・・下地膜 １２・・・シリコン膜 １３・・・酸化工程に対するマスク膜 １４・・・素子間を分離する酸化珪素 １５・・・ＴＦＴの半導体領域 １６・・・ゲイト絶縁膜 １７・・・ゲイト電極 １８・・・不純物領域 １９・・・層間絶縁物 ２０・・・ソース、ドレイン電極

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 絶縁表面を有する基板上に、少なくとも
    ２つの薄膜トランジスタを有する半導体装置において、
    各薄膜トランジスタの活性層の外側周辺には、底面まで
    酸化された前記活性層の酸化物絶縁膜が設けられたこと
    を特徴とする半導体装置。
  2. 【請求項２】 請求項１において、該絶縁膜は水蒸気を
    含む酸化雰囲気中において酸化されたことを特徴とする
    半導体装置の作製方法。
  3. 【請求項３】 請求項１において、該絶縁膜は１気圧以
    上１５気圧以下の酸化雰囲気中において酸化されたこと
    を特徴とする半導体装置の作製方法。。
  4. 【請求項４】 基板上に、少なくとも２つの薄膜トラン
    ジスタを有する半導体装置において、各薄膜トランジス
    タの活性層の側面に接して形成された酸化珪素を主成分
    とする絶縁膜は、前記活性層と同一の非単結晶シリコン
    膜を、５００℃から６５０℃の温度で酸化することによ
    って形成されたことを特徴とする半導体装置。
  5. 【請求項５】 請求項４において、該活性層の厚さは１
    ０００Å以下であることを特徴とする半導体装置。
  6. 【請求項６】 請求項４において、該活性層を覆って形
    成された酸化珪素を主成分とする絶縁膜は、非単結晶シ
    リコン膜の酸化によって形成されたことを特徴とする半
    導体装置。
  7. 【請求項７】 基板上に、少なくとも２つの薄膜トラン
    ジスタを有する半導体装置において、各薄膜トランジス
    タは互いに、それぞれの活性層の側面に接して形成され
    た酸化珪素を主成分とし、前記活性層と同一の非単結晶
    シリコン膜を、５００℃から６５０℃の温度で酸化する
    ことによって形成された絶縁物によって分離されている
    ことを特徴とする半導体装置。
  8. 【請求項８】 基板上に、非単結晶シリコン被膜を形成
    する第１の工程と、 前記シリコン被膜上に酸化工程におけるマスクとなる膜
    を選択的に形成する第２の工程と、 前記シリコン被膜を５００℃から６５０℃の酸化雰囲気
    中に放置することによって、酸化する第３の工程と、 前記マスクとなる膜を除去する第４の工程と、 前記マスクとなる膜の下のシリコン膜上にゲイト絶縁膜
    となる絶縁膜を形成する第５の工程と、 前記ゲイト絶縁膜となる絶縁膜上にゲイト電極を形成す
    る第６の工程とを有する半導体装置の作製方法。
  9. 【請求項９】 請求項８の第３の工程において、該工程
    は水蒸気を含む酸化雰囲気中においておこなわれること
    を特徴とする半導体装置の作製方法。
  10. 【請求項１０】 請求項８の第３の工程において、該工
    程は２気圧以上の酸化雰囲気中においておこなわれるこ
    とを特徴とする半導体装置の作製方法。
  11. 【請求項１１】 請求項８の第１の工程において、該工
    程において形成されるシリコン膜の厚さは１５００Å以
    下であることを特徴とする半導体装置の作製方法。
  12. 【請求項１２】 請求項８の第２の工程の後に、該マス
    クとなる膜をマスクとして該非単結晶シリコン膜の厚さ
    を減らす工程を有することを特徴とする半導体装置の作
    製方法。
JP5227893A 1993-08-20 1993-08-20 半導体装置およびその作製方法 Pending JPH0766424A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP5227893A JPH0766424A (ja) 1993-08-20 1993-08-20 半導体装置およびその作製方法
US08/287,259 US5569935A (en) 1993-08-20 1994-08-08 Semiconductor device and process for fabricating the same
US08/671,499 US5661311A (en) 1993-08-20 1996-06-27 Semiconductor device and process for fabricating the same
US08/853,187 US6010924A (en) 1993-08-20 1997-04-29 Process for fabricating a thin film transistor
US09/321,715 US6841432B1 (en) 1993-08-20 1999-05-28 Semiconductor device and process for fabricating the same
US10/915,439 US7354811B2 (en) 1993-08-20 2004-08-11 Semiconductor device and process for fabricating the same
US12/068,466 US7585715B2 (en) 1993-08-20 2008-02-07 Semiconductor device and process for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5227893A JPH0766424A (ja) 1993-08-20 1993-08-20 半導体装置およびその作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP475599A Division JPH11297623A (ja) 1999-01-11 1999-01-11 半導体装置の作製方法

Publications (1)

Publication Number Publication Date
JPH0766424A true JPH0766424A (ja) 1995-03-10

Family

ID=16867973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5227893A Pending JPH0766424A (ja) 1993-08-20 1993-08-20 半導体装置およびその作製方法

Country Status (2)

Country Link
US (6) US5569935A (ja)
JP (1) JPH0766424A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183361A (ja) * 1995-07-12 2000-06-30 Semiconductor Energy Lab Co Ltd 半導体装置
US6635900B1 (en) 1995-06-01 2003-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film having a single-crystal like region with no grain boundary
US6770515B1 (en) 1999-09-22 2004-08-03 Sharp Kabushiki Kaisha Semiconductor device and method for fabricating the device

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG64308A1 (en) * 1993-07-26 1999-04-27 Seiko Epson Corp Thin-film semiconductor device method of fabricating thin-film semiconductor device and display system using the same
US5492843A (en) * 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
US6706572B1 (en) 1994-08-31 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor using a high pressure oxidation step
JPH0878693A (ja) * 1994-08-31 1996-03-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3176527B2 (ja) * 1995-03-30 2001-06-18 シャープ株式会社 半導体装置の製造方法
JP2701795B2 (ja) * 1995-06-28 1998-01-21 日本電気株式会社 プロセスシミュレーション方法
US5899712A (en) * 1995-08-21 1999-05-04 Hyundai Electronics Industries Co., Ltd. Method for fabricating silicon-on-insulator device
JPH09191111A (ja) 1995-11-07 1997-07-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3645379B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
US6478263B1 (en) * 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US7195960B2 (en) * 1996-06-28 2007-03-27 Seiko Epson Corporation Thin film transistor, manufacturing method thereof, and circuit and liquid crystal display device using the thin film transistor
US6114741A (en) * 1996-12-13 2000-09-05 Texas Instruments Incorporated Trench isolation of a CMOS structure
US6528397B1 (en) 1997-12-17 2003-03-04 Matsushita Electric Industrial Co., Ltd. Semiconductor thin film, method of producing the same, apparatus for producing the same, semiconductor device and method of producing the same
US7022556B1 (en) * 1998-11-11 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Exposure device, exposure method and method of manufacturing semiconductor device
US7538772B1 (en) 2000-08-23 2009-05-26 Nintendo Co., Ltd. Graphics processing system with enhanced memory controller
US7474002B2 (en) * 2001-10-30 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having dielectric film having aperture portion
GB0229191D0 (en) * 2002-12-14 2003-01-22 Plastic Logic Ltd Embossing of polymer devices
US7625783B2 (en) * 2005-11-23 2009-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and method for manufacturing the same
KR100721957B1 (ko) * 2005-12-13 2007-05-25 삼성에스디아이 주식회사 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법
KR100721956B1 (ko) * 2005-12-13 2007-05-25 삼성에스디아이 주식회사 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법
US8550903B2 (en) 2010-11-15 2013-10-08 Bally Gaming, Inc. System and method for bonus gaming using a mobile device
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
JP6947914B2 (ja) 2017-08-18 2021-10-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧高温下のアニールチャンバ
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
CN111095524B (zh) 2017-09-12 2023-10-03 应用材料公司 用于使用保护阻挡物层制造半导体结构的设备和方法
KR102585074B1 (ko) 2017-11-11 2023-10-04 마이크로머티어리얼즈 엘엘씨 고압 프로세싱 챔버를 위한 가스 전달 시스템
WO2019099255A2 (en) 2017-11-17 2019-05-23 Applied Materials, Inc. Condenser system for high pressure processing system
SG11202008256WA (en) 2018-03-09 2020-09-29 Applied Materials Inc High pressure annealing process for metal containing materials
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
US10675581B2 (en) 2018-08-06 2020-06-09 Applied Materials, Inc. Gas abatement apparatus
CN112996950B (zh) 2018-11-16 2024-04-05 应用材料公司 使用增强扩散工艺的膜沉积
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57208124A (en) * 1981-06-18 1982-12-21 Fujitsu Ltd Manufacture of semiconductor device
JPS61251166A (ja) * 1985-04-30 1986-11-08 Toshiba Corp 半導体装置の製造方法
JPS62219961A (ja) * 1986-03-22 1987-09-28 Nippon Telegr & Teleph Corp <Ntt> 薄膜型ｍｏｓ構造半導体装置の製造法
JPS63110667A (ja) * 1986-10-28 1988-05-16 Ricoh Co Ltd 薄膜トランジスタアレイ
JPH0214579A (ja) * 1988-07-01 1990-01-18 Hitachi Ltd 電界効果トランジスタ
JPH03203378A (ja) * 1989-12-29 1991-09-05 Nec Corp 薄膜トランジスタ

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4136434A (en) * 1977-06-10 1979-01-30 Bell Telephone Laboratories, Incorporated Fabrication of small contact openings in large-scale-integrated devices
US4277883A (en) * 1977-12-27 1981-07-14 Raytheon Company Integrated circuit manufacturing method
US4305200A (en) * 1979-11-06 1981-12-15 Hewlett-Packard Company Method of forming self-registering source, drain, and gate contacts for FET transistor structures
US5091334A (en) 1980-03-03 1992-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS5713777A (en) 1980-06-30 1982-01-23 Shunpei Yamazaki Semiconductor device and manufacture thereof
US5262350A (en) 1980-06-30 1993-11-16 Semiconductor Energy Laboratory Co., Ltd. Forming a non single crystal semiconductor layer by using an electric current
US5859443A (en) 1980-06-30 1999-01-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JPS5748246A (en) * 1980-08-13 1982-03-19 Fujitsu Ltd Manufacture of semiconductor device
JPS59159563A (ja) * 1983-03-02 1984-09-10 Toshiba Corp 半導体装置の製造方法
US4604150A (en) * 1985-01-25 1986-08-05 At&T Bell Laboratories Controlled boron doping of silicon
US4649626A (en) * 1985-07-24 1987-03-17 Hughes Aircraft Company Semiconductor on insulator edge doping process using an expanded mask
US4597160A (en) * 1985-08-09 1986-07-01 Rca Corporation Method of fabricating a polysilicon transistor with a high carrier mobility
JPS62145775A (ja) * 1985-12-20 1987-06-29 Hitachi Ltd 薄膜半導体装置およびその製造方法
JPS62177909A (ja) * 1986-01-31 1987-08-04 Hitachi Ltd 半導体装置の製造方法
JPS62229873A (ja) * 1986-03-29 1987-10-08 Hitachi Ltd 薄膜半導体装置の製造方法
US4851363A (en) * 1986-07-11 1989-07-25 General Motors Corporation Fabrication of polysilicon fets on alkaline earth alumino-silicate glasses
JPS6358875A (ja) * 1986-08-29 1988-03-14 Hitachi Ltd 薄膜トランジスタ素子
JPS63292682A (ja) 1987-05-26 1988-11-29 Seiko Instr & Electronics Ltd 薄膜半導体装置の製造方法
JPH076538Y2 (ja) 1987-07-10 1995-02-15 横河電機株式会社 Ｄｇ測定装置
JP2751237B2 (ja) * 1988-09-07 1998-05-18 ソニー株式会社 集積回路装置及び集積回路装置の製造方法
JPH02130914A (ja) 1988-11-11 1990-05-18 Seiko Epson Corp 薄膜半導体装置
JPH02140915A (ja) * 1988-11-22 1990-05-30 Seiko Epson Corp 半導体装置の製造方法
JPH03198371A (ja) * 1989-12-27 1991-08-29 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPH0637317A (ja) * 1990-04-11 1994-02-10 General Motors Corp <Gm> 薄膜トランジスタおよびその製造方法
DE69125886T2 (de) * 1990-05-29 1997-11-20 Semiconductor Energy Lab Dünnfilmtransistoren
US5212397A (en) * 1990-08-13 1993-05-18 Motorola, Inc. BiCMOS device having an SOI substrate and process for making the same
SG63578A1 (en) * 1990-11-16 1999-03-30 Seiko Epson Corp Thin film semiconductor device process for fabricating the same and silicon film
US5298455A (en) * 1991-01-30 1994-03-29 Tdk Corporation Method for producing a non-single crystal semiconductor device
US5292670A (en) * 1991-06-10 1994-03-08 Texas Instruments Incorporated Sidewall doping technique for SOI transistors
US5485019A (en) * 1992-02-05 1996-01-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5322807A (en) * 1992-08-19 1994-06-21 At&T Bell Laboratories Method of making thin film transistors including recrystallization and high pressure oxidation
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
US5895933A (en) 1993-06-25 1999-04-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its preparation
US6730549B1 (en) 1993-06-25 2004-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its preparation
TW295703B (ja) 1993-06-25 1997-01-11 Handotai Energy Kenkyusho Kk
GB9315798D0 (en) * 1993-07-30 1993-09-15 Philips Electronics Uk Ltd Manufacture of electronic devices comprising thin-film transistors
US5612250A (en) 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
JP3562590B2 (ja) 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
JP2860869B2 (ja) 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR100319332B1 (ko) 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
JP3150840B2 (ja) * 1994-03-11 2001-03-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6706572B1 (en) 1994-08-31 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor using a high pressure oxidation step
JPH0878693A (ja) 1994-08-31 1996-03-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
FR2728390A1 (fr) * 1994-12-19 1996-06-21 Korea Electronics Telecomm Procede de formation d'un transistor a film mince
KR0164079B1 (ko) * 1995-06-30 1998-12-01 김주용 반도체 소자 및 그 제조방법
KR0172548B1 (ko) * 1995-06-30 1999-02-01 김주용 반도체 소자 및 그 제조방법
KR100439345B1 (ko) * 2000-10-31 2004-07-07 피티플러스(주) 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57208124A (en) * 1981-06-18 1982-12-21 Fujitsu Ltd Manufacture of semiconductor device
JPS61251166A (ja) * 1985-04-30 1986-11-08 Toshiba Corp 半導体装置の製造方法
JPS62219961A (ja) * 1986-03-22 1987-09-28 Nippon Telegr & Teleph Corp <Ntt> 薄膜型ｍｏｓ構造半導体装置の製造法
JPS63110667A (ja) * 1986-10-28 1988-05-16 Ricoh Co Ltd 薄膜トランジスタアレイ
JPH0214579A (ja) * 1988-07-01 1990-01-18 Hitachi Ltd 電界効果トランジスタ
JPH03203378A (ja) * 1989-12-29 1991-09-05 Nec Corp 薄膜トランジスタ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6635900B1 (en) 1995-06-01 2003-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film having a single-crystal like region with no grain boundary
JP2000183361A (ja) * 1995-07-12 2000-06-30 Semiconductor Energy Lab Co Ltd 半導体装置
US6770515B1 (en) 1999-09-22 2004-08-03 Sharp Kabushiki Kaisha Semiconductor device and method for fabricating the device

Also Published As

Publication number Publication date
US6841432B1 (en) 2005-01-11
US6010924A (en) 2000-01-04
US20050009262A1 (en) 2005-01-13
US5569935A (en) 1996-10-29
US5661311A (en) 1997-08-26
US7585715B2 (en) 2009-09-08
US7354811B2 (en) 2008-04-08
US20080145983A1 (en) 2008-06-19

Similar Documents

Publication Publication Date Title
JPH0766424A (ja) 半導体装置およびその作製方法
KR100197780B1 (ko) 트랜지스터 및 반도체 회로 제조 방법
US6627957B1 (en) Semiconductor device and fabrication method thereof
JP2000174289A (ja) 半導体装置およびその作製方法
JPH06333951A (ja) 薄膜トランジスタおよびその作製方法
JP3369244B2 (ja) 薄膜トランジスタ
JP3190483B2 (ja) 半導体装置作製方法
JPH0794756A (ja) 半導体装置の作製方法
JPH07131034A (ja) 半導体装置の作製方法
JP3514891B2 (ja) 半導体装置およびその作製方法
JP3480838B2 (ja) 半導体装置
JP3480839B2 (ja) 半導体装置の作製方法
JPH06267989A (ja) 薄膜トランジスタの作製方法
JPH0799324A (ja) 半導体装置の作製方法
JP3488361B2 (ja) 半導体装置の作製方法
JPH0799323A (ja) 半導体装置の作製方法
JPH11297623A (ja) 半導体装置の作製方法
JPH06260643A (ja) 薄膜トランジスタ
JP3488441B2 (ja) アクティブ型液晶表示装置の作製方法
JPH09139502A (ja) 半導体装置およびその製造方法
JPH0794751A (ja) 半導体装置およびその作製方法
JP3488440B2 (ja) アクティブ型液晶表示装置の作製方法
JP3408242B2 (ja) 半導体装置の作製方法
JP3535463B2 (ja) 半導体回路の作製方法
JP3393857B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080502

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20090502

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090502

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100502

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20100502

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110502

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120502

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20130502

EXPY Cancellation because of completion of term