JPH06333951A - 薄膜トランジスタおよびその作製方法 - Google Patents

薄膜トランジスタおよびその作製方法

Info

Publication number
JPH06333951A
JPH06333951A JP6051236A JP5123694A JPH06333951A JP H06333951 A JPH06333951 A JP H06333951A JP 6051236 A JP6051236 A JP 6051236A JP 5123694 A JP5123694 A JP 5123694A JP H06333951 A JPH06333951 A JP H06333951A
Authority
JP
Japan
Prior art keywords
film
gate electrode
silicon film
crystallization
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6051236A
Other languages
English (en)
Other versions
JP3535205B2 (ja
Inventor
Hideki Uoji
秀貴 魚地
Yasuhiko Takemura
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP05123694A priority Critical patent/JP3535205B2/ja
Publication of JPH06333951A publication Critical patent/JPH06333951A/ja
Priority to US08/881,257 priority patent/US6028326A/en
Priority to US08/889,760 priority patent/US5946560A/en
Priority to US09/295,398 priority patent/US6346486B2/en
Application granted granted Critical
Publication of JP3535205B2 publication Critical patent/JP3535205B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 ＬＤＤ（低濃度ドレイン）構造を有する特性
の優れた結晶性シリコン薄膜トランジスタ（ＴＦＴ）お
よび、そのようなＴＦＴを製造する方法を提供する。 【構成】 アモルファスシリコン膜に触媒元素をイオン
注入等の手段で不純物領域に導入し、これをガラス基板
の歪み温度以下の温度で結晶化させ、さらに、ゲイト絶
縁膜、ゲイト電極を形成し、自己整合的に不純物を注入
してＬＤＤを形成する。さらに、ゲイト電極を陽極酸化
した後、再び、不純物を導入して、ソース、ドレインを
形成する。その後、基板の歪み温度よりも低い温度でア
ニールしてドーピング不純物の活性化をおこなう。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、非単結晶半導体薄膜を
有する薄膜トランジスタ（ＴＦＴ）およびその作製方法
に関するものである。本発明によって作製される薄膜ト
ランジスタは、ガラス等の絶縁基板上、単結晶シリコン
等の半導体基板上、いずれにも形成される。特に本発明
は、熱アニールによる結晶化、活性化を経て作製される
薄膜トランジスタに関する。
【０００２】
【従来の技術】最近、絶縁基板上に、薄膜状の活性層
（活性領域ともいう）を有する絶縁ゲイト型の半導体装
置の研究がなされている。特に、薄膜状の絶縁ゲイトト
ランジスタ、いわゆる薄膜トランジスタ（ＴＦＴ）が熱
心に研究されている。これらは、利用する半導体の材料
・結晶状態によって、アモルファスシリコンＴＦＴや結
晶性シリコンＴＦＴというように区別されている。結晶
性シリコンとは言っても、単結晶ではない非単結晶のも
のである。
【０００３】一般にアモルファス状態の半導体の電界移
動度は小さく、したがって、高速動作が要求されるＴＦ
Ｔには利用できない。また、アモルファスシリコンで
は、Ｐ型の電界移動度は著しく小さいので、Ｐチャネル
型のＴＦＴ（ＰＭＯＳのＴＦＴ）を作製することができ
ず、したがって、Ｎチャネル型ＴＦＴ（ＮＭＯＳのＴＦ
Ｔ）と組み合わせて、相補型のＭＯＳ回路（ＣＭＯＳ）
を形成することができない。
【０００４】一方、結晶半導体は、アモルファス半導体
よりも電界移動度が大きく、したがって、高速動作が可
能である。結晶性シリコンでは、ＮＭＯＳのＴＦＴだけ
でなく、ＰＭＯＳのＴＦＴも同様に得られるのでＣＭＯ
Ｓ回路を形成することが可能である。また、より良い特
性を得るには、単結晶半導体のＭＯＳＩＣでおこなわれ
ているようなＬＤＤ（低濃度ドレイン）構造を設けるこ
とが好ましいと指摘されている。
【０００５】
【発明が解決しようとする課題】ＬＤＤ構造を得るため
には、以下のプロセスが必要である。 島状半導体領域、ゲイト絶縁膜の形成 ゲイト電極の形成 低濃度の不純物の導入（イオン注入法もしくはイオ
ンドーピング法による） ＬＤＤ領域のマスクの形成（ゲイト電極を覆う絶縁
膜の異方性エッチングもしくはゲイト電極の陽極酸化等
の選択的酸化法による） 高濃度の不純物の導入（イオン注入法もしくはイオ
ンドーピング法による） 不純物の活性化（レーザーアニールもしくは熱アニ
ールによる）
【０００６】これらのプロセスの中で最大の問題点は
の工程である。レーザーアニールとは、レーザーもしく
はそれと同等な強光を照射することによってアモルファ
スシリコンを活性化させる方法であるが、レーザーの出
力の不安定性や極めて短時間のプロセスであることに由
来する不安定性のために量産実用化の目処がついていな
い。また、レーザー光はゲイト電極の上から照射される
ので、ＬＤＤ領域はの工程で形成されたマスクに遮ら
れて十分な活性化が期待できない。
【０００７】現在、実用的に採用できると考えられる方
法は、熱によってシリコン中の不純物を活性化させる方
法である。この方法では、ＬＤＤの領域も十分に活性化
され、バッチ間のばらつきも少ない。しかし、通常、シ
リコン膜中の不純物を活性化させるには６００℃程度の
温度での長時間のアニールか、もしくは１０００℃以上
の高温でのアニールが必要であった。後者の方法を採用
すれば選択できる基板が石英に限られ、基板コストが非
常に高くなった。前者の方法では基板選択の余地は拡が
るが、安価な基板を使用すれば、熱アニールの際の基板
の収縮等が問題となり、マスク合わせ失敗等による歩留
り低下が指摘され、より低温での処理が求められてい
る。具体的には、基板として用いられる各種無アルカリ
ガラスの歪み温度以下（好ましくはガラスの歪み温度よ
り５０℃以上低い温度）でおこなうことが望まれてい
る。本発明はこのような困難な課題に対して解答を与え
んとするものである。
【０００８】
【課題を解決するための手段】本発明者の研究の結果、
実質的にアモルファス状態のシリコン被膜に微量の触媒
元素を添加することによって結晶化を促進させ、結晶化
温度を低下させ、結晶化時間を短縮できることが明らか
になった。触媒元素としては、ニッケル（Ｎｉ）、鉄
（Ｆｅ）、コバルト（Ｃｏ）、白金（Ｐｔ）が好まし
い。具体的には、これら触媒元素の単体、もしくはそれ
らの珪化物等の化合物被膜をアモルファスシリコンに密
着させ、あるいはイオン注入法等の方法によってアモル
ファスシリコン膜中にこれらの触媒元素を導入し、その
後、これを適当な温度、典型的には５８０℃以下の温度
で熱アニールすることによって結晶化させることができ
る。
【０００９】当然のことであるが、アニール温度が高い
ほど結晶化時間は短いという関係がある。また、ニッケ
ル、鉄、コバルト、白金の濃度が大きいほど結晶化温度
が低く、結晶化時間が短いという関係がある。本発明人
の研究では、結晶化を進行させるには、これらのうちの
少なくとも１つの元素の濃度が１×１０15ｃｍ-3以上、
好ましくは５×１０18ｃｍ-3以上存在することが必要で
あることがわかった。
【００１０】一方、上記触媒材料はいずれもシリコンに
とっては好ましくない材料であるので、できるだけその
濃度が低いことが望まれる。本発明人の研究では、これ
らの触媒材料の濃度は合計して２×１０19ｃｍ-3を越え
ないことが望まれる。
【００１１】本発明人は、この触媒元素の効果に着目
し、これを利用することによって上記の問題を解決でき
ることを見出した。すなわち、本発明においては、これ
らの触媒元素を不純物導入によってアモルファス状態と
なったシリコン中に導入することによって、結晶化温度
を低下させ、ドーピング不純物の活性化（再結晶化）の
温度を低下させる。特に本発明人の研究によれば、イオ
ン注入法やイオンドーピング法によって最初から均等に
触媒元素が分布している場合には、極めて結晶化が進行
しやすかった。典型的には５５０℃以下の温度で十分に
結晶化、活性化が可能であり、また、アニール時間も８
時間以内、典型的には４時間以内で十分であることがわ
かった。
【００１２】また、従来の熱アニールによる結晶化では
１０００Å以下のシリコン膜を結晶化させることは困難
であったが、本発明では極めて容易に、しかも、より低
い温度、より短時間に結晶化させることができた。１０
００Å以下、特に５００Å以下の薄い活性領域のＴＦＴ
は特性が優れるだけでなく、段差が小さいためにゲイト
絶縁膜やゲイト電極の段差部での不良が少なく、歩留り
が高いという利点を有していた。しかしながら、従来は
結晶化が困難であるという理由によって、レーザーアニ
ールによる結晶化以外には作製する方法がなかった。本
発明は、それまでレーザーアニールによって独占されて
いた技術領域を熱アニールによって実施でき、また、上
記理由による歩留りを向上できるという意味でも画期的
なものである。以下に実施例を用いて、より詳細に本発
明を説明する。
【００１３】
【実施例】〔実施例１〕 図１に本実施例の作製工程の
断面図を示す。まず、基板（コーニング７０５９）１０
上にスパッタリング法によって厚さ２０００Åの酸化珪
素の下地膜１１を形成した。さらに、プラズマＣＶＤ法
によって、厚さ５００〜１５００Å、例えば１５００Å
の真性（Ｉ型）のアモルファスシリコン膜１２を、さら
にその上にスパッタリング法によって厚さ２００Åの酸
化珪素膜１３を堆積した。そして、このシリコン膜にイ
オン注入法によって、ニッケルイオンを注入した。ドー
ズ量は２×１０13〜２×１０14ｃｍ-2、例えば５×１０
13ｃｍ-2とした。この結果、アモルファスシリコン膜１
２のニッケルの濃度は、５×１０18ｃｍ-3程度になっ
た。この工程は珪化ニッケル膜を５〜１００Å被着させ
ることによっても代用できる。ただし、その際には酸化
珪素膜１３は無いほうが望ましい。（図１（Ａ））
【００１４】そして、このアモルファスシリコン膜を窒
素雰囲気中、５５０℃、４時間アニールして結晶化させ
た。アニール後、シリコン膜をパターニングして、島状
シリコン領域１２ａを形成し、さらに、スパッタリング
法によって厚さ１０００Åの酸化珪素膜１４をゲイト絶
縁膜として堆積した。スパッタリングには、ターゲット
として酸化珪素を用い、スパッタリング時の基板温度は
２００〜４００℃、例えば２５０℃、スパッタリング雰
囲気は酸素とアルゴンで、アルゴン／酸素＝０〜０．
５、例えば０．１以下とした。
【００１５】引き続いて、減圧ＣＶＤ法によって、厚さ
３０００〜８０００Å、例えば６０００Åのシリコン膜
（０．１〜２％の燐を含む）を堆積した。なお、この酸
化珪素とシリコン膜の成膜工程は連続的におこなうこと
が望ましい。そして、シリコン膜をパターニングして、
ゲイト電極１５を形成した。（図１（Ｂ））
【００１６】次に、プラズマドーピング法によって、シ
リコン領域にゲイト電極をマスクとして不純物（燐）を
注入した。ドーピングガスとして、フォスフィン（ＰＨ
3 ）を用い、加速電圧を６０〜９０ｋＶ、例えば８０ｋ
Ｖとした。ドーズ量は１×１０13〜８×１０13ｃｍ-2、
例えば、２×１０13ｃｍ-2とした。この結果、Ｎ型の低
濃度不純物領域１６ａ、１６ｂが形成された。（図１
（Ｃ））
【００１７】続いて、クエン酸溶液（１〜５％）に基板
を浸漬して、ゲイト電極に電流を通じ、ゲイト電極の表
面に陽極酸化物層１７を成長させた。陽極酸化物の厚さ
は１０００〜５０００Å、特に２０００〜３０００Åが
好ましかった。ここでは２５００Åとした。そして、再
び、プラズマドーピング法によって、シリコン領域にゲ
イト電極とその周囲の陽極酸化物をマスクとして不純物
（燐）を注入した。ドーピングガスとして、フォスフィ
ン（ＰＨ3 ）を用い、加速電圧を６０〜９０ｋＶ、例え
ば８０ｋＶとした。ドーズ量は１×１０15〜８×１０15
ｃｍ-2、例えば、２×１０15ｃｍ-2とした。この結果、
Ｎ型の高濃度不純物領域１８ａ、１８ｂが形成された。
また、陽極酸化物がマスクとなって、一部には先に形成
された低濃度不純物領域（ＬＤＤ）が残存した。（図１
（Ｄ））
【００１８】その後、窒素雰囲気中、５００℃で４時間
アニールすることによって、不純物を活性化させた。こ
の活性化の温度は先の結晶化の温度よりも低いことが望
ましい。これは基板の収縮を極力少なくするためであ
る。このとき、シリコン膜中にはニッケルが分布してい
るので、低温のアニールにも関わらず再結晶化が容易に
進行した。こうして不純物領域１６ａ、１６ｂおよび１
８ａ、１８ｂを活性化できた。ここで注目すべきこと
は、この活性化プロセスが熱アニールによるため、レー
ザーアニール法では、十分な活性化が不可能であったＬ
ＤＤも活性化されたことである。また、不純物領域と活
性領域の結晶性も連続的であった。
【００１９】続いて、厚さ６０００Åの酸化珪素膜１９
を層間絶縁物としてプラズマＣＶＤ法によって形成し、
これにコンタクトホールを形成して、金属材料、例え
ば、窒化チタンとアルミニウムの多層膜によってＴＦＴ
のソース領域、ドレイン領域の電極・配線２０を形成し
た。最後に、１気圧の水素雰囲気で３５０℃、３０分の
アニールをおこなった。以上の工程によって薄膜トラン
ジスタが完成した。（図１（Ｅ）） ２次イオン質量分析（ＳＩＭＳ）法によってニッケルの
濃度を調べたところ、ＴＦＴの不純物領域、活性領域と
も、１×１０18〜５×１０18ｃｍ-3の濃度で検出され
た。
【００２０】〔実施例２〕 図２に本実施例の作製工程
の断面図を示す。まず、基板（コーニング７０５９）２
１上にスパッタリング法によって厚さ２０００Åの酸化
珪素の下地膜２２を形成した。さらに、プラズマＣＶＤ
法によって、厚さ５００〜１５００Å、例えば５００Å
の真性（Ｉ型）のアモルファスシリコン膜を堆積した。
そして、このシリコン膜をパターニングして、島状シリ
コン膜２３を形成した。
【００２１】さらに、テトラ・エトキシ・シラン（Ｓｉ
（ＯＣ2 Ｈ5 ）4 、ＴＥＯＳ）と酸素を原料として、プ
ラズマＣＶＤ法によって結晶シリコンＴＦＴのゲイト絶
縁膜として、厚さ１０００Åの酸化珪素２４を形成し
た。原料には、上記ガスに加えて、トリクロロエチレン
（Ｃ2 ＨＣｌ3 ）を用いた。成膜前にチャンバーに酸素
を４００ＳＣＣＭ流し、基板温度３００℃、全圧５Ｐ
ａ、ＲＦパワー１５０Ｗでプラズマを発生させ、この状
態を１０分保った。その後、チャンバーに酸素３００Ｓ
ＣＣＭ、ＴＥＯＳを１５ＳＣＣＭ、トリクロロエチレン
を２ＳＣＣＭを導入して、酸化珪素膜の成膜をおこなっ
た。基板温度、ＲＦパワー、全圧は、それぞれ３００
℃、７５Ｗ、５Ｐａであった。成膜完了後、チャンバー
に１００Ｔｏｒｒの水素を導入し、３５０℃で３５分の
水素アニールをおこなった。
【００２２】引き続いて、スパッタリング法によって、
厚さ３０００〜８０００Å、例えば６０００Åのタンタ
ル膜を堆積した。タンタルの代わりにチタンやタングス
テン、モリブテン、シリコンでもよい。但し、後の活性
化に耐えられるだけの耐熱性が必要である。なお、この
酸化珪素２４とタンタル膜の成膜工程は連続的におこな
うことが望ましい。そして、タンタル膜をパターニング
して、ＴＦＴのゲイト電極２６を形成した。ゲイト電極
の幅（＝チャネル長）は５〜２０μｍとした。（図２
（Ａ））
【００２３】次に、イオン注入法によって、アモルファ
スシリコン領域にゲイト電極をマスクとして不純物
（燐）を注入した。加速電圧は８０ｋＶとした。ドーズ
量は２×１０13ｃｍ-2とした。この結果、Ｎ型の低濃度
不純物領域２６ａ、２６ｂが形成された。（図２
（Ｂ）） 引き続いて、イオン注入法によって、ゲイト電極をマス
クとしてニッケルを注入した。ドーズ量は２×１０13〜
２×１０14ｃｍ-2、例えば１×１０14ｃｍ-2とした。こ
の結果、アモルファスシリコン領域２３のニッケルの濃
度は、１×１０19ｃｍ-3程度になった。（図２（Ｃ））
【００２４】次に、このタンタル配線の表面を陽極酸化
して、表面に酸化物層２７を形成した。陽極酸化は、酒
石酸の１〜５％エチレングリコール溶液中でおこなっ
た。得られた酸化物層の厚さは２０００Åであった。そ
して、再びイオン注入法によって、ゲイト電極をマスク
として不純物（燐）を注入した。加速電圧を８０ｋＶと
し、ドーズ量は２×１０15ｃｍ-2とした。この結果、Ｎ
型の高濃度不純物領域２８ａ、２８ｂが形成された。
（図２（Ｄ））
【００２５】その後、窒素雰囲気中、５００℃で４時間
アニールすることによって、アモルファスシリコン膜の
結晶化および不純物の活性化をおこなった。このとき、
Ｎ型不純物領域２８ａ、２８ｂおよび２６ａおよび２６
ｂにはニッケルが注入されているので、このアニールに
よって活性化が容易に進行した。一方、ゲイト電極の下
の活性領域にはニッケルは注入されなかったが、不純物
領域２６からニッケルが拡散することによって、結晶化
が進行した。１０μｍ以下のチャネル長では完全に結晶
化することができた。しかし、それ以上のチャネル長で
は完全に結晶化することは困難であった。しかし、アニ
ール温度を５５０℃としたところ、２０μｍのチャネル
長のものでも活性領域の結晶化が認められた。このよう
な横方向の結晶化を促進するには、アニール温度を上げ
るか、アニール時間を長くすると良いことが明らかにな
った。
【００２６】続いて、層間絶縁物として厚さ２０００Å
の酸化珪素膜２９をＴＥＯＳを原料とするプラズマＣＶ
Ｄ法によって形成し、これにコンタクトホールを形成し
て、金属材料、例えば、窒化チタンとアルミニウムの多
層膜によってソース、ドレイン電極・配線３０を形成し
た。以上の工程によって半導体回路が完成した。（図２
（Ｅ））
【００２７】作製された薄膜トランジスタの電界効果移
動度は、ゲイト電圧１０Ｖで７０〜１００ｃｍ2 ／Ｖ
ｓ、しきい値は２．５〜４．０Ｖ、ゲイトに−２０Ｖの
電圧を印加したときのリーク電流は１０-13 Ａ以下であ
った。
【００２８】
【発明の効果】本発明は、例えば、５００〜５５０℃と
いうような低温、かつ、４時間という短時間でアモルフ
ァスシリコン膜の結晶化およびシリコン中のドーピング
不純物の活性化をおこなうことによって、スループット
を向上させることができる。加えて、従来、６００℃以
上のプロセスを採用した場合にはガラス基板の縮みが歩
留り低下の原因として問題となっていたが、本発明を利
用することによってそのような問題点は一気に解消でき
た。
【００２９】このことは、大面積の基板を一度に処理で
きることを意味するものである。すなわち、大面積基板
を処理することによって、１枚の基板から多くの半導体
回路（マトリクス回路等）を切りだすことによって単価
を大幅に低下させることができる。これを液晶ディスプ
レーに応用した場合には、量産性の向上と特性の改善が
図られる。
【００３０】本明細書においては、実施例を２つ示した
が、特に実施例２のプロセスにおいては、アモルファス
シリコン膜の結晶化と不純物の活性化が同時に行われる
ことが注目される。従来は、実施例１に示したように結
晶化後に、不純物を導入して活性化をおこなうことが普
通であった。しかし、このような方法ではプロセスが重
複するうえ、最初の結晶化によって形成される活性領域
と、不純物導入後に再結晶化されるソース、ドレインに
おいて結晶成長の不連続性が生じ、信頼性に悪影響をも
たらした。実施例２のように、結晶化と活性化が同時に
おこなわれることは、プロセスの簡略化（とそれに伴う
スループットの上昇）および結晶性の連続性による信頼
性向上という効果をもたらした。このように本発明は工
業上有益な発明である。
【図面の簡単な説明】
【図１】 実施例１の作製工程断面図を示す。
【図２】 実施例２の作製工程断面図を示す。
【符号の説明】
１０・・・基板 １１・・・下地絶縁膜（酸化珪素） １２・・・アモルファスシリコン膜 １３・・・酸化珪素膜 １２ａ・・島状シリコン領域 １４・・・ゲイト絶縁膜（酸化珪素） １５・・・ゲイト電極（燐ドープされたシリコン） １６・・・低濃度不純物領域（ＬＤＤ） １７・・・陽極酸化物（酸化珪素） １８・・・ソース、ドレイン １９・・・層間絶縁物（酸化珪素） ２０・・・金属配線・電極（窒化チタン／アルミニウ
ム）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/324 Ｚ 8617−4Ｍ 9056−4Ｍ Ｈ０１Ｌ 29/78 ３１１ Ｓ 9056−4Ｍ ３１１ Ｇ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 基板上に形成された薄膜状の非単結晶半
    導体被膜と、その上に形成されたゲイト電極を有し、該
    非単結晶半導体被膜中には、１×１０15ｃｍ-3もしくは
    それ以上、かつ２×１０19ｃｍ-3未満の濃度の結晶化触
    媒元素を有し、また、該非単結晶半導体膜は、ソース領
    域と活性領域、およびドレイン領域と活性領域の間に低
    濃度不純物領域を有し、かつ、該ゲイト電極はその周囲
    に陽極酸化物を有することを特徴とする薄膜トランジス
    タ。
  2. 【請求項２】 請求項１において、触媒元素の濃度は、
    ２次イオン質量分析法によって得られた最小値によって
    定義されることを特徴とする薄膜トランジスタ。
  3. 【請求項３】 請求項１において、触媒元素は、ニッケ
    ル、鉄、コバルト、白金の少なくとも１つであることを
    特徴とする薄膜トランジスタ。
  4. 【請求項４】 基板上に実質的にアモルファス状態のシ
    リコン膜を形成する第１の工程と、 前記シリコン膜に結晶化触媒元素を導入する第２の工程
    と、 前記シリコン膜上に絶縁被膜および薄膜トランジスタの
    ゲイト電極を形成する第３の工程と、 前記ゲイト電極をマスクとして、前記シリコン膜にドー
    ピング不純物を添加して低濃度の不純物領域を形成する
    第４の工程と、 前記ゲイト電極の少なくとも側面を陽極酸化する第５の
    工程と、 前記ゲイト電極および陽極酸化物をマスクとして、前記
    シリコン膜にドーピング不純物を添加してソース、ドレ
    イン領域を形成する第６の工程と、 前記シリコン膜を熱アニールすることによって、導入さ
    れた不純物の活性化をおこなう第７の工程とを有するこ
    とを特徴とする薄膜トランジスタの作製方法。
  5. 【請求項５】 基板上に実質的にアモルファス状態のシ
    リコン膜を形成する第１の工程と、 前記アモルファスシリコン膜上に絶縁被膜および薄膜ト
    ランジスタのゲイト電極を形成する第２の工程と、 前記ゲイト電極をマスクとして、アモルファスシリコン
    膜にドーピング不純物および結晶化を促進する触媒元素
    をそれぞれ添加して低濃度の不純物領域を形成する第３
    の工程と、 前記ゲイト電極の少なくとも側面を陽極酸化する第４の
    工程と、 前記ゲイト電極および陽極酸化物をマスクとして、前記
    シリコン膜にドーピング不純物を添加してソース、ドレ
    イン領域を形成する第５の工程と、 前記シリコン膜を熱アニールすることによって、導入さ
    れた不純物の活性化をおこなう第６の工程とを有するこ
    とを特徴とする薄膜トランジスタの作製方法。
JP05123694A 1993-03-22 1994-02-23 薄膜トランジスタの作製方法 Expired - Lifetime JP3535205B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP05123694A JP3535205B2 (ja) 1993-03-22 1994-02-23 薄膜トランジスタの作製方法
US08/881,257 US6028326A (en) 1993-03-22 1997-06-24 Thin film transistor including a catalytic element for promoting crystallization of a semiconductor film
US08/889,760 US5946560A (en) 1993-03-22 1997-07-10 Transistor and method of forming the same
US09/295,398 US6346486B2 (en) 1993-03-22 1999-04-21 Transistor device and method of forming the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8674893 1993-03-22
JP5-86748 1993-03-22
JP05123694A JP3535205B2 (ja) 1993-03-22 1994-02-23 薄膜トランジスタの作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2001014643A Division JP3535463B2 (ja) 1993-03-22 2001-01-23 半導体回路の作製方法

Publications (2)

Publication Number Publication Date
JPH06333951A true JPH06333951A (ja) 1994-12-02
JP3535205B2 JP3535205B2 (ja) 2004-06-07

Family

ID=26391769

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05123694A Expired - Lifetime JP3535205B2 (ja) 1993-03-22 1994-02-23 薄膜トランジスタの作製方法

Country Status (2)

Country Link
US (3) US6028326A (ja)
JP (1) JP3535205B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5946560A (en) * 1993-03-22 1999-08-31 Semiconductor Energy Laboratory Co., Ltd. Transistor and method of forming the same
US5977559A (en) * 1995-09-29 1999-11-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor having a catalyst element in its active regions
US6072193A (en) * 1997-05-30 2000-06-06 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and semiconductor device using thin-film transistors
JP2000183361A (ja) * 1995-07-12 2000-06-30 Semiconductor Energy Lab Co Ltd 半導体装置
US6300659B1 (en) 1994-09-30 2001-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and fabrication method for same
US6541793B2 (en) 1997-05-30 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and semiconductor device using thin-film transistors
US6635900B1 (en) 1995-06-01 2003-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film having a single-crystal like region with no grain boundary

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3190520B2 (ja) 1994-06-14 2001-07-23 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3306300B2 (ja) * 1996-06-20 2002-07-24 三洋電機株式会社 半導体膜のレーザーアニール方法
JPH10228248A (ja) * 1996-12-09 1998-08-25 Semiconductor Energy Lab Co Ltd アクティブマトリクス表示装置およびその作製方法
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3844561B2 (ja) * 1997-06-10 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6501094B1 (en) 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
US6888750B2 (en) * 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
EP2323164B1 (en) 2000-08-14 2015-11-25 SanDisk 3D LLC Multilevel memory array and method for making same
US6897514B2 (en) * 2001-03-28 2005-05-24 Matrix Semiconductor, Inc. Two mask floating gate EEPROM and method of making
JP5038560B2 (ja) * 2001-08-01 2012-10-03 ゲットナー・ファンデーション・エルエルシー 電界効果型トランジスタ及びその製造方法並びに該トランジスタを使った液晶表示装置及びその製造方法
US6841813B2 (en) * 2001-08-13 2005-01-11 Matrix Semiconductor, Inc. TFT mask ROM and method for making same
US6593624B2 (en) 2001-09-25 2003-07-15 Matrix Semiconductor, Inc. Thin film transistors with vertically offset drain regions
US6815781B2 (en) * 2001-09-25 2004-11-09 Matrix Semiconductor, Inc. Inverted staggered thin film transistor with salicided source/drain structures and method of making same
US7212928B2 (en) * 2002-09-06 2007-05-01 Invensys Systems, Inc. Multi-measurement vortex flow meter
KR100470274B1 (ko) * 2002-11-08 2005-02-05 진 장 덮개층을 이용한 비정질 물질의 상 변화 방법
KR100558284B1 (ko) * 2003-12-24 2006-03-10 한국전자통신연구원 폴리실리콘층의 결정화/활성화 방법 및 이를 이용한폴리실리콘 박막트랜지스터 제조방법
US7131294B2 (en) * 2004-01-13 2006-11-07 Tecumseh Products Company Method and apparatus for control of carbon dioxide gas cooler pressure by use of a capillary tube
TWI366218B (en) * 2004-06-01 2012-06-11 Semiconductor Energy Lab Method for manufacturing semiconductor device
KR20090024244A (ko) * 2006-06-09 2009-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제작 방법
JP6053098B2 (ja) 2011-03-28 2016-12-27 株式会社半導体エネルギー研究所 半導体装置
US9627395B2 (en) 2015-02-11 2017-04-18 Sandisk Technologies Llc Enhanced channel mobility three-dimensional memory structure and method of making thereof
US9478495B1 (en) 2015-10-26 2016-10-25 Sandisk Technologies Llc Three dimensional memory device containing aluminum source contact via structure and method of making thereof

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4231809A (en) * 1979-05-25 1980-11-04 Bell Telephone Laboratories, Incorporated Method of removing impurity metals from semiconductor devices
JPH0693509B2 (ja) * 1983-08-26 1994-11-16 シャープ株式会社 薄膜トランジスタ
JPH02140915A (ja) * 1988-11-22 1990-05-30 Seiko Epson Corp 半導体装置の製造方法
EP0390608B1 (en) * 1989-03-31 1999-06-09 Canon Kabushiki Kaisha Method for forming semiconductor thin-film and resulting semiconductor thin-film
DE69127395T2 (de) * 1990-05-11 1998-01-02 Asahi Glass Co Ltd Verfahren zum Herstellen eines Dünnfilm-Transistors mit polykristallinem Halbleiter
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
US5112764A (en) * 1990-09-04 1992-05-12 North American Philips Corporation Method for the fabrication of low leakage polysilicon thin film transistors
JP2838318B2 (ja) * 1990-11-30 1998-12-16 株式会社半導体エネルギー研究所 感光装置及びその作製方法
JP2794678B2 (ja) * 1991-08-26 1998-09-10 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
US5254480A (en) * 1992-02-20 1993-10-19 Minnesota Mining And Manufacturing Company Process for producing a large area solid state radiation detector
US5576556A (en) * 1993-08-20 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Thin film semiconductor device with gate metal oxide and sidewall spacer
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5843225A (en) 1993-02-03 1998-12-01 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor and process for fabricating semiconductor device
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
JP3359689B2 (ja) * 1993-03-12 2002-12-24 株式会社半導体エネルギー研究所 半導体回路およびその作製方法
TW278219B (ja) * 1993-03-12 1996-06-11 Handotai Energy Kenkyusho Kk
JP3637069B2 (ja) * 1993-03-12 2005-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW241377B (ja) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
JP3193803B2 (ja) * 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
JP3137797B2 (ja) * 1993-03-12 2001-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
JP3369244B2 (ja) * 1993-03-12 2003-01-20 株式会社半導体エネルギー研究所 薄膜トランジスタ
JP3535205B2 (ja) * 1993-03-22 2004-06-07 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
US5481121A (en) * 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
TW357415B (en) * 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same
JP2762215B2 (ja) * 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP2814049B2 (ja) * 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW272319B (ja) * 1993-12-20 1996-03-11 Sharp Kk
JP3192546B2 (ja) * 1994-04-15 2001-07-30 シャープ株式会社 半導体装置およびその製造方法
US5953635A (en) * 1996-12-19 1999-09-14 Intel Corporation Interlayer dielectric with a composite dielectric stack

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5946560A (en) * 1993-03-22 1999-08-31 Semiconductor Energy Laboratory Co., Ltd. Transistor and method of forming the same
US6028326A (en) * 1993-03-22 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including a catalytic element for promoting crystallization of a semiconductor film
US6346486B2 (en) 1993-03-22 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Transistor device and method of forming the same
US6300659B1 (en) 1994-09-30 2001-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and fabrication method for same
US6635900B1 (en) 1995-06-01 2003-10-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film having a single-crystal like region with no grain boundary
JP2000183361A (ja) * 1995-07-12 2000-06-30 Semiconductor Energy Lab Co Ltd 半導体装置
US5977559A (en) * 1995-09-29 1999-11-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor having a catalyst element in its active regions
US6072193A (en) * 1997-05-30 2000-06-06 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and semiconductor device using thin-film transistors
US6541793B2 (en) 1997-05-30 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and semiconductor device using thin-film transistors

Also Published As

Publication number Publication date
US6028326A (en) 2000-02-22
US5946560A (en) 1999-08-31
US20010053613A1 (en) 2001-12-20
JP3535205B2 (ja) 2004-06-07
US6346486B2 (en) 2002-02-12

Similar Documents

Publication Publication Date Title
JP3535205B2 (ja) 薄膜トランジスタの作製方法
US5646424A (en) Transistor device employing crystallization catalyst
JP3637069B2 (ja) 半導体装置の作製方法
KR100197780B1 (ko) 트랜지스터 및 반도체 회로 제조 방법
US6642073B1 (en) Semiconductor circuit and method of fabricating the same
JP3869189B2 (ja) 薄膜トランジスタの作製方法
JP3369244B2 (ja) 薄膜トランジスタ
JP3402380B2 (ja) 半導体回路およびその作製方法
JP3359689B2 (ja) 半導体回路およびその作製方法
JP3514891B2 (ja) 半導体装置およびその作製方法
JP3359691B2 (ja) 薄膜トランジスタの作製方法
JP3535463B2 (ja) 半導体回路の作製方法
JPH06275640A (ja) 薄膜トランジスタおよびその作製方法
JP3535465B2 (ja) 半導体装置の作製方法
JP3333489B2 (ja) 薄膜トランジスタの作製方法
JP3362023B2 (ja) 半導体装置の作製方法
JP3369530B2 (ja) 薄膜トランジスタの作製方法
JP3181901B2 (ja) 薄膜トランジスタ
JP3316201B2 (ja) 半導体回路
JP3181817B2 (ja) 薄膜トランジスタ
JP2000269502A (ja) 半導体装置
JPH11330488A (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040311

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080319

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 9