JP3306300B2 - 半導体膜のレーザーアニール方法 - Google Patents
半導体膜のレーザーアニール方法Info
- Publication number
- JP3306300B2 JP3306300B2 JP15994996A JP15994996A JP3306300B2 JP 3306300 B2 JP3306300 B2 JP 3306300B2 JP 15994996 A JP15994996 A JP 15994996A JP 15994996 A JP15994996 A JP 15994996A JP 3306300 B2 JP3306300 B2 JP 3306300B2
- Authority
- JP
- Japan
- Prior art keywords
- energy
- annealing
- laser
- grain size
- laser annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005224 laser annealing Methods 0.000 title claims description 38
- 239000004065 semiconductor Substances 0.000 title claims description 30
- 238000000034 method Methods 0.000 title claims description 19
- 239000000758 substrate Substances 0.000 claims description 43
- 238000000137 annealing Methods 0.000 claims description 29
- 239000013078 crystal Substances 0.000 claims description 21
- 230000003287 optical effect Effects 0.000 claims description 6
- 230000010355 oscillation Effects 0.000 claims description 5
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 238000007493 shaping process Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 13
- 230000007423 decrease Effects 0.000 description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 9
- 238000002425 crystallisation Methods 0.000 description 7
- 230000008025 crystallization Effects 0.000 description 7
- 239000011521 glass Substances 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000001953 recrystallisation Methods 0.000 description 4
- 230000004913 activation Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02678—Beam shaping, e.g. using a mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Description
【０００１】
【発明の属する技術分野】本発明は、レーザーアニー
ル、例えば、液晶表示装置（ＬＣＤ：liquidcrystal di
splay）において、表示部及び周辺駆動回路部に形成さ
れる薄膜トランジスタ（ＴＦＴ：thin film transisto
r）に用いられる多結晶シリコン膜を、非晶質シリコン
から結晶化して得るためのレーザーアニール方法に関す
る。
ル、例えば、液晶表示装置（ＬＣＤ：liquidcrystal di
splay）において、表示部及び周辺駆動回路部に形成さ
れる薄膜トランジスタ（ＴＦＴ：thin film transisto
r）に用いられる多結晶シリコン膜を、非晶質シリコン
から結晶化して得るためのレーザーアニール方法に関す
る。
【０００２】
【従来の技術】近年、ＬＣＤは、小型、薄型、低消費電
力などの利点から、ＯＡ機器、ＡＶ機器等の分野で実用
化が進められており、特に、各画素に画像情報の書き換
えタイミングを制御するスイッチング素子としてＴＦＴ
を配置したアクティブマトリクス型は、大画面、高精細
の動画表示が可能となるため、各種テレビジョン、パー
ソナルコンピュータなどのディスプレイに用いられてい
る。
力などの利点から、ＯＡ機器、ＡＶ機器等の分野で実用
化が進められており、特に、各画素に画像情報の書き換
えタイミングを制御するスイッチング素子としてＴＦＴ
を配置したアクティブマトリクス型は、大画面、高精細
の動画表示が可能となるため、各種テレビジョン、パー
ソナルコンピュータなどのディスプレイに用いられてい
る。
【０００３】ＴＦＴは、絶縁性の基板上に金属層ととも
に半導体層を所定形状に形成することにより得られる電
界効果型トランジスタ（ＦＥＴ：field effect transis
tor）である。アクティブマトリクス型ＬＣＤにおいて
は、ＴＦＴは、液晶を挟んだ一対の基板間に形成され
た、液晶を駆動する画素である各キャパシタの一方の電
極に接続されている。
に半導体層を所定形状に形成することにより得られる電
界効果型トランジスタ（ＦＥＴ：field effect transis
tor）である。アクティブマトリクス型ＬＣＤにおいて
は、ＴＦＴは、液晶を挟んだ一対の基板間に形成され
た、液晶を駆動する画素である各キャパシタの一方の電
極に接続されている。
【０００４】特に、半導体層として、それまで多用され
てきた非晶質シリコン（ａ−Ｓｉ）に代わって、多結晶
シリコン（ｐ−Ｓｉ）を用いたＬＣＤが開発され、ｐ−
Ｓｉの結晶粒の形成あるいは成長のためにレーザービー
ムを用いたアニールが用いられている。一般に、ｐ−Ｓ
ｉはａ−Ｓｉに比べて移動度が高く、ＴＦＴが小型化さ
れ、高開口率及び高精細化が実現される。また、ゲート
セルフアライン構造による微細化、寄生容量の縮小によ
る高速化が達成されるため、ｎ−ｃｈＴＦＴとｐ−ｃｈ
ＴＦＴの電気的相補結線構造即ちＣＭＯＳを形成するこ
とにより、高速駆動回路を構成することができる。この
ため、駆動回路部を同一基板上に表示画素部と一体形成
することにより、製造コストの削減、ＬＣＤモジュール
の小型化が実現される。
てきた非晶質シリコン（ａ−Ｓｉ）に代わって、多結晶
シリコン（ｐ−Ｓｉ）を用いたＬＣＤが開発され、ｐ−
Ｓｉの結晶粒の形成あるいは成長のためにレーザービー
ムを用いたアニールが用いられている。一般に、ｐ−Ｓ
ｉはａ−Ｓｉに比べて移動度が高く、ＴＦＴが小型化さ
れ、高開口率及び高精細化が実現される。また、ゲート
セルフアライン構造による微細化、寄生容量の縮小によ
る高速化が達成されるため、ｎ−ｃｈＴＦＴとｐ−ｃｈ
ＴＦＴの電気的相補結線構造即ちＣＭＯＳを形成するこ
とにより、高速駆動回路を構成することができる。この
ため、駆動回路部を同一基板上に表示画素部と一体形成
することにより、製造コストの削減、ＬＣＤモジュール
の小型化が実現される。
【０００５】絶縁性基板上へのｐ−Ｓｉの成膜方法とし
ては、低温で生成したａ−Ｓｉをアニールすることによ
る再結晶化、あるいは、高温状態での固相成長法等があ
るが、いずれの場合も、９００℃以上の高温での処理で
あるため、耐熱性の点で、絶縁性基板として安価な無ア
ルカリガラス基板を使うことができなかった。このた
め、基板として高価な石英ガラス基板が必要となり、コ
ストがかかっていた。これに対し、レーザーアニールを
用いて、６００℃以下の比較的低温でのシリコン多結晶
化処理を行い、絶縁性基板として、無アルカリガラス基
板を用いる方法が開発されている。ＴＦＴ基板製造の全
工程において処理温度を６００℃以下にしたプロセス
は、低温プロセスと呼ばれ、低コストのＬＣＤの量産に
は必須のプロセスである。
ては、低温で生成したａ−Ｓｉをアニールすることによ
る再結晶化、あるいは、高温状態での固相成長法等があ
るが、いずれの場合も、９００℃以上の高温での処理で
あるため、耐熱性の点で、絶縁性基板として安価な無ア
ルカリガラス基板を使うことができなかった。このた
め、基板として高価な石英ガラス基板が必要となり、コ
ストがかかっていた。これに対し、レーザーアニールを
用いて、６００℃以下の比較的低温でのシリコン多結晶
化処理を行い、絶縁性基板として、無アルカリガラス基
板を用いる方法が開発されている。ＴＦＴ基板製造の全
工程において処理温度を６００℃以下にしたプロセス
は、低温プロセスと呼ばれ、低コストのＬＣＤの量産に
は必須のプロセスである。
【０００６】図６は、このようなレーザーアニールを行
うためのレーザー光照射装置の構成図である。図中、
（５１）はレーザー発振源、（５２，６１）はミラー、
（５３，５４，５５，５６）はシリンドリカルレンズ、
（５７，５８，５９，６２，６３）は集光レンズ、（６
０）はライン幅方向のスリット、（６５）はライン長方
向のスリットである。（６４）は表面にａ−Ｓｉが形成
された被処理基板（７０）を支持するステージである。
うためのレーザー光照射装置の構成図である。図中、
（５１）はレーザー発振源、（５２，６１）はミラー、
（５３，５４，５５，５６）はシリンドリカルレンズ、
（５７，５８，５９，６２，６３）は集光レンズ、（６
０）はライン幅方向のスリット、（６５）はライン長方
向のスリットである。（６４）は表面にａ−Ｓｉが形成
された被処理基板（７０）を支持するステージである。
【０００７】レーザー光は、例えば、エキシマレーザー
であり、レーザー発振源（５１）から射出されたレーザ
ー光は、シリンドリカルレンズ（５３，５５）及び（５
４，５６）からなる２組のコンデンサーレンズにより、
各々上下左右方向に対して照射エネルギーの出力分布が
フラットな平行光に変形される。この平行光は、図７に
示すように、レンズ（５８，５９，６２，６３）により
一方向に収束されるとともに、図８に示すように、レン
ズ（５７）により他の一方向に引き延ばされて帯形のラ
イン状にされ、被処理基板（７０）に照射される。ま
た、スリット（６０，６５）は、各々ライン幅及びライ
ン長方向の両端部分を遮断して被照射形状を明瞭に規定
し、有効照射領域の強度を一定にし、幅Ａのラインビー
ムを生成する。被処理基板（７０）を載置したステージ
（６４）は、（Ｘ，Ｙ）方向に可動で、照射ラインビー
ムが走査され、大面積処理が可能となり、高スループッ
トでのレーザーアニールが実現される。
であり、レーザー発振源（５１）から射出されたレーザ
ー光は、シリンドリカルレンズ（５３，５５）及び（５
４，５６）からなる２組のコンデンサーレンズにより、
各々上下左右方向に対して照射エネルギーの出力分布が
フラットな平行光に変形される。この平行光は、図７に
示すように、レンズ（５８，５９，６２，６３）により
一方向に収束されるとともに、図８に示すように、レン
ズ（５７）により他の一方向に引き延ばされて帯形のラ
イン状にされ、被処理基板（７０）に照射される。ま
た、スリット（６０，６５）は、各々ライン幅及びライ
ン長方向の両端部分を遮断して被照射形状を明瞭に規定
し、有効照射領域の強度を一定にし、幅Ａのラインビー
ムを生成する。被処理基板（７０）を載置したステージ
（６４）は、（Ｘ，Ｙ）方向に可動で、照射ラインビー
ムが走査され、大面積処理が可能となり、高スループッ
トでのレーザーアニールが実現される。
【０００８】図９に、図６に示される装置を用いたエキ
シマレーザーアニール（以下、ＥＬＡと称する）におけ
る、被処理基板の状態を示している。被処理基板（１）
は、普通の無アルカリガラス基板であり、その表面に
は、ａ−Ｓｉが形成されている。基板（１）は、表示画
素がマトリクス状に配置されることになる画素部（２）
と、画素部（２）周辺に配置されることになるゲートド
ライバー（３）及びドレインドライバー（４）とからな
るＬＣＤを構成するアクティブマトリクス基板（５）を
６枚含んだマザーガラス基板である。画素部（２）で
は、液晶を駆動する画素キャパシタの一方の電極である
表示電極がマトリクス状に配置形成され、これらに各々
ＴＦＴが接続形成されることになる。ゲートドライバー
（３）は主にシフトレジスタからなり、ドレインドライ
バー（４）は、主に、シフトレジスタ及びサンプル・ホ
ールド回路からなっている。これらドライバーは、ＣＭ
ＯＳ等のＴＦＴのアレイにより形成される。各ＴＦＴ
は、ＥＬＡによりａ−Ｓｉから再結晶化されて得られた
ｐ−Ｓｉを動作層に用いて形成される。
シマレーザーアニール（以下、ＥＬＡと称する）におけ
る、被処理基板の状態を示している。被処理基板（１）
は、普通の無アルカリガラス基板であり、その表面に
は、ａ−Ｓｉが形成されている。基板（１）は、表示画
素がマトリクス状に配置されることになる画素部（２）
と、画素部（２）周辺に配置されることになるゲートド
ライバー（３）及びドレインドライバー（４）とからな
るＬＣＤを構成するアクティブマトリクス基板（５）を
６枚含んだマザーガラス基板である。画素部（２）で
は、液晶を駆動する画素キャパシタの一方の電極である
表示電極がマトリクス状に配置形成され、これらに各々
ＴＦＴが接続形成されることになる。ゲートドライバー
（３）は主にシフトレジスタからなり、ドレインドライ
バー（４）は、主に、シフトレジスタ及びサンプル・ホ
ールド回路からなっている。これらドライバーは、ＣＭ
ＯＳ等のＴＦＴのアレイにより形成される。各ＴＦＴ
は、ＥＬＡによりａ−Ｓｉから再結晶化されて得られた
ｐ−Ｓｉを動作層に用いて形成される。
【０００９】
【発明が解決しようとする課題】図６の装置により生成
されたラインビームは、図９において、その基板（１）
上への帯形の被照射領域のエッジラインをＣで示すよう
に、各照射レーザーパルスを所定のオーバーラップ量を
もって、ずらしていくことにより、矢印で示す如く、走
査が行われ、全体がアニールされる。ところが、このよ
うなラインビームが走査された後、形成されたｐ−Ｓｉ
中に図のＲに示すような、再結晶化が十分に行われず
に、グレインが小さいままに残った結晶化不良領域が、
被照射領域のラインの長方向に、更に細いライン状に生
じ、縞模様を呈して存在していた。この結晶化不良領域
（Ｒ）は、移動度が低く、高抵抗であるため、この領域
で形成されたＴＦＴは、特性の悪いものなっていた。Ｔ
ＦＴの特性が悪化すると、画素部にあっては、画素キャ
パシタへの充電が十分に行われずコントラスト比が低下
したり、周辺駆動回路部においては、誤動作を招くな
ど、表示へ悪影響を及ぼしていた。
されたラインビームは、図９において、その基板（１）
上への帯形の被照射領域のエッジラインをＣで示すよう
に、各照射レーザーパルスを所定のオーバーラップ量を
もって、ずらしていくことにより、矢印で示す如く、走
査が行われ、全体がアニールされる。ところが、このよ
うなラインビームが走査された後、形成されたｐ−Ｓｉ
中に図のＲに示すような、再結晶化が十分に行われず
に、グレインが小さいままに残った結晶化不良領域が、
被照射領域のラインの長方向に、更に細いライン状に生
じ、縞模様を呈して存在していた。この結晶化不良領域
（Ｒ）は、移動度が低く、高抵抗であるため、この領域
で形成されたＴＦＴは、特性の悪いものなっていた。Ｔ
ＦＴの特性が悪化すると、画素部にあっては、画素キャ
パシタへの充電が十分に行われずコントラスト比が低下
したり、周辺駆動回路部においては、誤動作を招くな
ど、表示へ悪影響を及ぼしていた。
【００１０】このような、結晶化不良領域が生じるの
は、照射レーザービームのエネルギーのばらつきに起因
していると推測される。即ち、レーザーアニールにおい
ては、グレインサイズは照射エネルギーが高いほど大き
くなるが、ある点を越えると急激に小さくなる。従っ
て、グレインサイズを大きくして、良好な特性のＴＦＴ
を得るためには、この点よりも小さい範囲で、レーザー
エネルギーをできるだけ大きくすることが望まれる。し
かし、ラインビームの出力エネルギー分布のばらつきは
免れず、グレインサイズが急激に小さくなる閾値を越え
ると、それに対応した領域が結晶化不良領域（Ｒ）とな
ってしまう。
は、照射レーザービームのエネルギーのばらつきに起因
していると推測される。即ち、レーザーアニールにおい
ては、グレインサイズは照射エネルギーが高いほど大き
くなるが、ある点を越えると急激に小さくなる。従っ
て、グレインサイズを大きくして、良好な特性のＴＦＴ
を得るためには、この点よりも小さい範囲で、レーザー
エネルギーをできるだけ大きくすることが望まれる。し
かし、ラインビームの出力エネルギー分布のばらつきは
免れず、グレインサイズが急激に小さくなる閾値を越え
ると、それに対応した領域が結晶化不良領域（Ｒ）とな
ってしまう。
【００１１】図６に示すような、複数のレンズからなる
光学系においては、レンズ表面に存在する微小な凹凸
や、異物等により、光の回析、干渉が起こり、更にこれ
がライン幅方向に集光されるとともに、ライン長方向に
引き延ばされることにより、照射エネルギーのばらつき
が大きくなって、ライン状の被照射領域の中に更に細い
ライン状の結晶化不良領域が生じるものと考えられる。
例えば、レンズ表面に付着するような異物は、クリーン
ルーム内に僅かに存在していても、レーザーアニール時
には、大きな影響を及ぼすことになる。
光学系においては、レンズ表面に存在する微小な凹凸
や、異物等により、光の回析、干渉が起こり、更にこれ
がライン幅方向に集光されるとともに、ライン長方向に
引き延ばされることにより、照射エネルギーのばらつき
が大きくなって、ライン状の被照射領域の中に更に細い
ライン状の結晶化不良領域が生じるものと考えられる。
例えば、レンズ表面に付着するような異物は、クリーン
ルーム内に僅かに存在していても、レーザーアニール時
には、大きな影響を及ぼすことになる。
【００１２】本発明の半導体膜のレーザーアニール方法
は、基板上の非晶質半導体膜にレーザーアニールを施し
て膜質を改良する半導体膜のレーザーアニール方法にお
いて、前記レーザーアニールは複数回行われ、より先の
アニールは結晶粒径を最大にするエネルギーと同程度
か、または、これを越えるエネルギーであり、より後の
アニールは結晶が形成されはじめる多結晶化エネルギー
よりも高く、かつ結晶粒径を最大にするエネルギー値よ
りも低いことを特徴としている。
は、基板上の非晶質半導体膜にレーザーアニールを施し
て膜質を改良する半導体膜のレーザーアニール方法にお
いて、前記レーザーアニールは複数回行われ、より先の
アニールは結晶粒径を最大にするエネルギーと同程度
か、または、これを越えるエネルギーであり、より後の
アニールは結晶が形成されはじめる多結晶化エネルギー
よりも高く、かつ結晶粒径を最大にするエネルギー値よ
りも低いことを特徴としている。
【００１３】初めに、高めのエネルギーでレーザーアニ
ールを施し、その後、逐次、エネルギーを下げたレーザ
ーアニールを行うことで、結晶化あるいは活性化におけ
る最適エネルギーでのアニールが成される。即ち、初め
のエネルギーをできるだけ高く設定しておくこととで、
十分な結晶化あるいは活性化を目論むが、同時にエネル
ギー過多のために膜質の悪化を招くことがある。従っ
て、逐次、エネルギーを下げたアニールが行われること
により、十分な結晶化あるいは活性化が成された部分を
維持しながら、膜質に悪化した部分の再結晶化あるいは
再活性化が成され、全域にわたって良好なアニールが行
われる。
ールを施し、その後、逐次、エネルギーを下げたレーザ
ーアニールを行うことで、結晶化あるいは活性化におけ
る最適エネルギーでのアニールが成される。即ち、初め
のエネルギーをできるだけ高く設定しておくこととで、
十分な結晶化あるいは活性化を目論むが、同時にエネル
ギー過多のために膜質の悪化を招くことがある。従っ
て、逐次、エネルギーを下げたアニールが行われること
により、十分な結晶化あるいは活性化が成された部分を
維持しながら、膜質に悪化した部分の再結晶化あるいは
再活性化が成され、全域にわたって良好なアニールが行
われる。
【００１４】また、基板上の非晶質半導体膜にレーザー
アニールを施して多結晶半導体膜を得る半導体膜のレー
ザーアニール方法において、前記レーザーアニールは複
数回行われ、より先のアニールは結晶粒径を最大にする
エネルギーと同程度か、または、これを越えるエネルギ
ーであり、より後のアニールは結晶が形成されはじめる
多結晶化エネルギーよりも高く、かつ結晶粒径を最大に
するエネルギー値よりも低いことを特徴としている。
アニールを施して多結晶半導体膜を得る半導体膜のレー
ザーアニール方法において、前記レーザーアニールは複
数回行われ、より先のアニールは結晶粒径を最大にする
エネルギーと同程度か、または、これを越えるエネルギ
ーであり、より後のアニールは結晶が形成されはじめる
多結晶化エネルギーよりも高く、かつ結晶粒径を最大に
するエネルギー値よりも低いことを特徴としている。
【００１５】先の、比較的エネルギーの高いレーザーア
ニールにより、非晶質半導体層を再結晶化して、十分に
大きな結晶粒からなる多結晶半導体層を形成しておき、
続く、後の比較的エネルギーの低いレーザーアニールに
より、先のレーザーアニールにより残った結晶化不良領
域の再結晶化が行われるので、結晶性の良い多結晶半導
体層が得られる。
ニールにより、非晶質半導体層を再結晶化して、十分に
大きな結晶粒からなる多結晶半導体層を形成しておき、
続く、後の比較的エネルギーの低いレーザーアニールに
より、先のレーザーアニールにより残った結晶化不良領
域の再結晶化が行われるので、結晶性の良い多結晶半導
体層が得られる。
【００１６】特に、前記レーザーアニールは、発振源か
ら射出されたレーザービームを複数のレンズからなる光
学系によりその被照射領域を所定の形状に整形して前記
非晶質半導体膜が形成された基板上へ照射し、これを走
査することにより行われる構成である。発振源で生成さ
れたエネルギーの大きいレーザービームを所定の光学系
により変形して大面積への照射を行うことにより、高ス
ループットでのアニールが実現される。特に、レーザー
ビームの変形時の集光または／および散光により照射ビ
ームエネルギーがばらつくことにより生じる結晶化不良
領域は、後の比較的エネルギーの低いレーザーアニール
により、再結晶化され、消失する。即ち、先のレーザー
アニールでは、結晶粒径の増大を優先したエネルギーに
設定するとともに、後のレーザーアニールでは、結晶粒
径の均一化を優先したエネルギーに設定する。これによ
り、結晶粒径の増大とその均一化が実現される。
ら射出されたレーザービームを複数のレンズからなる光
学系によりその被照射領域を所定の形状に整形して前記
非晶質半導体膜が形成された基板上へ照射し、これを走
査することにより行われる構成である。発振源で生成さ
れたエネルギーの大きいレーザービームを所定の光学系
により変形して大面積への照射を行うことにより、高ス
ループットでのアニールが実現される。特に、レーザー
ビームの変形時の集光または／および散光により照射ビ
ームエネルギーがばらつくことにより生じる結晶化不良
領域は、後の比較的エネルギーの低いレーザーアニール
により、再結晶化され、消失する。即ち、先のレーザー
アニールでは、結晶粒径の増大を優先したエネルギーに
設定するとともに、後のレーザーアニールでは、結晶粒
径の均一化を優先したエネルギーに設定する。これによ
り、結晶粒径の増大とその均一化が実現される。
【００１７】
【発明の実施の形態】図１は、本発明の実施の形態であ
る、ＥＬＡにおける被処理基板とラインビームとの位置
関係を示す平面図である。被処理基板（１）は、普通の
無アルカリガラス基板であり、その表面には、ａ−Ｓｉ
が形成されている。基板（１）は、表示画素がマトリク
ス状に配置形成される画素部（２）と、画素部（２）周
辺に配置形成されるゲートドライバー（３）及びドレイ
ンドライバー（４）からなるＬＣＤを構成するアクティ
ブマトリクス基板（５）を６枚含んだマザーガラス基板
である。画素部（２）では、液晶を駆動する画素キャパ
シタの一方の電極である表示電極がマトリクス状に配置
され、これらに各々ＴＦＴが接続形成された構造とされ
る。ゲートドライバー（３）は主にシフトレジスタから
なり、ドレインドライバー（４）は、主に、シフトレジ
スタ及びサンプル・ホールド回路からなっている。これ
らドライバーは、ＣＭＯＳ等のＴＦＴのアレイにより形
成され、各ＴＦＴは、本発明のＥＬＡ法により形成され
たｐ−Ｓｉを動作層に用いて形成される。
る、ＥＬＡにおける被処理基板とラインビームとの位置
関係を示す平面図である。被処理基板（１）は、普通の
無アルカリガラス基板であり、その表面には、ａ−Ｓｉ
が形成されている。基板（１）は、表示画素がマトリク
ス状に配置形成される画素部（２）と、画素部（２）周
辺に配置形成されるゲートドライバー（３）及びドレイ
ンドライバー（４）からなるＬＣＤを構成するアクティ
ブマトリクス基板（５）を６枚含んだマザーガラス基板
である。画素部（２）では、液晶を駆動する画素キャパ
シタの一方の電極である表示電極がマトリクス状に配置
され、これらに各々ＴＦＴが接続形成された構造とされ
る。ゲートドライバー（３）は主にシフトレジスタから
なり、ドレインドライバー（４）は、主に、シフトレジ
スタ及びサンプル・ホールド回路からなっている。これ
らドライバーは、ＣＭＯＳ等のＴＦＴのアレイにより形
成され、各ＴＦＴは、本発明のＥＬＡ法により形成され
たｐ−Ｓｉを動作層に用いて形成される。
【００１８】ＥＬＡは図６に示されるレーザー照射装置
により実現されるラインビームの照射及びその走査であ
る。ラインビームは、図１において、その基板（１）上
への帯形の被照射領域のエッジラインをＣで示すよう
に、ライン状の各照射レーザーパルスを所定のオーバー
ラップをもって基板（１）上で順次ずらしていくこと
で、図の矢印で示す如くに走査が行われ、全面がアニー
ルされる。図６に示すレーザー照射装置において、例え
ば、ラインビームは、ライン長が８０〜３００ｍｍ、ラ
イン幅が０．１〜数ｍｍ程度であり、このラインを、被
処理基板（１）上でライン幅方向に移動し、複数回（図
１では２回）走査することにより、被処理基板（１）の
全域が１回アニールされる。
により実現されるラインビームの照射及びその走査であ
る。ラインビームは、図１において、その基板（１）上
への帯形の被照射領域のエッジラインをＣで示すよう
に、ライン状の各照射レーザーパルスを所定のオーバー
ラップをもって基板（１）上で順次ずらしていくこと
で、図の矢印で示す如くに走査が行われ、全面がアニー
ルされる。図６に示すレーザー照射装置において、例え
ば、ラインビームは、ライン長が８０〜３００ｍｍ、ラ
イン幅が０．１〜数ｍｍ程度であり、このラインを、被
処理基板（１）上でライン幅方向に移動し、複数回（図
１では２回）走査することにより、被処理基板（１）の
全域が１回アニールされる。
【００１９】本発明では、このようなＥＬＡを、複数
回、例えば２回行い、先のアニールのレーザーエネルギ
ーを大きく、後のアニールのレーザーエネルギーをそれ
よりも小さくするところに特徴がある。先のアニールで
は、図２にそのラインビームの幅方向の位置−照射レー
ザーエネルギーのプロファイルを示すように、高いエネ
ルギーＥaで行う。この時、照射エネルギー分布のばら
つきのため、一部図のＸで示すような、グレインサイズ
が急激に小さくなるエネルギーの閾値Ｅuを越える場合
がある。また、後のアニールでは、図３にそのラインビ
ームの幅方向の位置−照射レーザーエネルギー関係を表
すプロファイルを示すように、比較的低い照射エネルギ
ーＥbで行う。この時も図２の場合と同様に、照射エネ
ルギー分布のばらつきのため、照射エネルギーが著しく
高くなった部分Ｙがあるが、グレインサイズが急激に小
さくなる強度の閾値Ｅuを越えることはない。なお、図
２及び図３において、ラインビームは、幅Ａを有してい
るが、図６のレーザー光照射装置において、回折、散乱
等によりエッジ部がぼけて、両端部Ｂのエネルギーが下
がっている。
回、例えば２回行い、先のアニールのレーザーエネルギ
ーを大きく、後のアニールのレーザーエネルギーをそれ
よりも小さくするところに特徴がある。先のアニールで
は、図２にそのラインビームの幅方向の位置−照射レー
ザーエネルギーのプロファイルを示すように、高いエネ
ルギーＥaで行う。この時、照射エネルギー分布のばら
つきのため、一部図のＸで示すような、グレインサイズ
が急激に小さくなるエネルギーの閾値Ｅuを越える場合
がある。また、後のアニールでは、図３にそのラインビ
ームの幅方向の位置−照射レーザーエネルギー関係を表
すプロファイルを示すように、比較的低い照射エネルギ
ーＥbで行う。この時も図２の場合と同様に、照射エネ
ルギー分布のばらつきのため、照射エネルギーが著しく
高くなった部分Ｙがあるが、グレインサイズが急激に小
さくなる強度の閾値Ｅuを越えることはない。なお、図
２及び図３において、ラインビームは、幅Ａを有してい
るが、図６のレーザー光照射装置において、回折、散乱
等によりエッジ部がぼけて、両端部Ｂのエネルギーが下
がっている。
【００２０】図４に、レーザーエネルギーとグレインサ
イズとの関係を示している。レーザーエネルギーが大き
くなるに従って、グレインサイズも大きくなるが、エネ
ルギーがある値以上になると、急激にグレインサイズが
小さくなっている。即ち、グレインサイズが最大になる
エネルギーＥaを越えると、再びグレインサイズが小さ
くなり、エネルギーＥu付近を越えると急激に小さくな
る。例えば、グレインサイズｒ以上を得るためには、エ
ネルギー値はＥdからＥuの間にあればいいことになる。
イズとの関係を示している。レーザーエネルギーが大き
くなるに従って、グレインサイズも大きくなるが、エネ
ルギーがある値以上になると、急激にグレインサイズが
小さくなっている。即ち、グレインサイズが最大になる
エネルギーＥaを越えると、再びグレインサイズが小さ
くなり、エネルギーＥu付近を越えると急激に小さくな
る。例えば、グレインサイズｒ以上を得るためには、エ
ネルギー値はＥdからＥuの間にあればいいことになる。
【００２１】本発明では、１回目のアニールをエネルギ
ーＥaで行う。この時、基板全域にわたって、グレイン
サイズがのきなみｒ以上で、最大のグレインを有したｐ
−Ｓｉ膜が形成されるが、前述の如く、照射エネルギー
のばらつきがあり、図４のａで示す範囲に変動し、一
部、グレインサイズが急激に小さくなる閾値のエネルギ
ーＥuを越えている。即ち、図２のＸで示す部分が生じ
る確率が高くなり、このような照射エネルギーが著しく
高くなったＸに当たる領域は、グレインサイズが十分に
大きくならず、図９に示すような結晶化不良領域（Ｒ）
となる。
ーＥaで行う。この時、基板全域にわたって、グレイン
サイズがのきなみｒ以上で、最大のグレインを有したｐ
−Ｓｉ膜が形成されるが、前述の如く、照射エネルギー
のばらつきがあり、図４のａで示す範囲に変動し、一
部、グレインサイズが急激に小さくなる閾値のエネルギ
ーＥuを越えている。即ち、図２のＸで示す部分が生じ
る確率が高くなり、このような照射エネルギーが著しく
高くなったＸに当たる領域は、グレインサイズが十分に
大きくならず、図９に示すような結晶化不良領域（Ｒ）
となる。
【００２２】そして、続く２回目のアニールをエネルギ
ーＥbで行う。この時、照射エネルギーは、図４のｂで
示す範囲に変動するが、グレインサイズが急激に小さく
なる閾値のエネルギーＥuを越えることはない。即ち、
図３で示すように、照射エネルギーのばらつきはあるも
のの、エネルギーを下げていることで、Ｙで示すような
エネルギーが高くなった部分でも、グレインサイズｒを
得る閾値のエネルギーＥuを越えることはない。従っ
て、結晶化不良領域は生じず、また、１回目のアニール
で形成されたグレインがそのままで、かつ、１回目のア
ニールで生じた結晶化不良領域（Ｒ）の再結晶化が行わ
れるので、結晶性の向上が成される。
ーＥbで行う。この時、照射エネルギーは、図４のｂで
示す範囲に変動するが、グレインサイズが急激に小さく
なる閾値のエネルギーＥuを越えることはない。即ち、
図３で示すように、照射エネルギーのばらつきはあるも
のの、エネルギーを下げていることで、Ｙで示すような
エネルギーが高くなった部分でも、グレインサイズｒを
得る閾値のエネルギーＥuを越えることはない。従っ
て、結晶化不良領域は生じず、また、１回目のアニール
で形成されたグレインがそのままで、かつ、１回目のア
ニールで生じた結晶化不良領域（Ｒ）の再結晶化が行わ
れるので、結晶性の向上が成される。
【００２３】図５は、図１に示された被処理基板（１）
上に形成されるＴＦＴの平面図である。本発明のＥＬＡ
法により形成されたｐ−ＳｉはＴＦＴに用いられる島状
にエッチングされ、このｐ−Ｓｉ（１１）中に、ノンド
ープのチャンネル領域（ＣＨ）、ライトドープのＬＤ領
域（ＬＤ）及びヘビードープのソース・ドレイン領域
（Ｓ，Ｄ）が形成され、チャンネル領域（ＣＨ）上に
は、ゲート絶縁膜を挟んで、ゲート電極（１３）が配さ
れている。
上に形成されるＴＦＴの平面図である。本発明のＥＬＡ
法により形成されたｐ−ＳｉはＴＦＴに用いられる島状
にエッチングされ、このｐ−Ｓｉ（１１）中に、ノンド
ープのチャンネル領域（ＣＨ）、ライトドープのＬＤ領
域（ＬＤ）及びヘビードープのソース・ドレイン領域
（Ｓ，Ｄ）が形成され、チャンネル領域（ＣＨ）上に
は、ゲート絶縁膜を挟んで、ゲート電極（１３）が配さ
れている。
【００２４】ＴＦＴの動作層に用いられるｐ−Ｓｉは、
高移動度を得るために、できるだけグレインサイズを大
きくすることが望まれるが、レーザーエネルギーとグレ
インサイズとの関係は、図４に示される如く、レーザー
エネルギーを上げていくと、最大のグレインサイズを得
る値を越えると、急激にグレインサイズが小さくなる特
徴を有している。このため、従来は、大きなグレインサ
イズを得るためにできるだけレーザーエネルギーを高く
すると、照射エネルギーのばらつきのために、グレイン
サイズが急激に小さくなる閾値を超える部分が現れ、こ
れに対応する領域が結晶化不良領域となっていた。特
に、図４に示されているように、レーザーエネルギーと
グレインサイズの関係曲線の傾きは、グレインサイズを
ｒを得る閾値エネルギーのうち低エネルギー側のＥdよ
りも高エネルギー側のＥuにおいて、急であり、エネル
ギーＥuを僅かに越えただけでもグレインサイズは急激
に小さくなる。このようにして生じた結晶化不良領域が
ＴＦＴ領域に当てられると、ＴＦＴの特性を悪化させる
問題となっていた。本発明では、グレインサイズを大き
くするために、比較的高いエネルギーでアニールを行っ
た後、今度は、グレインサイズを均一化するために、比
較的低いエネルギーでアニールを行うことで、このよう
な問題を解決している。即ち、先のアニールにより、グ
レインサイズを十分に大きくするとともに、後のアニー
ルにより、形成された大きなグレインはそのままで結晶
化不良領域を再結晶化し、結晶性の向上を図っている。
高移動度を得るために、できるだけグレインサイズを大
きくすることが望まれるが、レーザーエネルギーとグレ
インサイズとの関係は、図４に示される如く、レーザー
エネルギーを上げていくと、最大のグレインサイズを得
る値を越えると、急激にグレインサイズが小さくなる特
徴を有している。このため、従来は、大きなグレインサ
イズを得るためにできるだけレーザーエネルギーを高く
すると、照射エネルギーのばらつきのために、グレイン
サイズが急激に小さくなる閾値を超える部分が現れ、こ
れに対応する領域が結晶化不良領域となっていた。特
に、図４に示されているように、レーザーエネルギーと
グレインサイズの関係曲線の傾きは、グレインサイズを
ｒを得る閾値エネルギーのうち低エネルギー側のＥdよ
りも高エネルギー側のＥuにおいて、急であり、エネル
ギーＥuを僅かに越えただけでもグレインサイズは急激
に小さくなる。このようにして生じた結晶化不良領域が
ＴＦＴ領域に当てられると、ＴＦＴの特性を悪化させる
問題となっていた。本発明では、グレインサイズを大き
くするために、比較的高いエネルギーでアニールを行っ
た後、今度は、グレインサイズを均一化するために、比
較的低いエネルギーでアニールを行うことで、このよう
な問題を解決している。即ち、先のアニールにより、グ
レインサイズを十分に大きくするとともに、後のアニー
ルにより、形成された大きなグレインはそのままで結晶
化不良領域を再結晶化し、結晶性の向上を図っている。
【００２５】なお、本発明は、上述の実施の形態に限定
されるものではない。例えば、レーザーアニールを３回
以上とし、各回のエネルギーを順次下げていくことで、
更に、良好なアニールが行われる。即ち、レーザーアニ
ール回数を増やすことで、各回のレーザーエネルギーの
設定値の下げ幅を小さくすることで、結晶粒径増大を優
先した初回から結晶粒径の均一化を優先した最終回まで
の間、レーザーエネルギーの変化を緩やかにでき、より
好適なエネルギーでのアニールを行うことができる。
されるものではない。例えば、レーザーアニールを３回
以上とし、各回のエネルギーを順次下げていくことで、
更に、良好なアニールが行われる。即ち、レーザーアニ
ール回数を増やすことで、各回のレーザーエネルギーの
設定値の下げ幅を小さくすることで、結晶粒径増大を優
先した初回から結晶粒径の均一化を優先した最終回まで
の間、レーザーエネルギーの変化を緩やかにでき、より
好適なエネルギーでのアニールを行うことができる。
【００２６】また、本発明はＴＦＴＬＣＤにのみ適用さ
れるものではない。太陽電池等、非晶質半導体薄膜の多
結晶化に関する全ての半導体装置の製造に適用される。
更に、本発明は、結晶化アニールに限定されるものでは
ない。例えば、ＴＦＴＬＣＤあるいはＬＳＩにおける不
純物のドーピング層に対する活性化処理にも使用され
る。
れるものではない。太陽電池等、非晶質半導体薄膜の多
結晶化に関する全ての半導体装置の製造に適用される。
更に、本発明は、結晶化アニールに限定されるものでは
ない。例えば、ＴＦＴＬＣＤあるいはＬＳＩにおける不
純物のドーピング層に対する活性化処理にも使用され
る。
【００２７】
【発明の効果】以上の説明から明らかな如く、本発明
で、基板上に形成された非晶質半導体層をレーザーアニ
ールにより結晶化して得られる多結晶半導体層を用いた
半導体装置の製造方法において、結晶粒径の増大を図る
ための高エネルギーによるアニールと、結晶粒径の均一
化を図る低エネルギーによるアニールにより半導体層の
結晶化を行うことにより、基板の全域にわたって、結晶
粒径が大きく、かつ、均一な多結晶半導体層が形成され
た。従って、画素部及び周辺駆動回路部のいずれの領域
においても、多結晶半導体層からなる全ての薄膜トラン
ジスタの特性が向上し、良好な表示品位が得られた。
で、基板上に形成された非晶質半導体層をレーザーアニ
ールにより結晶化して得られる多結晶半導体層を用いた
半導体装置の製造方法において、結晶粒径の増大を図る
ための高エネルギーによるアニールと、結晶粒径の均一
化を図る低エネルギーによるアニールにより半導体層の
結晶化を行うことにより、基板の全域にわたって、結晶
粒径が大きく、かつ、均一な多結晶半導体層が形成され
た。従って、画素部及び周辺駆動回路部のいずれの領域
においても、多結晶半導体層からなる全ての薄膜トラン
ジスタの特性が向上し、良好な表示品位が得られた。
【図１】本発明の実施の形態にかかるＥＬＡ時の被処理
基板の平面図である。
基板の平面図である。
【図２】本発明の実施の形態にかかるＥＬＡにおける、
ラインビームの幅方向の位置とエネルギーの関係を示す
ビームプロファイルである。
ラインビームの幅方向の位置とエネルギーの関係を示す
ビームプロファイルである。
【図３】本発明の実施の形態にかかるＥＬＡにおけるラ
インビームの幅方向の位置とエネルギーの関係を示すビ
ームプロファイルである。
インビームの幅方向の位置とエネルギーの関係を示すビ
ームプロファイルである。
【図４】ＥＬＡにおけるエネルギーとグレインサイズと
の関係図である。
の関係図である。
【図５】ＴＦＴの断面図である。
【図６】ＥＬＡ装置の構成図である。
【図７】ＥＬＡ装置の光学系の原理図である。
【図８】ＥＬＡ装置の光学系の原理図である。
【図９】従来のＥＬＡ時の被処理基板の平面図である。
１ 被処理基板 ２ 画素部 ３ ゲートドライバー ４ ドレインドライバー ５ アクティブマトリクス基板 ＣＨ チャンネル領域 Ｄ ドレイン領域 Ｓ ソース領域
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−102311（ＪＰ，Ａ) 特開 昭64−25515（ＪＰ，Ａ) 特開 平６−77131（ＪＰ，Ａ) 特開 平８−51074（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/20
Claims (3)
- 【請求項１】 基板上の非晶質半導体膜にレーザーアニ
ールを施して膜質を改良する半導体膜のレーザーアニー
ル方法において、 前記レーザーアニールは複数回行われ、より先のアニー
ルは結晶粒径を最大にするエネルギーと同程度か、また
は、これを越えるエネルギーであり、より後のアニール
は結晶が形成されはじめる多結晶化エネルギーよりも高
く、かつ結晶粒径を最大にするエネルギー値よりも低い
ことを特徴とする半導体膜のレーザーアニール方法。 - 【請求項２】 基板上の非晶質半導体膜にレーザーアニ
ールを施して多結晶半導体膜を得る半導体膜のレーザー
アニール方法において、 前記レーザーアニールは複数回行われ、より先のアニー
ルは結晶粒径を最大にするエネルギーと同程度か、また
は、これを越えるエネルギーであり、より後のアニール
は結晶が形成されはじめる多結晶化エネルギーよりも高
く、かつ結晶粒径を最大にするエネルギー値よりも低い
ことを特徴とする半導体膜のレーザーアニール方法。 - 【請求項３】 前記レーザーアニールは、発振源から射
出されたレーザービームを複数のレンズからなる光学系
によりその被照射領域を所定の形状に整形して前記非晶
質半導体膜が形成された基板上へ照射し、これを走査す
ることにより行われることを特徴とする請求項２記載の
半導体膜のレーザーアニール方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15994996A JP3306300B2 (ja) | 1996-06-20 | 1996-06-20 | 半導体膜のレーザーアニール方法 |
| US08/877,168 US5960323A (en) | 1996-06-20 | 1997-06-17 | Laser anneal method for a semiconductor device |
| KR1019970025773A KR100554027B1 (ko) | 1996-06-20 | 1997-06-19 | 반도체막의레이저어닐방법 |
| US09/327,219 US6072194A (en) | 1996-06-20 | 1999-06-07 | Laser anneal method for a semiconductor device |
| KR1020050014927A KR100621501B1 (ko) | 1996-06-20 | 2005-02-23 | 반도체막의 레이저 어닐 방법 |
| KR1020050099503A KR100621503B1 (ko) | 1996-06-20 | 2005-10-21 | 반도체막의 레이저 어닐 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15994996A JP3306300B2 (ja) | 1996-06-20 | 1996-06-20 | 半導体膜のレーザーアニール方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1012548A JPH1012548A (ja) | 1998-01-16 |
| JP3306300B2 true JP3306300B2 (ja) | 2002-07-24 |
Family
ID=15704688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15994996A Expired - Lifetime JP3306300B2 (ja) | 1996-06-20 | 1996-06-20 | 半導体膜のレーザーアニール方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5960323A (ja) |
| JP (1) | JP3306300B2 (ja) |
| KR (3) | KR100554027B1 (ja) |
Families Citing this family (64)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6555449B1 (en) | 1996-05-28 | 2003-04-29 | Trustees Of Columbia University In The City Of New York | Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication |
| US5792700A (en) * | 1996-05-31 | 1998-08-11 | Micron Technology, Inc. | Semiconductor processing method for providing large grain polysilicon films |
| JPH1184418A (ja) | 1997-09-08 | 1999-03-26 | Sanyo Electric Co Ltd | 表示装置 |
| JPH1187720A (ja) * | 1997-09-08 | 1999-03-30 | Sanyo Electric Co Ltd | 半導体装置及び液晶表示装置 |
| TW408246B (en) * | 1997-09-12 | 2000-10-11 | Sanyo Electric Co | Semiconductor device and display device having laser-annealed semiconductor element |
| KR19990058636A (ko) * | 1997-12-30 | 1999-07-15 | 구자홍 | 레이저 조사 방법 |
| US7153729B1 (en) * | 1998-07-15 | 2006-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same |
| US7294535B1 (en) | 1998-07-15 | 2007-11-13 | Semiconductor Energy Laboratory Co., Ltd. | Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same |
| US7084016B1 (en) * | 1998-07-17 | 2006-08-01 | Semiconductor Energy Laboratory Co., Ltd. | Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same |
| US7282398B2 (en) * | 1998-07-17 | 2007-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Crystalline semiconductor thin film, method of fabricating the same, semiconductor device and method of fabricating the same |
| US6559036B1 (en) | 1998-08-07 | 2003-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| KR100327087B1 (ko) * | 1999-06-28 | 2002-03-13 | 구본준, 론 위라하디락사 | 레이저 어닐링 방법 |
| JP4827276B2 (ja) * | 1999-07-05 | 2011-11-30 | 株式会社半導体エネルギー研究所 | レーザー照射装置、レーザー照射方法及び半導体装置の作製方法 |
| US6548370B1 (en) * | 1999-08-18 | 2003-04-15 | Semiconductor Energy Laboratory Co., Ltd. | Method of crystallizing a semiconductor layer by applying laser irradiation that vary in energy to its top and bottom surfaces |
| JP4675467B2 (ja) * | 1999-09-24 | 2011-04-20 | 東芝モバイルディスプレイ株式会社 | 半導体回路の製造方法 |
| US6602765B2 (en) * | 2000-06-12 | 2003-08-05 | Seiko Epson Corporation | Fabrication method of thin-film semiconductor device |
| US7078321B2 (en) | 2000-06-19 | 2006-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| CA2389607A1 (en) | 2000-10-10 | 2002-04-18 | The Trustees Of Columbia University | Method and apparatus for processing thin metal layers |
| US6664147B2 (en) * | 2001-02-28 | 2003-12-16 | Sharp Laboratories Of America, Inc. | Method of forming thin film transistors on predominantly <100> polycrystalline silicon films |
| US6686978B2 (en) | 2001-02-28 | 2004-02-03 | Sharp Laboratories Of America, Inc. | Method of forming an LCD with predominantly <100> polycrystalline silicon regions |
| KR100491141B1 (ko) * | 2001-03-02 | 2005-05-24 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법 |
| US6855584B2 (en) * | 2001-03-29 | 2005-02-15 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US7253032B2 (en) * | 2001-04-20 | 2007-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Method of flattening a crystallized semiconductor film surface by using a plate |
| JP4854866B2 (ja) * | 2001-04-27 | 2012-01-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7112517B2 (en) | 2001-09-10 | 2006-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Laser treatment device, laser treatment method, and semiconductor device fabrication method |
| JP2003091245A (ja) * | 2001-09-18 | 2003-03-28 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US20030178682A1 (en) * | 2001-12-28 | 2003-09-25 | Takeshi Noda | Semiconductor device and method of manufacturing the semiconductor device |
| JP4190798B2 (ja) * | 2002-05-08 | 2008-12-03 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜トランジスタ及びその製造方法 |
| AU2003272222A1 (en) | 2002-08-19 | 2004-03-03 | The Trustees Of Columbia University In The City Of New York | Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and structure of such film regions |
| JP2006512749A (ja) | 2002-08-19 | 2006-04-13 | ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク | 種々の照射パターンを有するシングルショット半導体処理システム及び方法 |
| US7332431B2 (en) * | 2002-10-17 | 2008-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing semiconductor device |
| WO2004075263A2 (en) | 2003-02-19 | 2004-09-02 | The Trustees Of Columbia University In The City Of New York | System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques |
| WO2005029546A2 (en) | 2003-09-16 | 2005-03-31 | The Trustees Of Columbia University In The City Of New York | Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination |
| US7318866B2 (en) * | 2003-09-16 | 2008-01-15 | The Trustees Of Columbia University In The City Of New York | Systems and methods for inducing crystallization of thin films using multiple optical paths |
| TWI359441B (en) | 2003-09-16 | 2012-03-01 | Univ Columbia | Processes and systems for laser crystallization pr |
| TWI351713B (en) | 2003-09-16 | 2011-11-01 | Univ Columbia | Method and system for providing a single-scan, con |
| US7164152B2 (en) | 2003-09-16 | 2007-01-16 | The Trustees Of Columbia University In The City Of New York | Laser-irradiated thin films having variable thickness |
| US7311778B2 (en) | 2003-09-19 | 2007-12-25 | The Trustees Of Columbia University In The City Of New York | Single scan irradiation for crystallization of thin films |
| US7964925B2 (en) * | 2006-10-13 | 2011-06-21 | Hewlett-Packard Development Company, L.P. | Photodiode module and apparatus including multiple photodiode modules |
| JP2005217214A (ja) * | 2004-01-30 | 2005-08-11 | Hitachi Ltd | 半導体薄膜の製造方法及び画像表示装置 |
| JP2005277007A (ja) * | 2004-03-24 | 2005-10-06 | Hitachi Ltd | 多結晶半導体膜製造方法とその装置および画像表示パネル |
| CN100485868C (zh) * | 2004-03-31 | 2009-05-06 | 日本电气株式会社 | 半导体薄膜制造方法及装置、光束成形掩模及薄膜晶体管 |
| KR100700179B1 (ko) * | 2004-11-04 | 2007-03-27 | 엘지.필립스 엘시디 주식회사 | 실리콘 결정화 방법 |
| US7645337B2 (en) | 2004-11-18 | 2010-01-12 | The Trustees Of Columbia University In The City Of New York | Systems and methods for creating crystallographic-orientation controlled poly-silicon films |
| US8221544B2 (en) | 2005-04-06 | 2012-07-17 | The Trustees Of Columbia University In The City Of New York | Line scan sequential lateral solidification of thin films |
| US7524713B2 (en) * | 2005-11-09 | 2009-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| US20070117287A1 (en) * | 2005-11-23 | 2007-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Laser irradiation apparatus |
| TW200733240A (en) | 2005-12-05 | 2007-09-01 | Univ Columbia | Systems and methods for processing a film, and thin films |
| WO2009039482A1 (en) | 2007-09-21 | 2009-03-26 | The Trustees Of Columbia University In The City Of New York | Collections of laterally crystallized semiconductor islands for use in thin film transistors |
| TWI418037B (zh) | 2007-09-25 | 2013-12-01 | Univ Columbia | 藉由改變形狀、大小或雷射光束在製造於橫向結晶化薄膜上之薄膜電晶體元件中產生高一致性的方法 |
| WO2009067688A1 (en) | 2007-11-21 | 2009-05-28 | The Trustees Of Columbia University In The City Of New York | Systems and methods for preparing epitaxially textured polycrystalline films |
| US8012861B2 (en) | 2007-11-21 | 2011-09-06 | The Trustees Of Columbia University In The City Of New York | Systems and methods for preparing epitaxially textured polycrystalline films |
| CN103354204A (zh) | 2007-11-21 | 2013-10-16 | 纽约市哥伦比亚大学理事会 | 用于制备外延纹理厚膜的系统和方法 |
| KR20100132020A (ko) * | 2008-02-29 | 2010-12-16 | 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 | 균일한 결정질 ｓｉ 막들을 제조하는 리소그래피 방법 |
| US8569155B2 (en) | 2008-02-29 | 2013-10-29 | The Trustees Of Columbia University In The City Of New York | Flash lamp annealing crystallization for large area thin films |
| KR101513245B1 (ko) | 2008-10-08 | 2015-04-21 | 삼성디스플레이 주식회사 | 반도체 결정화 장치, 이의 제조 방법 및 이를 이용한 반도체 결정화 방법 |
| KR20110094022A (ko) | 2008-11-14 | 2011-08-19 | 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 | 박막 결정화를 위한 시스템 및 방법 |
| US9646831B2 (en) | 2009-11-03 | 2017-05-09 | The Trustees Of Columbia University In The City Of New York | Advanced excimer laser annealing for thin films |
| US8440581B2 (en) | 2009-11-24 | 2013-05-14 | The Trustees Of Columbia University In The City Of New York | Systems and methods for non-periodic pulse sequential lateral solidification |
| US9087696B2 (en) | 2009-11-03 | 2015-07-21 | The Trustees Of Columbia University In The City Of New York | Systems and methods for non-periodic pulse partial melt film processing |
| JP5922549B2 (ja) | 2012-10-01 | 2016-05-24 | 株式会社日本製鋼所 | 結晶半導体膜の製造方法および製造装置 |
| CN103361734B (zh) * | 2013-07-09 | 2015-11-25 | 上海和辉光电有限公司 | 一种提高多晶硅产出效率的方法 |
| US9613815B2 (en) * | 2014-11-24 | 2017-04-04 | Ultratech, Inc. | High-efficiency line-forming optical systems and methods for defect annealing and dopant activation |
| CN107170697B (zh) * | 2017-04-27 | 2019-12-24 | 昆山国显光电有限公司 | 一种基板退火装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4439245A (en) * | 1982-01-25 | 1984-03-27 | Rca Corporation | Electromagnetic radiation annealing of semiconductor material |
| US4466179A (en) * | 1982-10-19 | 1984-08-21 | Harris Corporation | Method for providing polysilicon thin films of improved uniformity |
| EP0456199B1 (en) * | 1990-05-11 | 1997-08-27 | Asahi Glass Company Ltd. | Process for preparing a polycrystalline semiconductor thin film transistor |
| US5372836A (en) * | 1992-03-27 | 1994-12-13 | Tokyo Electron Limited | Method of forming polycrystalling silicon film in process of manufacturing LCD |
| JP3535205B2 (ja) * | 1993-03-22 | 2004-06-07 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法 |
| US5514618A (en) * | 1995-02-23 | 1996-05-07 | Litel Instruments | Process for manufacture of flat panel liquid crystal display using direct laser etch |
| US5612235A (en) * | 1995-11-01 | 1997-03-18 | Industrial Technology Research Institute | Method of making thin film transistor with light-absorbing layer |
-
1996
- 1996-06-20 JP JP15994996A patent/JP3306300B2/ja not_active Expired - Lifetime
-
1997
- 1997-06-17 US US08/877,168 patent/US5960323A/en not_active Expired - Lifetime
- 1997-06-19 KR KR1019970025773A patent/KR100554027B1/ko not_active IP Right Cessation
-
1999
- 1999-06-07 US US09/327,219 patent/US6072194A/en not_active Expired - Lifetime
-
2005
- 2005-02-23 KR KR1020050014927A patent/KR100621501B1/ko not_active IP Right Cessation
- 2005-10-21 KR KR1020050099503A patent/KR100621503B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1012548A (ja) | 1998-01-16 |
| KR980003755A (ko) | 1998-03-30 |
| KR20060086788A (ko) | 2006-08-01 |
| US5960323A (en) | 1999-09-28 |
| KR20060086816A (ko) | 2006-08-01 |
| KR100621503B1 (ko) | 2006-09-14 |
| US6072194A (en) | 2000-06-06 |
| KR100621501B1 (ko) | 2006-09-19 |
| KR100554027B1 (ko) | 2006-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3306300B2 (ja) | 半導体膜のレーザーアニール方法 | |
| JP3349355B2 (ja) | 半導体膜のレーザーアニール方法 | |
| KR100510001B1 (ko) | 반도체장치의제조방법 | |
| US6281057B2 (en) | Method of manufacturing a semiconductor device | |
| JPH09270393A (ja) | レーザー光照射装置 | |
| JPH1187720A (ja) | 半導体装置及び液晶表示装置 | |
| US6355940B1 (en) | Display device and semiconductor device having laser annealed semiconductor elements | |
| JPH10275913A (ja) | 半導体装置、半導体装置の製造方法及び薄膜トランジスタの製造方法 | |
| JPH0659278A (ja) | 液晶表示装置及びその製造方法 | |
| JP2000243968A (ja) | 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法 | |
| JP3671011B2 (ja) | 半導体膜のレーザーアニール方法 | |
| JPH10199808A (ja) | シリコン膜の結晶化方法 | |
| JP2000243969A (ja) | 薄膜トランジスタとその製造方法及びそれを用いた液晶表示装置とその製造方法 | |
| JP3671010B2 (ja) | 半導体膜のレーザーアニール方法 | |
| JP3702232B2 (ja) | 半導体膜のレーザーアニール方法 | |
| JP3276900B2 (ja) | 半導体装置及び表示装置 | |
| JPH1187729A (ja) | 半導体装置の製造方法 | |
| JP4458558B2 (ja) | 結晶化方法及び液晶表示装置 | |
| JPH0730115A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH1187670A (ja) | 半導体装置の製造方法 | |
| JPH1140637A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080510 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090510 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100510 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110510 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120510 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130510 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130510 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |