JP3844561B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP3844561B2
JP3844561B2 JP16802197A JP16802197A JP3844561B2 JP 3844561 B2 JP3844561 B2 JP 3844561B2 JP 16802197 A JP16802197 A JP 16802197A JP 16802197 A JP16802197 A JP 16802197A JP 3844561 B2 JP3844561 B2 JP 3844561B2
Authority
JP
Japan
Prior art keywords
silicon film
region
phosphorus
amorphous silicon
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP16802197A
Other languages
English (en)
Other versions
JPH114000A (ja
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP16802197A priority Critical patent/JP3844561B2/ja
Priority to US09/094,345 priority patent/US6303415B1/en
Publication of JPH114000A publication Critical patent/JPH114000A/ja
Priority to US09/939,767 priority patent/US7081646B2/en
Priority to US10/951,593 priority patent/US7157753B2/en
Priority to US11/520,590 priority patent/US7371667B2/en
Application granted granted Critical
Publication of JP3844561B2 publication Critical patent/JP3844561B2/ja
Priority to US12/149,980 priority patent/US7868360B2/en
Priority to US12/984,757 priority patent/US20110095346A1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/902—FET with metal source region

Description

【０００１】
【発明の属する技術分野】
本明細書で開示する発明は、薄膜トランジスタの作製方法に関する。
【０００２】
【従来の技術】
従来より、非晶質珪素膜を活性層として利用した薄膜トランジスタ（以下ＴＦＴと記す）が公知である。この非晶質珪素膜を活性層に利用したＴＦＴは、アクティブマトリクス型の液晶表示装置に利用されている。
【０００３】
しかし、非晶質珪素膜を用いたＴＦＴは、その特性の低さ、Ｐチャネル型が実用にならない、といった要因からアクティブマトリクス回路への利用に限定さえれているのが現実でなる。
【０００４】
他方、作製コストの削減や液晶パネルの小型化を目指すために周辺駆動回路を一体化したアクティブマトリクス型の液晶表示が知られている。
【０００５】
この構成では、周辺駆動回路をもＴＦＴで構成するために、高速動作、Ｐチャネル型ＴＦＴの実現、といった課題がある。
【０００６】
この課題を解決するための構成として、結晶性珪素膜を用いたＴＦＴが知られている。結晶性珪素膜を得る方法としては、
（１）非晶質珪素膜を加熱処理に結晶化させる方法。
（２）非晶質珪素膜にレーザー光を照射することにより結晶化させる方法。
が主に知られている。
【０００７】
しかし、（１）の方法は、明確な多結晶状態が得られるのであるが結晶粒界が明確であるがゆえに電気特性にバラツキが生じやすいという問題がある。この問題は結晶粒界の位置や状態を制御できないことに大きく関係する。
【０００８】
他方、（２）の方法は、一定の膜質の結晶性珪素膜を得ることができるが、生産性が悪く、また結晶性がいま一つ良くないという問題がある。
【０００９】
【発明が解決しようとする課題】
このような問題を解決する手段として、本発明者らは、非晶質珪素膜にニッケルを導入し、しかる後に加熱処理を行うことにより、所定の膜質や電気的特性を有する結晶性珪素膜を得ることができる技術を提案した。
【００１０】
しかし、ソース及びドレイン領域を形成する際に利用されるドーピング時の損傷のアニールや活性層内に残留するニッケル元素の悪影響といった問題があり、この点に関する改善が必要とされていた。
【００１１】
本明細書で開示する発明は、この点に関する問題を改善したＴＦＴの作製方法を提供することを課題とする。
【００１２】
【課題を解決するための手段】
本明細書で開示する発明の一つは、
耐熱性材料でなるゲイト電極と、
珪素の結晶化を助長する金属元素を意図的に含有された珪素膜でなる活性層と、
を有し、
活性層中のソース及びドレイン領域には前記金属元素が他の領域に比較して高い濃度で存在していることを特徴とする。
【００１３】
上記構成において、耐熱性金属としてタンタルまたはタンタルを主成分とする材料を利用することができる。
【００１４】
珪素の結晶化を助長する金属元素としては、ニッケルが利用されることが最も好ましい。
【００１５】
上記構成においては、ソース及びドレイン領域における金属元素の濃度は、他の領域に比較して２桁以上高くすることができ、そのことによりチャネル領域における当該金属元素の濃度を低下させ、ＴＦＴの特性や信頼性を高めることができる。
【００１６】
より具体的には、チャネル領域における金属元素の濃度を５×１０16原子／ｃｍ3 以下とすることができ、ＴＦＴの特性や信頼性を高めることができる。
【００１７】
また、ニッケル単体を用いた場合程の効果は得られないが、他の金属元素として、Ｆｅ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類のものが利用することができる。またこの元素群にＮｉを加え、他の金属元素と併用するのでもよい。
【００１８】
他の発明に構成は、
耐熱性材料でなるゲイト電極と、
珪素の結晶化を助長する金属元素を意図的に含有された珪素膜でなる活性層と、
を有した半導体装置の作製方法であって、
前記金属元素を利用して結晶性珪素膜でなる活性層を形成する工程と、
ソース及びドレインとなる領域に燐のドーピングを行う工程と、
５５０℃〜７００℃の温度での加熱処理を行い活性層中の当該金属元素を前記燐がドーピングされた領域にゲッタリングさせる工程と、
を有することを特徴とする。
【００１９】
【発明の実施の形態】
ゲイト電極としてタンタルに代表される耐熱性金属を用いたＴＦＴにおいて、活性層をニッケル元素を利用して結晶化させた珪素膜でもって構成する。この際、ソース／ドレイン領域に燐のドーピングを行い、その後に５５０℃〜７００℃の温度での加熱処理を施する。
【００２０】
この加熱処理により、ソース／ドレイン領域にニッケル元素をゲッタリングさせることができるのと同時にソース／ドレイン領域のアニールを行わすことができる。
【００２１】
【実施例】
〔実施例１〕
本実施例では、Ｎチャネル型の薄膜トランジスタを作製する場合の例を示す。図１に本実施例の作製工程を示す。
【００２２】
本実施例では、基板としてガラス基板１０１を用いる。このガラス基板は表面に図示しない酸化珪素膜を成膜したものを用いる。ここでは、ガラス基板として、コーニング１７３７ガラス基板（歪点６６７℃）を用いる。
【００２３】
まずガラス基板１０１上に非晶質珪素膜１０２を減圧熱ＣＶＤ法によって、５０ｎｍの厚さに成膜する。
【００２４】
次に成膜された非晶質珪素膜の表面にニッケル元素の導入を行う。ここでは、所定のニッケル濃度に調整されたニッケル酢酸塩溶液を非晶質珪素膜１０２の表面に塗布することにより、ニッケル元素の非晶質珪素膜への導入を行う。
【００２５】
こうして図１（Ａ）に示す状態を得る。次に６００℃、８時間の加熱処理を窒素雰囲気中において行うことにより、非晶質珪素膜１０２を結晶化させ、結晶性珪素膜１０４を得る。この結晶化は、ニッケル元素の作用により進行する。（図２（Ｂ））
【００２６】
この状態においては、結晶性珪素膜内に比較的高濃度（１０18原子／ｃｍ3 程度以上）にニッケル元素が分布している。これは、結晶化がニッケル元素の拡散に従って進行するものである以上ある程度仕方のないことであるといえる。
【００２７】
結晶性珪素膜１０４を得たら、この結晶性珪素膜をパターニングすることにより、図示しないＴＦＴの活性層パターンを形成する。この活性層パターンには、ソース／ドレイン領域、チャネル形成領域、高抵抗領域が形成される。
【００２８】
図示しない活性層を形成したら、ゲイト絶縁膜として酸化珪素膜１０５をプラズマＣＶＤ法により、１００ｎｍの厚さに成膜する。（図２（Ｃ））
【００２９】
なお、図２（Ｃ）において、１０８、１００、１０９、１１０の各領域で構成されるパターンが活性層である。
【００３０】
次に図示しないチタン膜をスパッタ法により４００ｎｍの厚さに成膜する。そしてこの図示しないチタン膜をパターニングすることにより、１０６で示すパターンを得る。このパターンがゲイト電極となる。
【００３１】
次に陽極酸化法により、チタン膜パターン１０６の露呈した表面に陽極酸化膜１０７を２００ｎｍの厚さに成膜する。（図１（Ｃ））
【００３２】
この陽極酸化膜はゲイト電極の表面を電気的及び物理的に保護する機能を有している。また、後の工程において、チャネル領域に隣接してオフセット領域と称される高抵抗領域を形成するために機能する。
【００３３】
次にゲイト電極１０６、及びその周囲の陽極酸化膜１０７をマスクとして燐のドーピングを行う。この燐は、ソース及びドレイン領域を決定するためのドーパントとしての役割と、ニッケル元素をソース及びドレイン領域に集中させるためのゲンタリング材料としての役割とを担っている。
【００３４】
燐のドーピングを行うことで、ソース領域１０８、ドレイン領域１００、チャネル形成領域１０９、高抵抗領域１００が自己整合的に形成される。（図１（Ｃ））
【００３５】
次に再度の加熱処理を行う。この加熱処理は、活性層の全体にほぼ均一（全体として見れば均一といえる）に分布したニッケル元素をソース領域１０８とドレイン領域１１０とに集中させるために行う。
【００３６】
この加熱処理は、窒素雰囲気中において、６４０℃、１時間の条件で行う。この加熱処理時の温度は、ガラス基板の耐熱性を考慮して決めればよい。ここでは、歪点が６６７℃であるガラス基板を用いるので、加熱温度を６４０℃とする。
【００３７】
一般に６００℃の温度では、ニッケル元素は盛んに移動するが、燐元素はほとんど移動しない。
【００３８】
また、燐とニッケルはＮｉＰ、ＮｉＰ2 、Ｎｉ2 Ｐ、・・・といような多様な結合状態を有し、しかもそれらは非常に安定であるという事実がある。ここでは、燐とニッケルの結合体を燐化ニッケルと総称する。
【００３９】
よって、上記加熱処理を行うことにより、図１（Ｄ）に示すように１０９、１１０の領域から１０８、１１０の領域へとニッケル元素が移動した状態が得られる。
【００４０】
即ち、１０８及び１１０の領域において燐化ニッケルの濃度が増加し、それに従い１００及び１０９の領域におけるニッケル濃度が相対的に低下する。
【００４１】
この状態は、ソース及びドレイン領域にニッケル元素がゲッタリングされた状態ということができる。（図１（Ｄ））
【００４２】
上記加熱処理の段階でソース領域とドレイン領域の活性化も同時に行われる。即ち、ドーピング時に生じた結晶構造の損傷のアニールとドーパントの活性化とが同時に行われる。
【００４３】
なお、ソース／ドレインに対するアニールを確実なものとするために上記加熱処理の後にレーザーアニールを行ってもよい。
【００４４】
次に図１（Ｅ）に示すように層間絶縁膜として、窒化珪素膜１１３をプラズマＣＶＤ法によって１５０ｎｍの厚さに成膜し、さらにアクリル樹脂膜１１４を成膜する。アクリル樹脂膜の膜厚は、最小の部分で７００ｎｍとなるようにする。
【００４５】
ここで樹脂膜を用いるのは、表面を平坦にすることができるからである。
【００４６】
アクリル以外には、ポリイミド、ポリアミド、ポリイミドアミド、エポキシ等の材料を用いることができる。この樹脂膜は多層膜として構成しても良い。
【００４７】
次にコンタクトホールの形成を行い、ソース電極１１５、ドレイン電極１１６を形成する。こうしてＮチャネル型のＴＦＴが完成する。（図１（Ｅ））
【００４８】
図１（Ｅ）に示すＴＦＴは、チャネル領域１０９とそこに隣接する高抵抗領域１００に存在するニッケル元素をソース領域１０８とドレイン領域１１０にゲッタリングさせることに特徴を有する。
【００４９】
チャネル領域１０９とそこに隣接する高抵抗領域１００は、ＴＦＴの動作に大きな影響を与える存在であり、その領域にニッケル元素が存在していることはＴＦＴの動作に悪影響を与える。
【００５０】
具体的には、特性不良、特性のバラツキ、信頼性の低下、といった諸問題を引き起こす。
【００５１】
他方、ソース／ドレイン領域は、その導電型や抵抗率が変化するわけではないので、ニッケルが高濃度に含まれていてもＴＦＴの動作にはさほど影響はない。このことは、Ｎチャネル型であってもＰチャネル型であっても同じである。
【００５２】
よって、本明細書に開示する発明を採用することでニッケル元素の影響がＴＦＴの動作に悪影響を及ぼすことを抑制することができる。
【００５３】
〔実施例２〕
本実施例は、実施例１に示す作製工程を改良した場合の例を示す。本実施例では、ＴＦＴの活性層中のニッケル元素濃度を低減させるために活性層を形成する前の段階で活性層となる領域外にニッケル元素を除去する工程に関する。
【００５４】
図２の本実施例の作製工程を示す。まず図２（Ａ）に示すようにガラス基板１０１上に形成された非晶質珪素膜１０２の表面に１０３で示すようにニッケル元素が接して保持された状態を得る。
【００５５】
本実施例では、ニッケル元素の導入方法として、実施例１と同様にニッケル酢酸塩溶液を用いて行う。
【００５６】
次に加熱処理を行い、結晶性珪素膜１０４を得る。（図２（Ｂ））
【００５７】
次に酸化珪素膜でなるマスク２０１を形成する。（図２（Ｃ））
【００５８】
このマスク２０１は、燐のドーピングを選択的に行うために配置される。
【００５９】
図２（Ｃ）に状態で燐のドーピングを行う。この工程において、２０２、２０３の領域に燐がドーピングされる。また、２００の領域には燐はドーピングされない。
【００６０】
次に６３０℃、２時間の加熱処理を行う。この工程では、燐が選択的にドーピングされた２０２、２０３の領域にニッケルがゲンタリングされる。即ち、図中の矢印で示されるように２００の領域から２０２、２０３の領域にニッケル元素が移動し、２００の領域ではニッケル元素の濃度が低下し、２０２、２０３の領域ではニッケル元素の濃度が上昇する現象が得られる。
【００６１】
次にマスク２０１を利用して露呈した珪素膜を除去する。即ち、ニッケルをゲッタリングし、ニッケルを高濃度に含んだ領域を除去する。
【００６２】
さらにマスク２０１を除去し、再度新たにマスクを配置して、残存した珪素膜をパターニングする。こうして、図２（Ｅ）の２０４で示す珪素膜パターンを得る。
【００６３】
この珪素膜パターン２０４が後にＴＦＴの活性層となる。この珪素膜パターンは、ニッケル元素がゲッタリングされ、その膜中濃度が低減されたものとなっている。
【００６４】
珪素膜パターン２０４を得たら、図１（Ｃ）〜（Ｄ）に示す作製工程に従って、ＴＦＴを作製する。
【００６５】
〔実施例３〕
本実施例は、実施例１に示す作製工程を利用してＰチャネル型のＴＦＴを作製する場合の例を示す。
【００６６】
まず図１（Ａ）及び（Ｃ）に示す工程に従い、図１（Ｃ）に示す状態を得る。即ち、図１（Ｃ）に示す状態で燐のドーピングを行う。この状態では、１０８及び１１０の領域に燐がドーピングされる。
【００６７】
燐がドーピングされた段階で加熱処理を行い、図１（Ｄ）に示すようにニッケル元素を燐がドーピングされた領域にゲッタリングさせる。
【００６８】
次に今度はボロンのドーピングを行う。ここでは、先に行われた燐のドーズ量よりも高いドーズ量でもってドーピングを行い、被ドーピング領域の導電型がＰ型となるようにする。
【００６９】
こうして、Ｐ型を有するソース領域とドレイン領域を得る。後は、実施例１に示したのと同じ工程に従ってＴＦＴを完成させる。
【００７０】
〔実施例４〕
本実施例は、逆スタガー型のＴＦＴを作製する場合の例を示す。図３に本実施例の作製工程を示す。まずガラス基板３０１上にゲイト電極パターン３０２を形成する。（図３（Ａ））
【００７１】
ゲイト電極３０２はチタン膜を成膜し、その膜をパターニングすることにより得る。
【００７２】
次にゲイト絶縁膜として酸化珪素膜３０３をプラズマＣＶＤ法でもって成膜する。さらに減圧熱ＣＶＤ法により、非晶質珪素膜３０４を成膜する。
【００７３】
この状態でニッケル酢酸塩溶液を塗布し、３０５で示されるようにニッケル元素が表面に接して保持された状態を得る。
【００７４】
次に（Ｂ）に示すように酸化珪素膜でなるマスク３０９を形成する。ここでは、基板の裏面側からの露光技術を用いて３０９で示す酸化珪素膜パターンを形成する。（図３（Ｂ））
【００７５】
次に燐のドーピングをプラズマドーピング法（またはイオン注入法）を用いて行い、３０６、３０８の領域に燐をドーピングする。
【００７６】
この際、３０７の領域にはドーピングは行われない。なお、後に３０６の領域がソース領域に３０８の領域がドレイン流域に３０７の領域がチャネル領域となる。（図３（Ｂ））
【００７７】
次に窒素雰囲気中において、６００℃、１時間の加熱処理を行うことにより、（Ｃ）の矢印に示すようにニッケル元素が３０７の領域から３０６、３０８の領域に向かって移動する。即ち、パターン中のニッケル元素が３０６と３０８の領域にゲッタリングされる。（図３（Ｃ））
【００７８】
その後、層間絶縁膜３０９、３１０を成膜し、さらにコンタクトホールを形成して、ソース電極３１１及びドレイン電極３１２を形成する。こうしてボトムゲイト型のＴＦＴが完成する。
【００７９】
〔実施例５〕
本実施例では、横成長と呼ばれる基板に平行な方向（珪素膜の面に平行な方向）に結晶成長を行わせて結晶性珪素膜を得る場合の例を示す。
【００８０】
図４に本実施例の作製工程を示す。まずガラス基板４０１上に非晶質珪素膜４０２を減圧熱ＣＶＤ法で成膜する。（図４（Ａ））
【００８１】
次に酸化珪素膜でもってマスク４０３を形成する。このマスクには、開口４０５が形成されており、この部分で非晶質珪素膜４０２が露呈したものとなっている。
【００８２】
開口４０５は、図面の手前側から奥行き方向に向かって長手形状を有するスリット形状を有している。（図４（Ｂ））
【００８３】
次にニッケル元素の導入を行う。ここでは、ニッケル酢酸塩溶液を塗布し、４０４で示されるようにニッケル元素が表面に接して保持された状態を得る。
【００８４】
この状態においては、開口４０５の部分において、非晶質珪素膜４０２の表面にニッケル元素が選択的に接して保持された状態が得られる。即ち、非晶質珪素膜４０２の一部分において長手形状にニッケル元素が接して保持された状態が得られる。（図４（Ｂ））
【００８５】
なお、ニッケル元素の導入方法としては、イオン注入法を利用してもよい。
【００８６】
次に５６０℃、１４時間の加熱処理を行う。この工程においては、開口４０５が形成された領域から矢印４０６で示されるように横成長が行われる。 横成長は、１００μｍ以上の長さに渡って行わすことができる。（図４（Ｃ））
【００８７】
この加熱処理は、５７０℃〜５８０℃程度以下の温度で行うことが好ましい。これは、上記温度以上の温度での加熱処理を行うと、横成長以外の結晶成長、即ちニッケルの作用によらない単なる加熱による結晶成長が進行し、横成長が阻害されてしまうからである。
【００８８】
こうして横成長領域を有する珪素膜４０７が得られる。（図４（Ｃ））
【００８９】
次に酸化珪素膜でなるマスク４０３を除去し、さらに露呈した珪素膜をパターニングすることにより、図４（Ｄ）の４０８で示す珪素膜のパターンを得る。
【００９０】
こうして得られた珪素膜パターン４０８は、結晶成長した方向に結晶構造が柱状に連なった特異な構造を有している。この結晶成長方向とチャネル領域におけるキャリアの移動方向とを合わせた構成とすることにより、高い移動度を有するＴＦＴを得ることができる。
【００９１】
この横成長技術は、結晶粒界の状態を制御できる技術として非常に有効なものである。即ち、多結晶状態の珪素膜を用いた場合、ＴＦＴの特性は結晶粒界の存在状態により大きく左右されるのであるが、横成長技術を用いた場合は、結晶粒界の存在状態を制御できるので、その存在によるＴＦＴ特性の悪影響を抑制することができる。このことは、多数のＴＦＴを作製する場合に各ＴＦＴの特性をそろえる上で重要なこととなる。
【００９２】
図４（Ｄ）の４０８で示す珪素膜パターンを得たら、図１（Ｃ）以下の作製工程に従ってＴＦＴを作製すればよい。
【００９３】
〔実施例６〕
本実施例は、実施例５に示した横成長技術に燐のドーピングによるニッケルのゲッタリング技術を組み合わせたものである。
【００９４】
図５に本実施例の作製工程を示す。まず図５（Ａ）に示すようにガラス基板４０１上に非晶質珪素膜４０２を成膜する。
【００９５】
次に開口４０５を有する酸化珪素膜でなるマスク４０３を配置し、さらにニッケル酢酸塩溶液を塗布し、４０４で示されるようにニッケル元素が表面に接して保持された状態を得る。
【００９６】
次に加熱処理を行い、４０６で示す横成長を行わせる。こうして結晶性珪素膜４０７を得る。（図５（Ｃ））
【００９７】
次にマスク４０３を利用して燐のドーピングをプラズマドーピング法（またはイオン注入法）を用いて行う。この工程においては、４１０で示される領域に燐のドーピングが行われる。
【００９８】
次に６２０℃、１時間の加熱処理を窒素雰囲気中において行う。この工程において、矢印４０９で示されるようにニッケル元素の移動が発生し、燐がドーピングされた４１０の領域にニッケル元素が集中する。即ち、加熱処理を施すことにより、（Ｃ）で示す結晶成長工程において拡散したニッケル元素が４１０の領域にゲッタリングされる。（図５（Ｄ））
【００９９】
次に得られた珪素膜をパターニングしてＴＦＴの活性層４０８を得る。後は実施例１に示した工程に従いＴＦＴを完成させる。
【０１００】
〔実施例７〕
本実施例では、他の実施例で示すようなＴＦＴを用いた装置の例を示す。図６に各種半導体装置の例を示す。これらの半導体装置は、ＴＦＴを少なくとも一部に用いている。
【０１０１】
図６（Ａ）に示すのは、携帯型の情報処理端末である。この情報処理端末は、本体２００１にアクティブマトリクス型の液晶ディスプレイまたはアクティブマトリクス型のＥＬディスプレイを備え、さらに外部から情報を取り込むためのカメラ部２００２を備えている。
【０１０２】
カメラ部２００２には、受像部２００３と操作スイッチ２００４が配置されている。
【０１０３】
情報処理端末は、今後益々その携帯性を向上させるために薄く、また軽くなるもと考えられている。
【０１０４】
このような構成においては、アクティブマトリクス型のディスプレイ２００５が形成された基板上周辺駆動回路や演算回路や記憶回路がＴＦＴでもって集積化されることが好ましい。
【０１０５】
図６（Ｂ）に示すのは、ヘッドマウントディスプレイである。この装置は、アクティブマトリクス型の液晶ディスプレイやＥＬディスプレイ２１０２を本体２１０１に備えている。また、本体２１０１は、バンド２１０３で頭に装着できるようになっている。
【０１０６】
図６（Ｃ）に示すのは、投影型の液晶表示装置であって、フロントプロジェクション型と称される装置である。
【０１０７】
この装置は、本体２２０１内に備えられた光源原２２０２からの光を反射型の液晶表示装置２２０３で光学変調し、光学系２２０４で拡大してスクリーン２２０５に画像を投影する機能を有している。
【０１０８】
このような構成において、光学系２２０４はコストの関係からなるべく小型化することが求められている。そしてそれに対応して表示装置２２０３も小型化することが求められている。
【０１０９】
アクティブマトリクス型のフラットパネルディスプレイを小型化した場合、アクティブマトリクス回路を駆動する周辺駆動回路をもアクティブマトリクス回路と同じ基板上に集積化することが求められる。
【０１１０】
これは、アクティブマトリクス回路が小型化した場合、周辺駆動回路を構成する回路を外付けのＩＣでもって構成してもそれを装着することが困難になるからである。
【０１１１】
よって、表示装置２２０３には、同一の基板上にアクティブマトリクス回路と周辺駆動回路とをＴＦＴでもって集積化する構成が採用される。
【０１１２】
ここでは、液晶表示装置２５０３として反射型のものを用いる例を示した。しかし、ここに透過型の液晶表示装置を用いてもよい。この場合、光学系を異なるものとなる。
【０１１３】
図６（Ｄ）に示すのは、携帯電話である。この装置は、本体２３０１にアクティブマトリクス型の液晶表示装置２３０４、操作スイッチ２３０５、音声入力部２３０３、音声出力部２３０２、アンテナ２３０６を備えている。
【０１１４】
また、最近は、（Ａ）に示す携帯型情報処理端末と（Ｄ）に示す携帯電話とを組み合わせたような構成も商品化されている。
【０１１５】
図６（Ｅ）に示すのは、携帯型のビデオカメラである。これは、本体２４０１に受像部２４０６、音声入力部２４０３、操作スイッチ２４０４、アクティブマトリクス型の液晶ディスプレイ２４０２、バッテリー２４０５を備えている。
【０１１６】
図６（Ｆ）に示すのは、リアプロジェクシン型の液晶表示装置である。この構成は、本体２５０１に投影用のスクリーンを備えた構造となっている。表示は、光源２５０２からの光を偏光ビームスプリッタ２５０４で分離し、この分離された光を反射型の液晶表示装置２５０３で光学変調し、この光学変調された画像を反射してリフレクター２５０５、２５０６で反射し、それをスクリーン２５０７に投影するものである。
【０１１７】
ここでは、液晶表示装置２５０３として反射型のものを用いる例を示した。しかし、ここに透過型の液晶表示装置を用いてもよい。この場合、光学系を変更すればよい。
【０１１８】
本明細書で開示する発明は、各種デジタル回路や高周波モジュール回路、演算回路やＣＰＵ回路等に利用することができる。
【０１１９】
【発明の効果】
本明細書で開示する発明を採用すると、ソース／ドレイン領域への金属元素のゲッタリングの際にソース／ドレイン領域のアニールも同時に行われ、またニッケル元素をチャネル領域から除去することができる。そして高い生産性と高い特性を有するＴＦＴを得ることができる。
【図面の簡単な説明】
【図１】 薄膜トランジスタの作製工程を示す図。
【図２】 薄膜トランジスタの作製工程を示す図。
【図３】 薄膜トランジスタの作製工程を示す図。
【図４】 結晶性珪素膜の作製工程を示す図。
【図５】 結晶性珪素膜の作製工程を示す図。
【図６】 結晶性珪素膜の作製工程を示す図。
【符号の説明】
１０１ ガラス基板
１０２ 非晶質珪素膜
１０３ 表面に接して保持されたニッケル元素
１０４ 結晶性珪素膜
１０６ タンタルでなるゲイト電極
１０７ 陽極酸化膜（酸化タンタル膜）
１０８ ソース領域
１００ 高抵抗領域（オフセット領域）
１０９ チャネル形成領域
１１０ ドレイン領域
１１１ ニッケルの移動方向
１１２ ニッケルの移動方向
１１３ 層間絶縁膜（窒化珪素膜）
１１４ 層間絶縁膜（アクリル樹脂膜）
１１５ ソース電極
１１６ ドレイン電極

Claims (9)

  1. 基板上に非晶質珪素膜を形成し、
    前記非晶質珪素膜の表面に珪素の結晶化を助長させる金属元素を保持させ、
    第１加熱処理を行い、前記非晶質珪素膜を結晶化して結晶性珪素膜を形成し、
    マスクを用いて前記結晶性珪素膜に選択的に燐をドーピングし、
    第２加熱処理を行い、前記燐が選択的にドーピングされた領域に前記金属元素をゲッタリングし、
    前記マスクを用いて前記領域を除去することを特徴とする半導体装置の作製方法。
  2. 基板上に非晶質珪素膜を形成し、
    前記非晶質珪素膜の表面の一部に珪素の結晶化を助長させる金属元素を保持させ、
    第１加熱処理を行い、前記金属元素が保持された領域から結晶成長を行い、結晶性珪素膜を形成し、
    前記領域に燐をドーピングし、
    第２加熱処理を行い、前記燐がドーピングされた前記領域に前記金属元素をゲッタリングすることを特徴とする半導体装置の作製方法。
  3. 基板上に非晶質珪素膜を形成し、
    前記非晶質珪素膜上に、前記非晶質珪素膜の一部を露呈するマスクを形成し、
    前記マスクを用いて前記非晶質珪素膜の前記一部に珪素の結晶化を助長させる金属元素を保持させ、
    第１加熱処理を行い、前記金属元素が保持された領域から結晶成長を行い、結晶性珪素膜を形成し、
    前記マスクを用いて前記領域に燐をドーピングし、
    第２加熱処理を行い、前記燐がドーピングされた前記領域に前記金属元素をゲッタリングすることを特徴とする半導体装置の作製方法。
  4. 請求項１において、
    前記領域を除去した後、前記結晶性珪素膜から活性層を形成することを特徴とする半導体装置の作製方法。
  5. 請求項２または請求項３において、
    前記ゲッタリングの後、前記結晶性珪素膜から活性層を形成することを特徴とする半導体装置の作製方法。
  6. 請求項４または請求項５において、
    前記活性層を用いて薄膜トランジスタを形成することを特徴とする半導体装置の作製方法。
  7. 請求項４乃至請求項６のいずれか１項において、
    前記活性層上に、タンタルまたはチタンを含む材料でなるゲイト電極を形成することを特徴とする半導体装置の作製方法。
  8. 請求項４乃至請求項７のいずれか１項において、
    前記活性層中のチャネル領域における前記金属元素の濃度は、５×１０１６原子／ｃｍ３以下であることを特徴とする半導体装置の作製方法。
  9. 請求項１乃至請求項８のいずれか１項において、
    前記金属元素は、Ｎｉ、Ｆｅ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種類であることを特徴とする半導体装置の作製方法。
JP16802197A 1997-06-10 1997-06-10 半導体装置の作製方法 Expired - Lifetime JP3844561B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP16802197A JP3844561B2 (ja) 1997-06-10 1997-06-10 半導体装置の作製方法
US09/094,345 US6303415B1 (en) 1997-06-10 1998-06-10 Semiconductor device and method of fabricating same
US09/939,767 US7081646B2 (en) 1997-06-10 2001-08-28 Semiconductor device and method of fabricating same
US10/951,593 US7157753B2 (en) 1997-06-10 2004-09-29 Semiconductor device and method of fabricating same
US11/520,590 US7371667B2 (en) 1997-06-10 2006-09-14 Semiconductor device and method of fabricating same
US12/149,980 US7868360B2 (en) 1997-06-10 2008-05-12 Semiconductor device with heat-resistant gate
US12/984,757 US20110095346A1 (en) 1997-06-10 2011-01-05 Semiconductor device and method of fabricating same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16802197A JP3844561B2 (ja) 1997-06-10 1997-06-10 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPH114000A JPH114000A (ja) 1999-01-06
JP3844561B2 true JP3844561B2 (ja) 2006-11-15

Family

ID=15860347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16802197A Expired - Lifetime JP3844561B2 (ja) 1997-06-10 1997-06-10 半導体装置の作製方法

Country Status (2)

Country Link
US (6) US6303415B1 (ja)
JP (1) JP3844561B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7075002B1 (en) * 1995-03-27 2006-07-11 Semiconductor Energy Laboratory Company, Ltd. Thin-film photoelectric conversion device and a method of manufacturing the same
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3844561B2 (ja) * 1997-06-10 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4180689B2 (ja) * 1997-07-24 2008-11-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4175437B2 (ja) * 1997-09-16 2008-11-05 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2000039628A (ja) * 1998-05-16 2000-02-08 Semiconductor Energy Lab Co Ltd 半導体表示装置
US6506635B1 (en) 1999-02-12 2003-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of forming the same
JP4731655B2 (ja) * 1999-02-12 2011-07-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4853845B2 (ja) * 1999-09-17 2012-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20020020840A1 (en) * 2000-03-10 2002-02-21 Setsuo Nakajima Semiconductor device and manufacturing method thereof
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
JP2002231627A (ja) 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
JP5088993B2 (ja) 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3961240B2 (ja) * 2001-06-28 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5072157B2 (ja) * 2001-09-27 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6861338B2 (en) 2002-08-22 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method of manufacturing the same
US7416928B2 (en) * 2004-09-08 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20070262311A1 (en) * 2006-05-11 2007-11-15 Toppoly Optoelectronics Corp. Flat panel display and fabrication method and thereof
US8877648B2 (en) 2009-03-26 2014-11-04 Semprius, Inc. Methods of forming printable integrated circuit devices by selective etching to suspend the devices from a handling substrate and devices formed thereby

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0693509B2 (ja) * 1983-08-26 1994-11-16 シャープ株式会社 薄膜トランジスタ
FR2613134B1 (fr) * 1987-03-24 1990-03-09 Labo Electronique Physique Dispositif semiconducteur du type transistor a effet de champ
JP2746403B2 (ja) * 1989-02-13 1998-05-06 コニカ株式会社 液晶表示装置およびその製造方法
JPH0464226A (ja) * 1990-07-04 1992-02-28 Tadahiro Omi 金属フッ化膜を備えた電子装置
JP2717237B2 (ja) * 1991-05-16 1998-02-18 株式会社 半導体エネルギー研究所 絶縁ゲイト型半導体装置およびその作製方法
JPH05109737A (ja) 1991-10-18 1993-04-30 Casio Comput Co Ltd 薄膜トランジスタの製造方法
TW226478B (en) 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5604360A (en) 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
US5843225A (en) 1993-02-03 1998-12-01 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor and process for fabricating semiconductor device
JPH06296023A (ja) 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
DE69428387T2 (de) 1993-02-15 2002-07-04 Semiconductor Energy Lab Herstellungsverfahren für eine kristallisierte Halbleiterschicht
JP3137797B2 (ja) 1993-03-12 2001-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
CN1095204C (zh) * 1993-03-12 2002-11-27 株式会社半导体能源研究所 半导体器件和晶体管
US5624851A (en) 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
TW241377B (ja) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US5569936A (en) 1993-03-12 1996-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device employing crystallization catalyst
JP3193803B2 (ja) 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
JP3637069B2 (ja) * 1993-03-12 2005-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3535205B2 (ja) * 1993-03-22 2004-06-07 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US5501989A (en) 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
US5481121A (en) 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
JP3450376B2 (ja) * 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5488000A (en) 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
JPH0766426A (ja) 1993-08-27 1995-03-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US5663077A (en) * 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
TW357415B (en) 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same
US5492843A (en) * 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2975973B2 (ja) 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2762215B2 (ja) 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP2814049B2 (ja) 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW264575B (ja) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5612250A (en) 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
JP3562590B2 (ja) 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
JP2860869B2 (ja) 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5654203A (en) 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
KR100319332B1 (ko) 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
TW279275B (ja) * 1993-12-27 1996-06-21 Sharp Kk
JP2720779B2 (ja) 1993-12-28 1998-03-04 日本電気株式会社 薄膜トランジスタおよびその製造方法
JP3378078B2 (ja) 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN1095090C (zh) * 1994-05-31 2002-11-27 株式会社半导体能源研究所 一种有源矩阵型液晶显示器
JPH07335906A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
KR100306527B1 (ko) * 1994-06-15 2002-06-26 구사마 사부로 박막반도체장치의제조방법,박막반도체장치
JP3072000B2 (ja) 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5712191A (en) 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3894969B2 (ja) * 1994-09-30 2007-03-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5915174A (en) * 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
JP3942651B2 (ja) 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3486240B2 (ja) 1994-10-20 2004-01-13 株式会社半導体エネルギー研究所 半導体装置
JP3539821B2 (ja) 1995-03-27 2004-07-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW447144B (en) 1995-03-27 2001-07-21 Semiconductor Energy Lab Semiconductor device and a method of manufacturing the same
KR100265179B1 (ko) * 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
US5956581A (en) * 1995-04-20 1999-09-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5977559A (en) 1995-09-29 1999-11-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor having a catalyst element in its active regions
US6800875B1 (en) * 1995-11-17 2004-10-05 Semiconductor Energy Laboratory Co., Ltd. Active matrix electro-luminescent display device with an organic leveling layer
TWI228625B (en) * 1995-11-17 2005-03-01 Semiconductor Energy Lab Display device
TW309633B (ja) * 1995-12-14 1997-07-01 Handotai Energy Kenkyusho Kk
TW319912B (ja) * 1995-12-15 1997-11-11 Handotai Energy Kenkyusho Kk
US5888858A (en) * 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
TW322591B (ja) * 1996-02-09 1997-12-11 Handotai Energy Kenkyusho Kk
KR100386203B1 (ko) * 1996-02-29 2003-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전기광학장치및그제조방법
US5815506A (en) * 1996-06-24 1998-09-29 Comsat Corporation Method for providing an overlay short messaging service in a mobile satellite communication system
US6133119A (en) 1996-07-08 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method manufacturing same
US6133075A (en) 1997-04-25 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US5879347A (en) * 1997-04-25 1999-03-09 Gynecare, Inc. Apparatus for controlled thermal treatment of tissue
JP3376247B2 (ja) 1997-05-30 2003-02-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
JP3844561B2 (ja) * 1997-06-10 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3939399B2 (ja) 1997-07-22 2007-07-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4318768B2 (ja) 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6121660A (en) 1997-09-23 2000-09-19 Semiconductor Energy Laboratory Co., Ltd. Channel etch type bottom gate semiconductor device
US6004878A (en) * 1998-02-12 1999-12-21 National Semiconductor Corporation Method for silicide stringer removal in the fabrication of semiconductor integrated circuits

Also Published As

Publication number Publication date
US20090026507A1 (en) 2009-01-29
US20110095346A1 (en) 2011-04-28
US7081646B2 (en) 2006-07-25
JPH114000A (ja) 1999-01-06
US7371667B2 (en) 2008-05-13
US7868360B2 (en) 2011-01-11
US20020006712A1 (en) 2002-01-17
US6303415B1 (en) 2001-10-16
US7157753B2 (en) 2007-01-02
US20050045950A1 (en) 2005-03-03
US20070034913A1 (en) 2007-02-15

Similar Documents

Publication Publication Date Title
JP3844561B2 (ja) 半導体装置の作製方法
JP3974229B2 (ja) 半導体装置の作製方法
KR100596343B1 (ko) 반도체장치및그제조방법
JP3717634B2 (ja) 半導体装置の作製方法
JP3973723B2 (ja) 半導体装置の作製方法
US6380011B1 (en) Semiconductor device and a method of manufacturing the same
US7612375B2 (en) Semiconductor device and method for fabricating the same
JP3295346B2 (ja) 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
US7675060B2 (en) Semiconductor device and method for producing it
JP4831850B2 (ja) 薄膜トランジスタの作製方法
JPH10335672A (ja) 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
JPH1140498A (ja) 半導体装置の作製方法
JPH10214974A (ja) 半導体装置およびその作製方法
JP4583540B2 (ja) 半導体装置およびその作製方法
JP3942699B2 (ja) 半導体装置の作製方法
JP4059095B2 (ja) 相補型薄膜トランジスタ回路、電気光学装置、電子機器
JP2000003875A (ja) 半導体装置およびその作製方法
JP4656685B2 (ja) 半導体装置
JP4127467B2 (ja) 半導体装置の作製方法
JP4853845B2 (ja) 半導体装置の作製方法
JP4758000B2 (ja) 半導体装置の作製方法
JP4128271B2 (ja) 半導体装置の作製方法
JP2003008024A (ja) 薄膜トランジスタ及び半導体装置及び表示装置
JP2000164598A (ja) 半導体装置の作製方法
JP2008113012A (ja) 相補型薄膜トランジスタ回路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040413

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040413

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060816

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090825

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090825

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100825

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100825

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110825

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110825

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120825

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120825

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130825

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term