JPH0766426A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法

Info

Publication number
JPH0766426A
JPH0766426A JP23546393A JP23546393A JPH0766426A JP H0766426 A JPH0766426 A JP H0766426A JP 23546393 A JP23546393 A JP 23546393A JP 23546393 A JP23546393 A JP 23546393A JP H0766426 A JPH0766426 A JP H0766426A
Authority
JP
Japan
Prior art keywords
film
silicon
forming
island
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23546393A
Other languages
English (en)
Inventor
Yasuhiko Takemura
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP23546393A priority Critical patent/JPH0766426A/ja
Priority to US08/280,461 priority patent/US5663077A/en
Publication of JPH0766426A publication Critical patent/JPH0766426A/ja
Priority to US08/768,465 priority patent/US5966594A/en
Priority to US09/362,040 priority patent/US6210997B1/en
Priority to US09/779,829 priority patent/US6465284B2/en
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 耐熱性の劣る基板上に良好な特性を示す絶縁
ゲイト型(MIS型)シリコン半導体装置を作製する方
法に関して、特にゲイト絶縁膜およびその作製方法を提
供する。 【構成】 酸素等の酸化雰囲気中にシリコン半導体表面
をさらし、これを400〜700℃、好ましくは500
〜600℃に加熱するか、もしくは数10秒〜数分間、
可視もしくは近赤外光の強光を照射することによって、
表面にごく薄い酸化膜を形成し、しかる後にTEOS等
の有機シランと酸素を原料とするプラズマCVD法によ
って酸化珪素膜を成膜し、所望の厚さのゲイト絶縁膜と
する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ガラス等の絶縁基板、
あるいは各種基板上に形成された絶縁性被膜上に設けら
れた非単結晶珪素膜を用いた絶縁ゲイト構造を有する半
導体装置、例えば、薄膜トランジスタ(TFT)や薄膜
ダイオード(TFD)、またはそれらを応用した薄膜集
積回路、特にアクティブ型液晶表示装置(液晶ディスプ
レー)用薄膜集積回路の作製方法に関するものである。
【0002】
【従来の技術】近年、ガラス等の絶縁基板上にTFTを
有する半導体装置、例えば、TFTを画素の駆動に用い
るアクティブ型液晶表示装置やイメージセンサー、三次
元IC等が開発されている。
【0003】これらの装置に用いられるTFTには、薄
膜状の珪素半導体を用いるのが一般的である。薄膜状の
珪素半導体としては、非晶質珪素半導体(a−Si)か
らなるものと結晶性を有する珪素半導体からなるものの
2つに大別される。非晶質珪素半導体は作製温度が低
く、気相法で比較的容易に作製することが可能で量産性
に富むため、最も一般的に用いられているが、導電率等
の物性が結晶性を有する珪素半導体に比べて劣るため、
今後より高速特性を得る為には、結晶性を有する珪素半
導体からなるTFTの作製方法の確立が強く求められて
いた。尚、結晶性を有する珪素半導体としては、多結晶
珪素、微結晶珪素、結晶成分を含む非晶質珪素、結晶性
と非晶質性の中間の状態を有するセミアモルファス珪素
等が知られている。
【0004】これらの珪素膜を用いて絶縁ゲイト構造を
得るには、珪素膜表面に何らかの手段によって界面特性
の優れた絶縁膜を形成する必要があった。例えば、石英
基板のように高温に耐える基板上であれば、熱酸化とい
う手段を用いてゲイト絶縁膜を得ることができた。石英
基板は高価であり、かつ、融点が高いために大面積化が
困難であるということで、融点が低くてより量産性に優
れ、安価な他のガラス材料(例えば、コーニング705
9番)を基板として使用することが望まれた。しかし、
より安価な基板材料を使用した場合には、熱酸化膜を得
るだけの高温に基板が耐えないという問題があった。そ
のため、より低温で形成できる物理的気相成長法(PV
D法、例えばスパッタ法)や化学的気相成長法(CVD
法、例えばプラズマCVD法、光CVD法等)によって
形成される。
【0005】しかしながら、これらPVD法、CVD法
によって作製した絶縁膜はピンホールが多く、また、界
面特性も良くなかった。このため、TFTとした場合の
電界移動度やサブスレシュホールド特性値(S値)が、
良くないという問題点、あるいはゲイト電極のリーク電
流が多く、劣化がひどく、歩留りが低いという問題点が
あった。特にもともと移動度の小さな非晶質珪素を用い
たTFTの場合には、このようなゲイト絶縁膜の特性は
あまり問題とならなかったが、移動度の高い結晶性の珪
素膜を用いたTFTでは、珪素膜自体よりもゲイト絶縁
膜の特性の方が大きな問題となった。
【0006】
【発明が解決しようとする課題】本発明は、上記の問題
を解決する手段を提供するものである。すなわち、結晶
性珪素膜を用いて、特性、信頼性、歩留りに優れたTF
Tの作製方法を提供する場合において、特に基板材料に
影響を与えない条件のもとで、ゲイト絶縁膜の作製方法
やゲイト絶縁膜の構造を提供することを課題とする。
【課題を解決するための手段】
【0007】本発明は、酸素や酸化窒素、オゾン等の酸
化雰囲気のなかで、島状の結晶性珪素膜に基板材料に対
して影響を与えない波長の強光を照射(光アニール)
し、あるいは、基板材料に対して影響を与えない温度で
島状の結晶性珪素膜を熱アニールすることによって、そ
の表面に薄い酸化珪素膜(熱酸化膜)を形成し、さら
に、これを覆って、公知の各種CVD法で厚い酸化珪素
膜を形成し、所望の厚さのゲイト絶縁膜とすることを特
徴とする。特にテトラ・エトキシ・シラン(TEOS)
等の有機シランを珪素源とし、酸素、オゾン、酸化窒素
等の酸化性気体を酸化材として、CVD反応させて、酸
化珪素を得ることを特徴とする。CVD法としては、減
圧CVD法、常圧CVD法、光CVD法、プラズマCV
D法、またはこれらの併用を用いればよい。また、より
安定な特性を得るためには、CVD法によって酸化珪素
膜を形成した後、再び、前記の可視・近赤外光による光
アニールもしくは400〜700℃の熱アニールを、酸
素および窒素の化合物(たとえば一酸化二窒素等)また
は混合気体(例えば窒素4:酸素1の混合気体)の雰囲
気においておこなうとよい。
【0008】本発明において、光を照射する場合には1
0〜1000秒程度の比較的短い時間照射し、珪素膜の
表面の温度を900〜1200℃に上昇させることが望
ましい。なお、光の波長としては、珪素膜には吸収さ
れ、基板では実質的に吸収されない波長の光であること
が望ましい。具体的には近赤外光から可視光にかけての
光、好ましくは波長が4μm〜0.5μmの光(例えば
波長1.3μmにピークを有する赤外光)が好ましい。
【0009】また、本発明において、熱アニールをおこ
なう場合には、基板にソリや縮み等の影響を与えない温
度でおこなうことが望ましく、具体的には、400〜7
00℃、好ましくは500〜600℃の中温の条件でお
こなうことが望ましい。一般的には基板の歪み温度(歪
み点)以下でおこなうべきであるが、予め基板に熱的な
処置をほどこして、内部の歪みエネルギーを開放してお
くことによって、歪み温度以上でも縮みを十分に小さく
できるので、このような場合には歪み温度以上の温度で
あってもかまわない。
【0010】本発明に用いられる結晶性珪素膜の作製方
法は、レーザーやそれと同等な強光の照射による結晶
化、あるいは熱アニールによる結晶化いずれでも採用で
きる。特に、熱アニールによる場合で、ニッケル等の結
晶化を助長せしめる金属元素を用いて、通常の固相成長
温度よりも低温で結晶化を行う方法を採用した場合に
は、本発明は新たな効果を生じる。結晶化を助長させる
元素としては、8族元素であるFe、Co、Ni、R
u、Rh、Pd、Os、Ir、Ptを用いることができ
る。また3d元素であるSc、Ti、V、Cr、Mn、
Cu、Znも利用することができる。さらに、実験によ
れば、Au、Ag、においても結晶化の作用が確認され
ている。特に上記元素の中で、顕著な効果が得られ、そ
の作用で結晶化した結晶性珪素膜を用いてTFTの動作
が確認されているのがNiである。
【0011】これらの金属を添加された珪素膜は針状に
結晶が成長することが観察されている。しかしながら、
全面が結晶化してしまうわけではなく、結晶と結晶の間
に非晶質もしくはそれと同程度の結晶性の低い領域が取
り残される。このような金属元素の添加された珪素膜は
針状に結晶が成長し、その幅も被膜の厚さの0.5〜2
倍であり、さらに<111>方向の成長方向でなく、幅
方向、すなわち結晶の側面への成長は少ない。このた
め、前記非晶質領域は長時間のアニールでも結晶化せ
ず、これをTFTに用いた場合には特性の劣化が問題と
なった。ところが、上記の強光を照射する方法を採用し
た場合には、光エネルギーの一部が結晶成長にも使用さ
れ、結晶の側面への成長が促進される。このため、緻密
な結晶性珪素膜が得られる。
【0012】
【作用】強光を照射して、あるいは中温でのアニールに
よって得られる熱酸化膜の厚さは、20〜200Å、代
表的には100Åであるが、公知のPVD法、CVD法
による膜とは異なり、ピンホールのない非常に緻密で均
一な厚さの膜である。また、珪素膜との界面も理想的な
状態である。この熱酸化膜の上にさらに厚い絶縁膜、代
表的には酸化珪素膜を重ねるのであるから、ピンホール
に起因するリーク電流は小さく、歩留りも向上する。ま
た、珪素膜との界面が良好であるので、TFTとした場
合の各種特性値が向上し、信頼性も高い。特に図4
(A)に示すように、従来のTFTプロセスにおいて
は、島状珪素膜を作製した際に、オーバーエッチによっ
て珪素膜の端に空孔が生じた。特に下地膜が柔らかい
(エッチングレートが大きい)場合には、顕著であっ
た。そして、従来のPVD法やCVD法ではこの空孔を
うまく埋めきれず、クラック等によってリーク電流が発
生することが多かった。(図4(B))
【0013】しかし、本発明においては、珪素膜の周囲
に一様な厚さのピンホール等のない熱酸化膜が形成され
るので上記のようなクラックが生じても、使用上はほと
んど問題がない。(図4(C)) このような良質な酸化膜は、従来は高温の熱酸化によっ
てのみ得られていたが、そのためには基板の耐熱性に大
きな制約があった。しかしながら、本発明では、そのよ
うな基板の耐熱性に対する制約は取り払われた。
【0014】
【実施例】〔実施例1〕本実施例は、ガラス基板上に形
成された結晶性珪素膜を用いたPチャネル型TFT(P
TFTという)とNチャネル型TFT(NTFTとい
う)とを相補型に組み合わせた回路を形成する例であ
る。本実施例の構成は、アクティブ型の液晶表示装置の
画素電極のスイッチング素子や周辺ドライバー回路、さ
らにはイメージセンサや集積回路に利用することができ
る。
【0015】図1に本実施例の作製工程の断面図を示
す。まず、基板(コーニング7059)101上にスパ
ッタリング法によって厚さ2000Åの酸化珪素の下地
膜102を形成した。基板は、下地膜の成膜の前もしく
は後に、歪み温度よりも高い温度でアニールをおこなっ
た後、0.1〜1.0℃/分で歪み温度以下まで徐冷す
ると、その後の温度上昇を伴う工程(本発明の赤外光照
射および熱アニールによる酸化工程を含む)での基板の
収縮が少なく、マスク合わせが用意となる。コーニング
7059基板では、620〜660℃で1〜4時間アニ
ールした後、0.1〜1.0℃/分、好ましくは、0.
1〜0.3℃/分で徐冷し、450〜590℃まで温度
が低下した段階で取り出すとよい。
【0016】次に、プラズマCVD法によって、厚さ5
00〜1500Å、例えば1000Åの真性(I型)の
非晶質珪素膜を成膜した。そして、窒素不活性雰囲気化
(大気圧)、600℃、48時間アニールして結晶化さ
せ、珪素膜を10〜1000μmの大きさにパターニン
グして、島状の珪素膜(TFTの活性層)103を形成
した。そして、酸素雰囲気中で、0.5〜4μmここで
は0.8〜1.4μmにピークをもつ赤外光を30〜1
80秒照射し、活性層103の表面に酸化珪素膜104
を形成した。雰囲気に0.1〜10%のHClを混入し
てもよかった。(図1(A))
【0017】赤外線の光源としてはハロゲンランプを用
いた。赤外光の強度は、モニターの単結晶シリコンウェ
ハー上の温度が900〜1200℃の間にあるように調
整した。具体的には、シリコンウェハーに埋め込んだ熱
電対の温度をモニターして、これを赤外線の光源にフィ
ードバックさせた。本実施例では、昇温・降温は、図3
(A)もしくは(B)のようにおこなった。昇温は、一
定で速度は50〜200℃/秒、降温は自然冷却で20
〜100℃であった。
【0018】図3(A)は一般的な温度サイクルで、昇
温時間a、保持時間b、降温時間cの3つの過程からな
る。しかし、この場合には試料は室温から1000℃も
の高温へ、さらに高温状態から室温へと急激に加熱・冷
却されるので、珪素膜や基板に与える影響が大きく、珪
素膜の剥離の可能性も高い。この問題を解決するために
は、図3(B)のように、保持に達する前に、プレヒー
ト時間dやポストヒート時間fを設け、保持時間に達す
る前に200〜500℃の基板や膜に大きな影響を与え
ない温度に保持しておくことが望ましい。
【0019】この赤外光照射は、珪素膜を選択的に加熱
することになるので、ガラス基板への加熱を最小限に抑
えることができる。そして、珪素膜中の欠陥や不体結合
手を減少させるのにも非常に効果がある。この赤外光照
射によって形成された酸化珪素104の厚さは50〜1
50Åであった。
【0020】つぎにプラズマCVD法によって厚さ10
00Åの酸化珪素膜105をゲイト絶縁膜として成膜し
た。CVDの原料ガスとしてはTEOS(テトラ・エト
キシ・シラン、Si(OC2 5 4 )と酸素を用い、
成膜時の基板温度は300〜550℃、例えば400℃
とした。TEOSと酸素以外に、トリクロロエチレン
(TCE)ガスも用いた。流量比としては、代表的には
TEOS:酸素:TCE=5:10:1としたが、使用
するCVD装置の特性に応じて、ガスの流量比を変更し
てもよいことは言うまでもない。(図1(B)) このようにして混合されたTCEは反応によって酸化珪
素膜中に塩素原子を供給する。塩素は電極との反応を防
止したり、ナトリウム等の可動イオンが外部から侵入す
ることを防止する上で効果がある。また、同様な効果を
得るには酸化珪素膜中に燐を混入させてもよい。
【0021】引き続いて、減圧CVD法によって、厚さ
3000〜8000Å、例えば6000Åの多結晶珪素
(0.01〜0.2%の燐を含む)膜を成膜した。そし
て、この珪素膜をパターニングして、ゲイト電極10
6、107を形成した。次に、イオンドーピング法(プ
ラズマドーピング法とも言う)によって、活性層領域
(ソース/ドレイン、チャネルを構成する)にゲイト電
極106、107をマスクとして、自己整合的にPもし
くはN導電型を付与する不純物を添加した。ドーピング
ガスとして、フォスフィン(PH3 )およびジボラン
(B26 )を用い、前者の場合は、加速電圧を60〜
90kV、例えば80kV、後者の場合は、40〜80
kV、例えば65kVとする。ドース量は1×1015
8×1015cm-2、例えば、燐を5×1015cm-2、ホ
ウ素を2×1015cm-2とした。ドーピングに際して
は、一方の領域をフォトレジストで覆うことによって、
それぞれの元素を選択的にドーピングした。この結果、
N型の不純物領域111と113、P型の不純物領域1
08と109が形成され、Pチャネル型TFT(PTF
T)の領域とNチャネル型TFT(NTFT)との領域
を形成することができた。
【0022】その後、レーザー光の照射によってアニー
ル行った。レーザー光としては、KrFエキシマレーザ
ー(波長248nm、パルス幅20nsec)を用いた
が、他のレーザーであってもよい。レーザー光の照射条
件は、エネルギー密度が200〜400mJ/cm2
例えば250mJ/cm2 とし、一か所につき2〜10
ショット、例えば2ショット照射した。このレーザー光
の照射時に基板を200〜450℃程度に加熱すること
によって、効果を増大せしめてもよい。(図1(C))
【0023】また、この工程は、近赤外光によるランプ
アニールによる方法でもよい。近赤外線は非晶質珪素よ
りも結晶化した珪素へは吸収されやすく、1000℃以
上の熱アニールにも匹敵する効果的なアニールを行うこ
とができる。その反面、ガラス基板(遠赤外光はガラス
基板に吸収されるが、可視・近赤外光(波長0.5〜4
μm)は吸収されにくい)へは吸収されにくいので、ガ
ラス基板を高温に加熱することがなく、また短時間の処
理ですむので、ガラス基板の縮みが問題となる工程にお
いては最適な方法であるといえる。
【0024】続いて、厚さ6000Åの酸化珪素膜11
4を層間絶縁物としてプラズマCVD法によって形成し
た。この層間絶縁物としてはポリイミドを利用してもよ
い。さらにコンタクトホールを形成して、金属材料、例
えば、窒化チタンとアルミニウムの多層膜によってTF
Tの電極・配線115、116、117を形成した。最
後に、1気圧の水素雰囲気で350℃、30分のアニー
ルを行い、TFTを相補型に構成した半導体回路を完成
した。(図1(D))
【0025】上記に示す回路は、PTFTとNTFTと
を相補型に設けたCMOS構造であるが、上記工程にお
いて、2つのTFTを同時に作り、中央で切断すること
により、独立したTFTを2つ同時に作製することも可
能である。本実施例で得られたTFTの特性に関して
は、NTFTの移動度は110〜200cm2 /Vs、
S値は0.2〜0.5V/桁、PTFTの移動度は50
〜120cm2 /Vs、S値は0.4〜0.6V/桁で
あり、公知のPVD法やCVD法によってゲイト絶縁膜
を形成した場合に比較して、移動度は2割以上高く、S
値は半減した。
【0026】〔実施例2〕本実施例も相補型TFT回路
に関するものである。図2を用いて、本実施例を説明す
る。まずガラス基板201として、コーニング7059
基板を用い、620〜660℃で1〜4時間アニールし
た後、0.1〜1.0℃/分、好ましくは、0.1〜
0.3℃/分で徐冷し、450〜590℃まで温度が低
下した段階で取り出した。そして、基板上に下地膜20
2を形成し、さらに、プラズマCVD法によって厚さ3
00〜800Åのアモルファス(非晶質)珪素膜203
を成膜した。そして、厚さ1000Åの酸化珪素のマス
ク204を用いて205で示される領域に厚さ20〜5
0Åのニッケル膜をスパッタ法で成膜した。ニッケル膜
は連続した膜状でなくともよい。この後、窒素雰囲気下
で500〜620℃、例えば550℃、8時間の加熱ア
ニールを行い、珪素膜203の結晶化を行った。結晶化
は、ニッケルと珪素膜が接触した領域205を出発点と
して、矢印で示されるように基板に対して平行な方向に
結晶成長が進行した。(図2(A))
【0027】次に、シリコン膜203をパターニングし
て、島状の活性層領域205を形成した。活性層のエッ
チングは垂直方向に異方性を有するRIE法によって行
った。この際、図2(A)に斜線で示された領域がニッ
ケルが高濃度に存在する領域である。これらの領域は、
その間の結晶化している領域に比較してニッケルの濃度
が1桁近く高いことが判明している。したがって、本実
施例においては、TFTのチャネル形成領域はこれらの
ニッケル濃度の高い領域を避けて形成されるようにし
た。本実施例の活性層中でのニッケル濃度は、1017
1019cm-3程度であった。その後、基板を酸素雰囲気
で600℃で1時間アニールした。この結果、活性層の
表面に20〜200Å、代表的には40〜100Åの厚
さの熱酸化膜204が形成された。この工程によって、
先の熱アニールによって結晶化した領域の結晶性をさら
に向上させた。(図2(B))
【0028】さらにテトラ・エトキシ・シラン(TEO
S)を原料として、酸素雰囲気中のプラズマCVD法に
よって、酸化珪素のゲイト絶縁膜(厚さ70〜120n
m、典型的には120nm)207を形成した。成膜時
にはTEOSに対して流量比で3〜50%のトリクロロ
エチレン(TCE)を添加した。基板温度は350℃と
した。酸化珪素膜207を形成した後、再び、酸素雰囲
気中で600℃で1時間アニールをおこなった。こうし
てゲイト絶縁膜207を形成した。(図2(C)) 次に厚さ6000Åのアルミニウム膜(0.01〜0.
2重量%のスカンジウムを含む)をスパッタ法で形成
し、パターニングを行うことによって、ゲイト電極20
9、210を形成した。そして、陽極酸化法によってゲ
イト電極の周囲を陽極酸化物211、212で被覆し
た。陽極酸化は、酒石酸が1〜5%含まれたエチレング
リコール溶液中で行った。得られた酸化物層211、2
12の厚さは2000Åであった。なお、この酸化物2
11と212は、後のイオンドーピング工程において、
オフセットゲイト領域を形成する厚さとなるので、オフ
セットゲイト領域の長さを上記陽極酸化工程で決めるこ
とができる。
【0029】その後、N型およびP型の不純物をイオン
ドーピング法で注入し、自己整合的にP型ソース領域2
13、P型ドレイン領域215、N型ソース領域21
6、N型ドレイン領域218、チャネル形成領域21
4、217を形成した。そして、KrFレーザー光を照
射することによって、不純物導入のために結晶性の劣化
した珪素膜の結晶性を改善させた。このときにはレーザ
ー光のエネルギー密度は250〜300mJ/cm2
した。このレーザー照射によって、このTFTのソース
/ドレインのシート抵抗は300〜800Ω/cm2
なった。また、この工程は赤外光のランプアニールによ
って行ってもよい。(図2(D))
【0030】その後、酸化珪素またはポリイミドによっ
て層間絶縁物219を形成し、コンタクトホールを形成
して、TFTのソース/ドレイン領域にクロム/アルミ
ニウム多層膜で電極220、221,222を形成し
た。最後に、水素中で200〜400℃で2時間アニー
ルして、水素化をおこなった。このようにして、TFT
を完成した。さらにより耐湿性を向上させるために、全
面に窒化珪素等でパッシベーション膜を形成してもよ
い。(図2(E))
【0031】〔実施例3〕図5に本実施例の作製工程の
断面図を示す。まず、基板(コーニング7059)50
1上にスパッタリング法によって厚さ2000Åの酸化
珪素の下地膜502を形成した。基板は、下地膜の成膜
の前に620〜660℃で1〜4時間アニールした後、
0.1〜1.0℃/分、好ましくは、0.1〜0.3℃
/分で徐冷し、450〜590℃まで温度が低下した段
階で取り出した。
【0032】次に、プラズマCVD法によって、厚さ5
00〜1500Å、例えば1000Åの真性(I型)の
非晶質珪素膜を成膜した。そして、窒素雰囲気下(大気
圧)、600℃、48時間アニールして結晶化させ、珪
素膜を10〜1000μmの大きさにパターニングし
て、島状の珪素膜(TFTの活性層)503を形成し
た。そして、酸素雰囲気中で、0.5〜4μmここでは
0.8〜1.4μmにピークをもつ赤外光を30〜18
0秒照射し、活性層503の表面に酸化珪素膜504を
形成した。赤外線の照射に関しては実施例1と同じ条件
とした。雰囲気に0.1〜10%のHClを混入しても
よかった。(図5(A))
【0033】つぎにプラズマCVD法によって厚さ10
00Åの酸化珪素膜505をゲイト絶縁膜として成膜し
た。CVDの原料ガスとしてはTEOS(テトラ・エト
キシ・シラン、Si(OC2 5 4 )と酸素を用い、
成膜時の基板温度は300〜550℃、例えば400℃
とした。TEOSと酸素以外に、トリクロロエチレン
(TCE)ガスも用いた。流量比としては、代表的には
TEOS:酸素:TCE=5:10:1としたが、使用
するCVD装置の特性に応じて、ガスの流量比を変更し
てもよいことは言うまでもない。
【0034】引き続いて、減圧CVD法によって、厚さ
3000〜8000Å、例えば6000Åの多結晶珪素
(0.01〜0.2%の燐を含む)膜を成膜した。ゲイ
ト電極の材料としては、この他に珪素とモリブテンの多
層膜、珪素と珪化モリブテンの多層膜、珪素とチタンの
多層膜、珪素と珪化チタンの多層膜、珪素とタングステ
ンの多層膜、珪素と珪化タングステンの多層膜等を用い
ることもできる。そして、この珪素膜をパターニングし
て、ゲイト電極506を形成した。次に、イオンドーピ
ング法(プラズマドーピング法とも言う)によって、活
性層領域(ソース/ドレイン、チャネルを構成する)に
ゲイト電極506をマスクとして、自己整合的にN導電
型を付与する不純物を添加した。ドーピングガスとし
て、フォスフィン(PH3 )を用い、加速電圧を60〜
90kV、例えば80kVとした。ドース量は1×10
15〜8×1015cm-2、例えば、5×1015cm-2とし
た。この結果、N型の不純物領域507と509が形成
された。
【0035】その後、レーザー光の照射によってアニー
ル行った。レーザー光としては、KrFエキシマレーザ
ー(波長248nm、パルス幅20nsec)を用いた
が、他のレーザーであってもよい。レーザー光の照射条
件は、エネルギー密度が200〜400mJ/cm2
例えば250mJ/cm2 とし、一か所につき2〜10
ショット、例えば2ショット照射した。このレーザー光
の照射時に基板を200〜450℃程度に加熱すること
によって、効果を増大せしめてもよい。また、この工程
は、近赤外光によるランプアニールによる方法でもよ
い。(図5(B))
【0036】続いて、厚さ3000〜6000Å、例え
ば9000Åの酸化珪素膜510をプラズマCVD法に
よって形成した。(図5(C)) 次に、公知のRIE法による異方性ドライエッチングを
行うことによって、この酸化珪素膜510のエッチング
をおこなった。この際、その高さが9000Åあるゲイ
ト電極506の側面においては、その高さ方向の厚さが
膜厚(酸化珪素膜の膜厚9000Åのこと)の約2倍と
なる。また、この際、ゲイト絶縁膜である酸化珪素膜5
05をも続けてエッチングしてしまい、ソース/ドレイ
ン領域507、509を露呈させた。以上の工程によっ
て、ゲイト電極の側面には概略三角形状の絶縁物511
が残った。(図5(D))
【0037】その後、図5(E)に示すように、厚さ5
0〜500Åのチタン膜512をスパッタ法によって形
成した。次に、これを250〜450℃に加熱してチタ
ンとシリコンを反応させ、珪化チタン領域513、51
5を不純物領域(ソース/ドレイン)上に形成した。ま
た、ゲイト電極の材料(燐ドープ珪素)とも反応して珪
化チタン領域514が形成された。珪化チタンは、30
〜100μΩ・cmという低い抵抗率であるので、実質
的なソースおよびドレイン領域のシート抵抗は10Ω/
□以下であった。
【0038】この工程は赤外光のランプアニールによる
ものでもよい。ランプアニールを行う場合には、被照射
面表面が600〜1000℃程度になるように、600
℃の場合は数分間、1000℃の場合は数秒間のランプ
照射を行うようにする。(図5(F))
【0039】この後、過酸化水素とアンモニアと水とを
5:2:2で混合したエッチング液でTi膜のエッチン
グした。この際、珪化チタン層513、514、515
はエッチングされないので、残存させることができる。
最後に、図5(G)に示すように、全面に層間絶縁物5
16として、CVD法によって酸化珪素膜を厚さ500
0Å形成し、TFTのソース/ドレインにコンタクトホ
ールを形成し、アルミニウム配線・電極517、518
を形成した。以上の工程によって、TFTが完成され
た。本実施例では、アルミニウム電極517、518と
ソース/ドレインの珪素が直接、接触しない構造になっ
ているので極めて良好なコンタクトが得られた。以上に
よって、TFTが完成された。不純物領域の活性化のた
めに、さらに200〜400℃で水素アニールをおこな
ってもよい。
【0040】〔実施例4〕図6に本実施例の作製工程の
断面図を示す。まず、基板(コーニング7059)60
1上にスパッタリング法によって厚さ2000Åの酸化
珪素の下地膜602を形成した。基板は、下地膜の成膜
の前に620〜660℃で1〜4時間アニールした後、
0.1〜1.0℃/分、好ましくは、0.1〜0.3℃
/分で徐冷し、450〜590℃まで温度が低下した段
階で取り出した。
【0041】次に、プラズマCVD法によって、厚さ5
00〜1500Å、例えば1000Åの真性(I型)の
非晶質珪素膜を成膜した。そして、実施例2と同様にニ
ッケルを触媒として用いる手法によって珪素膜の結晶化
をおこなった。結晶化条件は窒素雰囲気下(大気圧)、
550℃、4時間である。そして、珪素膜を10〜10
00μmの大きさにパターニングして、島状の珪素膜
(TFTの活性層)603を形成した。そして、酸素雰
囲気中、600℃で1時間酸化して、活性層603の表
面に酸化珪素膜604を形成した。(図6(A))
【0042】つぎにプラズマCVD法によって厚さ10
00Åの酸化珪素膜605をゲイト絶縁膜として成膜し
た。CVDの原料ガスとしてはTEOS(テトラ・エト
キシ・シラン、Si(OC2 5 4 )と酸素を用い、
成膜時の基板温度は300〜550℃、例えば350℃
とした。TEOSと酸素以外に、トリクロロエチレン
(TCE)ガスも用いた。流量比としては、代表的には
TEOS:酸素:TCE=5:10:1としたが、使用
するCVD装置の特性に応じて、ガスの流量比を変更し
てもよいことは言うまでもない。
【0043】その後、厚さ2000Å〜5μmのアルミ
ニウム(0.01〜0.2重量%のスカンジウムを含
む)膜を電子ビーム蒸着法によって形成して、これをパ
ターニングし、ゲイト電極606とし、さらにこれに電
解液中で電流を通じて陽極酸化し、厚さ500〜250
0Åの陽極酸化物607を形成した。陽極酸化の条件等
については、特願平4−30220(平成4年1月21
日出願)に示されているものを用いた。ゲイト電極は単
層のアルミニウム膜以外に燐ドープの珪素膜とアルミニ
ウム膜の多層膜も用いることができる。チタンやタンタ
ル、その他、陽極酸化可能な材料を用いてもよいことは
いうまでもない。
【0044】その後、イオンドーピング法によって、各
TFTの島状シリコン膜中に、ゲイト電極部(すなわち
ゲイト電極とその周囲の陽極酸化膜)をマスクとして自
己整合的に不純物を注入し、図6(B)に示すようにソ
ース/ドレイン領域(不純物領域)608、609を形
成した。NMOSのTFTを形成するにはフォスフィン
(PH3 )をドーピングガスとして燐を注入し、PMO
SのTFTを形成するにはジボラン(B2 6 )をドー
ピングガスとして、硼素を注入すればよい。ドーズ量は
2〜8×1014cm-2、加速エネルギーは10〜90k
eVとした。
【0045】その後、レーザー光の照射によってアニー
ル行った。レーザー光としては、KrFエキシマレーザ
ー(波長248nm、パルス幅20nsec)を用いた
が、他のレーザーであってもよい。レーザー光の照射条
件は、エネルギー密度が200〜400mJ/cm2
例えば250mJ/cm2 とし、一か所につき2〜10
ショット、例えば2ショット照射した。このレーザー光
の照射時に基板を200〜450℃程度に加熱すること
によって、効果を増大せしめてもよい。また、この工程
は、近赤外光によるランプアニールによる方法でもよ
い。(図5(B))
【0046】そして、プラズマCVD法によって厚さ4
000Å〜1.5μm、例えば9000Åの酸化珪素膜
611を堆積した。(図6(C)) 次に、公知のRIE法による異方性ドライエッチングを
行うことによって、この酸化珪素膜611のエッチング
をおこなった。この際、その高さが9000Åあるゲイ
ト電極606の側面においては、その高さ方向の厚さが
膜厚の約2倍となる。また、この際、ゲイト絶縁膜であ
る酸化珪素膜605をも続けてエッチングしてしまい、
ソース/ドレイン領域608、610を露呈させた。以
上の工程によって、ゲイト電極の側面には概略三角形状
の絶縁物612が残った。(図6(D))
【0047】その後、図6(E)に示すように、厚さ5
0〜500Åのチタン膜613をスパッタ法によって形
成した。次に、これを250〜450℃に加熱してチタ
ンとシリコンを反応させ、珪化チタン領域614、61
5を不純物領域(ソース/ドレイン)上に形成した。な
お、この際には加熱によってゲイト電極等にヒロックが
発生しないような温度でおこなうことが望まれる。
【0048】このアニールは赤外光のランプアニールに
よるものでもよい。ランプアニールを行う場合には、被
照射面表面が600〜1000℃程度になるように、6
00℃の場合は数分間、1000℃の場合は数秒間のラ
ンプ照射を行うようにする。(図6(F))
【0049】この後、過酸化水素とアンモニアと水とを
5:2:2で混合したエッチング液でTi膜のエッチン
グした。この際、シリサイド層614、615はエッチ
ングされないので、残存させることができる。最後に、
図6(G)に示すように、全面に層間絶縁物616とし
て、CVD法によって酸化珪素膜を厚さ3000Å形成
し、TFTのソース/ドレインにコンタクトホールを形
成し、アルミニウム配線・電極617、618を形成し
た。以上の工程によって、TFTが完成された。
【0050】
【発明の効果】TFTの活性層となるべき島状の珪素膜
に基板に吸収されない波長の強光を酸化雰囲気中で照射
し、あるいは基板にソリや縮みをもたらさない温度で酸
化雰囲気中でアニールすることによって、活性層の表面
に緻密でピンホールのない、厚さの一様な薄い熱酸化膜
を形成し、さらにこれにTEOSと酸素等の酸化気体を
原料とするCVD法によって厚い酸化珪素膜を重ねて形
成し、これをゲイト絶縁膜とすることによって、ゲイト
絶縁膜の特性と信頼性を著しく高めることができた。
【0051】このような良質な酸化膜は、従来は高温の
熱酸化によってのみ得られていたが、そのためには基板
の耐熱性に大きな制約があった。しかしながら、本発明
では、そのような基板の耐熱性に対する制約は取り払わ
れた。このため、本発明は基板として各種のガラス材料
を用いることができ、特に歪み温度(歪み点)が550
〜700℃の材料において効果が大きい。このように本
発明は産業上の利益が大である。
【図面の簡単な説明】
【図1】 実施例1のTFTの作製工程を示す。
【図2】 実施例2のTFTの作製工程を示す。
【図3】 実施例1の温度設定例を示す。
【図4】 従来のゲイト絶縁膜と本発明のゲイト絶縁膜
の差を示す。
【図5】 実施例3のTFTの作製工程を示す。
【図6】 実施例4のTFTの作製工程を示す。
【符号の説明】
101 ガラス基板 102 下地膜(酸化珪素膜) 103 活性層(珪素) 104 薄い熱酸化膜(酸化珪素) 105 ゲイト絶縁膜(酸化珪素) 106 ゲイト電極(燐ドープ珪素) 107 ゲイト電極(燐ドープ珪素) 108 ソース(ドレイン)領域 109 チャネル形成領域 110 ドレイン(ソース)領域 111 ソース(ドレイン)領域 112 チャネル形成領域 113 ドレイン(ソース)領域 114 層間絶縁物 115 電極 116 電極 117 電極

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 絶縁表面上に島状の結晶性珪素膜を形成
    する第1の工程と、 前記島状珪素膜に、酸化雰囲気中で近赤外から可視光、
    好ましくは波長4μm〜0.5μmの強光を照射するこ
    とによって、該珪素膜表面に薄い酸化膜を形成する第2
    の工程と、 前記島状珪素膜を覆って、有機シランと酸素、オゾン、
    酸化窒素を原料とする化学的気相成長法によって酸化珪
    素膜を形成する第3の工程と、 前記酸化珪素膜上にゲイト電極を形成する第4の工程と
    を有する半導体装置の作製方法。
  2. 【請求項2】 請求項1において、ゲイト電極は非単結
    晶珪素からなることを特徴とする半導体装置の作製方
    法。
  3. 【請求項3】 請求項1において、ゲイト電極はアルミ
    ニウムを主成分とする金属材料からなり、かつ、ゲイト
    電極の側面には該ゲイト電極と同じ組成の材料を酸化さ
    せて得られた酸化物が形成されていることを特徴とする
    半導体装置の作製方法。
  4. 【請求項4】 絶縁基板上に島状の結晶性珪素膜を形成
    する第1の工程と、 前記島状珪素膜に、酸化雰囲気中で400〜700℃の
    アニールをおこなうことによって、該珪素膜表面に薄い
    酸化膜を形成する第2の工程と、 前記島状珪素膜を覆って、有機シランと酸素、オゾン、
    酸化窒素を原料とする化学的気相成長法によって酸化珪
    素膜を形成する第3の工程と、 前記酸化珪素膜上にゲイト電極を形成する第4の工程と
    を有する半導体装置の作製方法。
  5. 【請求項5】 請求項4において、第2の工程は、酸素
    と窒素の化合物または混合気体雰囲気においておこなわ
    れることを特徴とする半導体装置の作製方法。
  6. 【請求項6】 請求項4において、第2の工程は、一酸
    化二窒素の雰囲気においておこなわれることを特徴とす
    る半導体装置の作製方法。
  7. 【請求項7】 絶縁基板上に島状の結晶性珪素膜を形成
    する第1の工程と、 前記島状珪素膜を覆って、有機シランと酸素、オゾン、
    酸化窒素を原料とする化学的気相成長法によって酸化珪
    素膜を形成する第2の工程と、 前記島状珪素膜に、酸化雰囲気中で400〜700℃の
    アニールをおこなうことによって、該珪素膜表面に薄い
    酸化膜を形成する第3の工程と、 前記酸化珪素膜上にゲイト電極を形成する第4の工程と
    を有する半導体装置の作製方法。
  8. 【請求項8】 絶縁表面上に島状の結晶性珪素膜を形成
    する第1の工程と、 前記島状珪素膜を覆って、有機シランと酸素、オゾン、
    酸化窒素を原料とする化学的気相成長法によって酸化珪
    素膜を形成する第2の工程と、 前記島状珪素膜に、酸化雰囲気中で近赤外から可視光、
    好ましくは波長4μm〜0.5μmの強光を照射するこ
    とによって、該珪素膜表面に薄い酸化膜を形成する第3
    の工程と、 前記酸化珪素膜上にゲイト電極を形成する第4の工程と
    を有する半導体装置の作製方法。
  9. 【請求項9】 非単結晶珪素上に前記珪素の熱酸化によ
    り設けられた第1の酸化珪素と、該酸化珪素上に有機シ
    ランを原料とする気相反応法によって積層形成された第
    2の酸化珪素とをゲイト絶縁膜として用いることを特徴
    とする半導体装置。
  10. 【請求項10】 請求項9において、積層形成された第
    2の酸化珪素中には燐、塩素、炭素が、熱酸化により形
    成された第1の酸化珪素よりも多く存在することを特徴
    とする半導体装置。
JP23546393A 1993-07-27 1993-08-27 半導体装置およびその作製方法 Pending JPH0766426A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP23546393A JPH0766426A (ja) 1993-08-27 1993-08-27 半導体装置およびその作製方法
US08/280,461 US5663077A (en) 1993-07-27 1994-07-26 Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
US08/768,465 US5966594A (en) 1993-07-27 1996-12-18 Semiconductor device and method for manufacturing the same
US09/362,040 US6210997B1 (en) 1993-07-27 1999-07-28 Semiconductor device and method for manufacturing the same
US09/779,829 US6465284B2 (en) 1993-07-27 2001-02-09 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23546393A JPH0766426A (ja) 1993-08-27 1993-08-27 半導体装置およびその作製方法

Publications (1)

Publication Number Publication Date
JPH0766426A true JPH0766426A (ja) 1995-03-10

Family

ID=16986470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23546393A Pending JPH0766426A (ja) 1993-07-27 1993-08-27 半導体装置およびその作製方法

Country Status (1)

Country Link
JP (1) JPH0766426A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6861299B2 (en) 2001-08-28 2005-03-01 Hitachi, Ltd. Process for manufacturing thin film transistor on unannealed glass substrate
US7023052B2 (en) 1996-10-15 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having crystalline semiconductor layer
US7081646B2 (en) 1997-06-10 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
JP2006345003A (ja) * 2006-09-20 2006-12-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2009003435A (ja) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd 発光装置
JP2010010709A (ja) * 2009-10-08 2010-01-14 Semiconductor Energy Lab Co Ltd 半導体装置
US7993992B2 (en) 1996-10-31 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6245129A (ja) * 1985-08-23 1987-02-27 Sony Corp 半導体装置の製造方法
JPH036865A (ja) * 1989-06-05 1991-01-14 Seiko Epson Corp 薄膜半導体装置及びその製造方法
JPH0422127A (ja) * 1990-05-17 1992-01-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JPH04152624A (ja) * 1990-10-17 1992-05-26 Seiko Epson Corp 薄膜半導体装置の製造方法
JPH04188771A (ja) * 1990-11-22 1992-07-07 Canon Inc 半導体装置の製造法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6245129A (ja) * 1985-08-23 1987-02-27 Sony Corp 半導体装置の製造方法
JPH036865A (ja) * 1989-06-05 1991-01-14 Seiko Epson Corp 薄膜半導体装置及びその製造方法
JPH0422127A (ja) * 1990-05-17 1992-01-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JPH04152624A (ja) * 1990-10-17 1992-05-26 Seiko Epson Corp 薄膜半導体装置の製造方法
JPH04188771A (ja) * 1990-11-22 1992-07-07 Canon Inc 半導体装置の製造法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7138658B2 (en) 1996-10-15 2006-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US8368142B2 (en) 1996-10-15 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US7023052B2 (en) 1996-10-15 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having crystalline semiconductor layer
US7993992B2 (en) 1996-10-31 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US7081646B2 (en) 1997-06-10 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
US7157753B2 (en) 1997-06-10 2007-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
US7371667B2 (en) 1997-06-10 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating same
US7868360B2 (en) 1997-06-10 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with heat-resistant gate
US6861299B2 (en) 2001-08-28 2005-03-01 Hitachi, Ltd. Process for manufacturing thin film transistor on unannealed glass substrate
KR100478664B1 (ko) * 2001-08-28 2005-03-24 가부시키가이샤 히타치세이사쿠쇼 박막 트랜지스터 및 그 제조 방법
JP2006345003A (ja) * 2006-09-20 2006-12-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2009003435A (ja) * 2007-05-18 2009-01-08 Semiconductor Energy Lab Co Ltd 発光装置
US8513678B2 (en) 2007-05-18 2013-08-20 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9431574B2 (en) 2007-05-18 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device including color filter and black matrix
JP2010010709A (ja) * 2009-10-08 2010-01-14 Semiconductor Energy Lab Co Ltd 半導体装置
JP4481361B2 (ja) * 2009-10-08 2010-06-16 株式会社半導体エネルギー研究所 半導体装置

Similar Documents

Publication Publication Date Title
US5966594A (en) Semiconductor device and method for manufacturing the same
US6077758A (en) Method of crystallizing thin films when manufacturing semiconductor devices
JP2649325B2 (ja) 半導体装置の作製方法
JPH07273347A (ja) 薄膜トランジスタおよびその製造方法
US5580800A (en) Method of patterning aluminum containing group IIIb Element
JP3389022B2 (ja) 半導体装置
JP3411408B2 (ja) 半導体装置の作製方法
JPH0794756A (ja) 半導体装置の作製方法
JPH0766426A (ja) 半導体装置およびその作製方法
JP3202687B2 (ja) 半導体装置の作製方法
JP3202688B2 (ja) 半導体装置の作製方法
JP3134910B2 (ja) 半導体装置の作製方法および液晶ディスプレイ用集積回路の作製方法
JP2759411B2 (ja) 半導体装置およびその作製方法
JP3949639B2 (ja) 半導体装置の作製方法
JP3408242B2 (ja) 半導体装置の作製方法
JP3393857B2 (ja) 半導体装置の作製方法
JP3393863B2 (ja) 半導体装置の作成方法
JP3765936B2 (ja) 半導体装置の作製方法
JP3680256B2 (ja) 半導体装置の作製方法
JP3906128B2 (ja) 半導体装置の作製方法
JP2002280560A (ja) 半導体素子の製造方法、その製造方法によって製造される半導体素子及び半導体装置
JP2789417B2 (ja) 半導体装置の作製方法
JPH0745839A (ja) 半導体装置の作製方法
JP2003264199A (ja) 半導体装置の作製方法
JP3488440B2 (ja) アクティブ型液晶表示装置の作製方法