JP3949639B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP3949639B2
JP3949639B2 JP2003371383A JP2003371383A JP3949639B2 JP 3949639 B2 JP3949639 B2 JP 3949639B2 JP 2003371383 A JP2003371383 A JP 2003371383A JP 2003371383 A JP2003371383 A JP 2003371383A JP 3949639 B2 JP3949639 B2 JP 3949639B2
Authority
JP
Japan
Prior art keywords
silicon film
film
insulating film
forming
island
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003371383A
Other languages
English (en)
Other versions
JP2004214616A (ja
Inventor
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003371383A priority Critical patent/JP3949639B2/ja
Publication of JP2004214616A publication Critical patent/JP2004214616A/ja
Application granted granted Critical
Publication of JP3949639B2 publication Critical patent/JP3949639B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、ガラス等の絶縁基板、あるいは各種基板上に形成された絶縁性被膜上に設けられた非単結晶珪素膜を有する半導体装置、例えば、薄膜トランジスタ(TFT)や薄膜ダイオード(TFD)、またはそれらを応用した薄膜集積回路、特にアクティブ型液晶表示装置(液晶ディスプレー)用薄膜集積回路の作製方法に関するものである。
近年、ガラス等の絶縁基板上にTFTを有する半導体装置、例えば、TFTを画素の駆動に用いるアクティブ型液晶表示装置やイメージセンサー、3次元集積回路等が開発されている。
これらの装置に用いられるTFTには、薄膜状の非単結晶珪素半導体を用いるのが一般的である。薄膜状の非単結晶珪素半導体としては、非晶質珪素半導体(a−Si)からなるものと結晶性を有する珪素半導体からなるものの2つに大別される。非晶質珪素半導体は作製温度が低く、気相法で比較的容易に作製することが可能で量産性に富むため、最も一般的に用いられているが、導電率等の物性が結晶性を有する珪素半導体に比べて劣るため、今後より高速特性を得る為には、結晶性を有する珪素半導体からなるTFTの作製方法の確立が強く求められていた。このような目的に適した結晶性を有する珪素半導体としては、多結晶珪素、微結晶珪素、結晶成分を含む非晶質珪素、結晶性と非晶質性の中間の状態を有するセミアモルファス珪素等が知られている。
これら結晶性を有する薄膜状の珪素半導体を得る方法としては、非晶質の半導体膜をプラズマCVD法や減圧CVD法等の方法で成膜し、これに長時間の熱エネルギーを印加すること(熱アニール)により結晶化するという方法が知られている。
しかしながら、通常、加熱温度として600℃以上、結晶成長をさらに高めるためには640℃以上の高温にすることが必要であり、基板が熱的な影響を受けることが問題であり、また、結晶化に要する加熱時間が数十時間以上にも及ぶので、量産性が低かった。そのため、加熱温度を低下させ、また、加熱時間を短くすることが求められていた。
これに対し、赤外線や可視光線の強光を10〜1000秒程度、照射することによって、膜表面の温度を実質的に800℃以上の高温にせしめ、結晶化させる方法が開発された。この方法はランプアニールもしくはラピッド・サーマル・アニール(RTA)法と呼ばれ、加熱時間が短いことから基板への影響を低減できるプロセスとして期待されている。
しかしながら、プラズマCVD法や減圧CVD法で成膜した膜には多くの水素が珪素と結合して含有され、実際にはRTA法で用いられるような短時間では、水素の分解反応が中心で、結晶化は十分に進行しないことがわかった。さらに、膜中に含有されている水素が分解して、外部に放出されるため、膜表面のモフォロジーが著しく悪化することも問題であった。本発明は、このような現状を鑑みてなされたもので、RTA法を用いつつも、十分な結晶性を有し、半導体デバイスを形成するに適した珪素膜を得ることを課題とする。
本発明は、ガラス基板上に非晶質珪素膜を形成し、それを熱アニール等の手段によって結晶化させることによって、非晶質珪素膜に含有されていた水素を離脱させる第1の工程と、前記珪素膜を強光によって加熱する第2の工程(RTAの工程)とを有する。
第1の工程と第2の工程の間に、第2の工程で用いる光を10%以上は吸収しない絶縁性の被膜を珪素膜上に形成してもよい。
本発明においては、第1の工程において得られる珪素膜は低度の結晶性を有する方が好ましく、その結晶化度は1〜50%、好ましくは1〜10%とするとよい。第1の工程には、熱アニールその他の結晶化方法を用いることができる。
また、第2の工程の前に、前記珪素膜をパターニング・エッチングして島状に分離・分断する工程を設けてもよい。
本発明においては基板として、歪点が550〜680℃のガラス基板が好ましい。具体的には、コーニング社の7059番(歪点593℃)、同1733番(歪点640℃)、HOYA社のLE30(歪点625℃)、NHテクノグラス社のNA35(歪点650℃)、NA45(歪点610℃)、OHARA社のE−8(歪点643℃)、日本電気硝子社のOA−2(歪点625℃)、旭硝子社のAN1(歪点625℃)、AN2(歪点625℃)等である。上記以外のガラス基板であってもよいことはいうまでもない。
また、ガラス基板の表面には酸化珪素、窒化珪素、窒化アルミニウム等の絶縁被膜を形成し、その上に非晶質珪素膜を形成してもよい。なお、ガラス基板上に窒化アルミニウムのごとき熱伝導性の高い材料の被膜が形成された場合には、上記の第2の工程は省略されてもよい。
上記の第1の工程において、結晶化を熱アニールによっておこなう場合、その温度、時間は半導体薄膜の膜厚、組成等によって異なるが、実質的に真性な珪素半導体の場合には、520〜620℃、例えば、550〜600℃、1〜4時間が適当である。また、熱アニールの温度はガラス基板の歪点よりも低い温度でなされることが好ましい。
また、上記熱アニール工程の前に、珪素膜に、イオン注入法によって1×1014〜1×1016cm−2のドーズ量で珪素イオンを注入しておくと特に熱アニールによる結晶成長が抑制されるので好ましい。
本発明の上記第1の工程において得られる、珪素膜中にニッケル等の結晶化を助長せしめる金属元素が含有されていてもよい。このような結晶化を助長せしめる金属元素としては、他にFe、Co、Ni、Ru、Rh、Pd、Os、Ir、Pt、Sc、Ti、V、Cr、Mn、Cu、Zn、Au、Agが知られているが、これらの元素が添加された非晶質珪素膜は、520〜620℃、1〜4時間の低温・短時間の熱アニールによっても結晶化が十分に進行する。
しかし、過剰に結晶化が進行すると、その後のRTAによる結晶成長の効果が無くなる。そのため、これらの金属元素を添加する場合には、実質的に真性な珪素膜の場合より熱アニール時間を短く、あるいは、熱アニール温度を低くすることが望まれる。
これらの金属元素を含有させると、その後のRTAの工程においても、より低い温度で結晶化させることが可能である。また、これらの金属元素は熱アニールの際の非晶質珪素膜からの水素離脱を促進せしめる効果も有する。このような金属元素の添加に際しては、熱アニール工程の前に上述のように珪素イオンを注入しておくと、熱アニール工程における結晶成長を抑制できるので好ましい。
なお、これらの金属元素は、半導体特性や信頼性に及ぼす影響が甚大であり、これらの金属元素を多量に含有せしめて結晶化させた珪素膜は、特に長期の信頼性・耐久性に欠ける。このような問題を解決するには、これらの珪素膜中に存在する金属元素の濃度が、必要とする温度での結晶化をおこなう上で有効で、かつ、半導体特性に悪影響を及ぼさないものとするとよい。具体的には、2次イオン質量分析法(SIMS)によって、珪素膜中に含有されるこれら金属元素の濃度を深さ方向に分析した際に、検出濃度の最小値が1×1015〜1×1019cm−3であることが好ましい。
上記の第2の工程におけるRTAに用いる光としては、用いる光の波長は、珪素膜に吸収され、ガラス基板では実質的に吸収されないことが望ましく、その中心の波長が近赤外線もしくは可視光線を用いるのが適している。例えば、波長が4μm〜0.6μmの光(例えば波長1.3μmにピークを有する赤外光)が好ましく、このような強光を10〜1000秒程度の比較的短い時間照射することにより、珪素膜を加熱し、結晶性を向上せしめることができる。この際には珪素膜が800〜1300℃まで加熱されることが望ましい。
また、室温から急激にこのような高温にまで加熱したり、逆にこのような高温から急激に室温まで冷却したりすると、珪素膜に及ぼすストレス等の影響が大きい。そのため、このような高温に至る前に、それよりも低温の温度でしばらく加熱するプレヒート工程や、高温状態から温度を下げる過程において、高温と室温の中間の温度でしばらく加熱するポストヒート工程を設けてもよい。基板に対する熱的なダメージを防止するために、プレヒート工程、ポストヒート工程の温度はガラス基板の歪点よりも50〜200℃低い温度が好ましい。
第1の工程の熱アニールによって、少なくとも結晶成長の核生成がおこなわれる。結晶化を抑制させた場合でも、低度に結晶化した(結晶化の面積が1〜50%、好ましくは1〜10%の結晶化状態(残りは非晶質状態である)である)珪素膜を得ることができる。しかし、第1の工程で得られる結晶性珪素膜は、そのままでは半導体デバイスを形成することは好ましくない。それは主として粒界等に非晶質成分等が多く残存し、珪素膜のバルクや表面の特性が好ましくないからである。
そこで、本発明では、この珪素膜を第2の工程のRTAによって結晶性の良好な珪素膜に変換する。RTAによって、珪素膜を加熱し、結晶化した珪素膜の結晶性をさらに向上させる、同時に膜質を緻密化することができる。この際、結晶化度の低い珪素膜の場合には、第1の工程で生成した結晶核からその周囲の非晶質領域へ結晶を拡げることが可能である。このような場合には結晶化が比較的長距離にわたって進行し、粒界等を減らすうえで効果的である。このようにして結晶性を高めることによって、薄膜トランジスタ(TFT)に用いられるような90%以上の面積が結晶化した良質な珪素膜とすることができる。
ただし、かようなRTAにおいては、局所的に急激な温度変化が伴うので、珪素膜と基板の間の熱膨張率の違い、珪素膜表面と基板と珪素膜界面との温度の違いなどから、珪素膜が剥離することも多々ある。特にこれは、膜の面積が基板全面にわたるような大きな場合に顕著である。したがって、上記のように第2の工程において、膜を十分に小さな面積に分断し、また、余分な熱を吸収しないように膜と膜との間隔を十分に広くすることによって、膜の剥離等を防止することができる。また、このようにすると基板表面全面が珪素膜を通じて加熱されることがないので、基板が熱的に収縮することは最低限に抑えられる。
本発明では、特にガラス基板上に形成された珪素膜に対しては、第2の工程(RTA工程)において、0.6〜4μmの波長の光を照射することが好ましい。この波長の光は低度に結晶化させた真性または実質的に真性(燐またはホウ素が1017cm-3以下)の珪素膜に対し、有効に光を吸収し、熱に変換される。また、10μm以上の波長の遠赤外光はガラス基板に吸収され、ガラス基板を加熱するが、4μm以下の波長が大部分の場合はガラスによる吸収は0.01〜10%であるので、加熱が極めて少ない。すなわち、低度の結晶性を有する珪素膜を結晶化させ、かつ、基板に甚大な影響を及ぼさないためには、0.6〜4μmの波長が有利である。
熱アニール等の手段によって結晶化させた珪素膜に対して、可視・近赤外光等の波長の強光の照射を追加しておこなうことにより、結晶性を向上せしめると同時に膜質を緻密化させることができ、良好な結晶性を有した珪素膜を得ることができた。特に熱アニールを採用した場合には、その温度・時間としては520〜620℃(好ましくは550〜600℃)、1〜4時間が好ましかった。
さらに、ゲイト絶縁膜の特性を向上させるには、本発明によって得られた結晶珪素膜上に絶縁膜を形成した後、亜酸化窒素(NO)やアンモニア中で可視・近赤外光等の波長の光の照射によってアニールをおこなってもよい。該工程によって、界面準位を減らすことができる。また、これらの工程の後、水素化アニールを水素雰囲気中、200〜450℃での処理により、水素を珪素膜中に添加して不対結合手を除去・中和できる。
本発明では、熱アニールを採用した場合に、それに要する時間は4時間以内とすることができ、従来の数十時間から大幅に短縮できる。そして、アニール時間が従来よりも低くて短いために、アニール工程で基板に与える影響は十分に小さい。また、後のRTA工程においても、用いる光の波長は0.6〜4μmであり、基板にガラス材料を用いても、その後、急速に冷却されるため、軟化したり、収縮したりして工業的に使用できなくするほど変形することがない。このように本発明は工業上、有益であり、特に本発明は絶縁ゲイト型半導体装置の形成に極めて効果がある。
本実施例は図1(A)〜(D)に示されるガラス基板上に形成された結晶性珪素膜を用いたPチャネル型TFT(PTFTという)とNチャネル型TFT(NTFTという)とを相補型に組み合わせた回路を形成する例である。本実施例の構成は、アクティブ型の液晶表示装置の画素電極のスイッチング素子や周辺ドライバー回路、さらにはイメージセンサーや3次元集積回路に応用することができる。
図1に本実施例の作製工程の断面図を示す。まず、基板(コーニング7059)101上にスパッタリング法によって厚さ2000Åの酸化珪素の下地膜102を形成した。基板は、下地膜の成膜の前もしくは後に、歪点よりも高い温度でアニールをおこなった後、0.1〜1.0℃/分で歪点以下まで徐冷すると、その後の温度上昇を伴う工程(本発明の赤外光照射を含む)での基板の収縮が少なく、マスク合わせが容易となる。コーニング7059基板では、620〜660℃で1〜4時間アニールした後、0.1〜1.0℃/分、好ましくは、0.03〜0.3℃/分で徐冷し、400〜500℃まで温度が低下した段階で取り出すとよい。
そして、プラズマCVD法によって、厚さ300〜1500Å、例えば800Åの真性(I型)の非晶質珪素膜103を成膜した。さらに、その上にプラズマCVD法によって厚さ100〜800Å、例えば200Åの酸化珪素膜104を堆積した。これは、以下の熱アニール工程において保護膜となり、膜表面の荒れを防止する。
次に、窒素雰囲気下(大気圧)、600℃で4時間、熱アニールした。この熱アニールによって、珪素膜中の余剰の水素は放出され、膜は低度の結晶性を呈することとなった。ただし、珪素膜をラマン散乱分光法によって分析しても、90%以上が結晶化している多結晶珪素被膜のように、明確に珪素結晶に起因するピークを認めることはできなかった。このときの膜の結晶性は、結晶成長用の核発生が少なくともおこなわれ、結晶化した面積が50%以下、代表的には1〜10%の面積しか結晶化していない状態である。TEM(透過型電子顕微鏡)による観察では1000Å以下、典型的には20〜100Åの微細な結晶が観察された。この結晶化を3〜30倍程度に核成長させるには、この珪素膜に、予めイオン注入法によって1×1014〜1×1016cm−2のドーズ量で珪素イオンを注入しておくと有効であった。(図1(A))
この工程の後に、珪素膜をパターニング・エッチングして、TFTの島状の活性層105を形成した。活性層105の大きさはTFTのチャネル長とチャネル幅を考慮して決定される。小さなものでは、50μm×20μm、大きなものでは100μm×1000μmであった。このような活性層を基板上に多く形成した。
そして、0.6〜4μm、ここでは0.8〜1.4μmにピークをもつ赤外光を30〜180秒照射し、活性層の結晶化をおこなった(RTA工程)。温度は800〜1300℃、代表的には900〜1200℃、例えば1100℃とした。活性層の表面の状態を良くするために、照射はH雰囲気中でおこなった。本工程は、活性層を選択的に加熱することになるので、ガラス基板への加熱を最小限に抑えることができる。そして、活性層中の欠陥や不体結合手を減少させるのに非常に効果がある。(図1(B))
赤外線の光源としてはハロゲンランプを用いた。可視・近赤外光の強度は、モニターの単結晶シリコンウェハー上の温度が800〜1300℃、代表的には900〜1200℃の間にあるように調整した。具体的には、シリコンウェハーに埋め込んだ熱電対の温度をモニターして、これを赤外線の光源にフィードバックさせた。ガラス基板上の珪素表面の温度は、その約2/3程度に低下しているものと推定される。本実施例では、昇温・降温は、図4(A)もしくは(B)のようにおこなった。昇温は、一定で速度は50〜200℃/秒、降温は自然冷却で20〜100℃/秒であった。
図4(A)は一般的な温度サイクルで、昇温時間a、保持時間b、降温時間cの3つの過程からなる。しかし、この場合には試料は室温から1000℃もの高温へ、さらに高温状態から室温へと急激に加熱・冷却されるので、珪素膜や基板に与える影響が大きく、珪素膜の剥離の可能性も高い。
この問題を解決するためには、図4(B)のように、保持に達する前に、プレヒート時間dやポストヒート時間fを設け、保持時間に達する前にガラス基板の歪点よりも50〜200℃低い温度、例えば400〜700℃の基板や膜に大きな影響を与えない温度に保持しておくことが望ましい。プレヒート時間dやポストヒート時間fとしては、30秒〜30分が好ましかった。特に、300×400mm、400×600mmの大面積基板では局所的に熱膨張、収縮しないよう均一な温度であることが望ましい。
なお、可視・赤外光照射の際、その表面に保護膜として酸化珪素または窒化珪素膜を形成しておくとよい。これは、珪素膜105の表面の状態を良くするためである。本実施例では、珪素膜105の表面の状態を良くするために、H雰囲気中にておこなったが、H雰囲気に0.1〜10容量%のHCl、その他ハロゲン化水素やフッ素や塩素、臭素の化合物を混入してもよい。
可視・近赤外光照射は、結晶化した珪素膜を選択的に加熱することになるので、ガラス基板への加熱を最小限に抑えることができる。そして、珪素膜中の欠陥や不体結合手を減少させるのに非常に効果がある。また、上記RTA工程が終了したのちに、200〜500℃、代表的には350℃で水素アニールをおこなうことも、欠陥を減少させる上で有効である。これは1×1013〜1×1015cm−2の量の水素のイオンドープをおこない、さらに200〜300℃の熱処理によっても同じ効果が得られる。
RTA工程後に、プラズマCVD法によって厚さ1000Åの酸化珪素膜106をゲイト絶縁膜として成膜した。CVDの原料ガスとしてはTEOS(テトラ・エトキシ・シラン、Si(OC)と酸素を用い、成膜時の基板温度は300〜550℃、例えば400℃とした。
このゲイト絶縁膜となる酸化珪素膜106の成膜後に、前記RTA工程と同じ条件で可視・近赤外線の照射を再度行なった。この可視・近赤外線の照射によって、主に酸化珪素膜106と珪素膜105との界面及びその近傍における準位を消滅させることができた。これは、ゲイト絶縁膜とチャネル形成領域との界面特性が極めて重要である絶縁ゲイト型電界効果半導体装置にとっては極めて有用である。
引き続いて、スパッタリング法によって、厚さ6000〜8000Å、例えば6000Åのアルミニウム(0.01〜0.25%の周期律表III aの希土類元素を含む)を成膜した。そしてアルミニウム膜をエッチングして、ゲイト電極107、109を形成した。さらに、このアルミニウムの電極の表面を陽極酸化して、表面に酸化物層108、110を形成した。この陽極酸化は、酒石酸が1〜5%含まれたエチレングリコール溶液中で行った。得られた酸化物層108、110の厚さは2000Åであった。なお、この酸化物108と110とは、後のイオンドーピング工程において、オフセットゲイト領域を形成する厚さとなるので、オフセットゲイト領域の長さを上記陽極酸化工程で決めることができる。
次に、イオンドーピング法(プラズマドーピング法とも言う)によって、ゲイト電極部(すなわちゲイト電極107とその周囲の酸化層108、ゲイト電極109とその周囲の酸化層110)をマスクとして、自己整合的にPもしくはN導電型を付与する不純物を珪素膜105に添加した。ドーピングガスとして、フォスフィン(PH)およびジボラン(B)を用い、前者の場合は、加速電圧を60〜90kV、例えば80kV、後者の場合は、40〜80kV、例えば65kVとする。ドーズ量は1×1015〜8×1015cm−2、例えば、燐を2×1015cm−2、ホウ素を5×1015とした。ドーピングに際しては、一方の領域をフォトレジストで覆うことによって、それぞれの元素を選択的にドーピングした。この結果、N型の不純物領域114と116、P型の不純物領域111と113が形成され、Pチャネル型TFT(PTFT)の領域とNチャネル型TFT(NTFT)との領域を形成することができた。
その後、レーザー光の照射によってアニールをおこなった。レーザー光としては、KrFエキシマレーザー(波長248nm、パルス幅20nsec)を用いたが、他のレーザーであってもよい。レーザー光の照射条件は、エネルギー密度が200〜400mJ/cm、例えば250mJ/cmとし、一か所につき2〜10ショット、例えば2ショット照射した。このレーザー光の照射時に基板を200〜450℃程度に加熱することによって、効果を増大せしめてもよい。(図1(C))
また、この工程は、可視・近赤外光を照射する方法(RTA法)による方法でもよい。可視・近赤外線は結晶化した珪素、または燐またはホウ素が1017〜1021cm−3添加された非晶質珪素へは吸収されやすく、1000℃以上の熱アニールにも匹敵する効果的なアニールを行うことができる。燐またはホウ素が添加されていると、その不純物散乱により、近赤外線でも十分に光が吸収される。このことは肉眼による観察でも黒色であることから十分に推測がつく。その反面、ガラス基板へは吸収されにくいので、ガラス基板を高温に加熱することがなく、また短時間の処理ですむので、ガラス基板の縮みが問題となる工程においては最適な方法であるといえる。
続いて、厚さ6000Åの酸化珪素膜117を層間絶縁物としてプラズマCVD法によって形成した。この層間絶縁物としてはポリイミドまたは酸化珪素とポリイミドの2層膜を利用してもよい。さらにコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの多層膜によってTFTの電極・配線118、120、119を形成した。最後に、1気圧の水素雰囲気で350℃、30分のアニールを行い、TFTを相補型に構成した半導体回路を完成した。(図1(D))
特に本発明では、可視・近赤外光によるRTA工程で生じた不対結合手を、その後の工程で、水素雰囲気において、250〜400℃で加熱することによって水素を添加し、中和することが重要である。このように本発明により、量産性が向上し、かつ、ゲイト電極が0Vまたはゲイト電極に逆バイアス電圧(NTFTの場合には負)が印加された状態のリーク電流(オフ電流)を、従来の方法に比べて1〜2桁下げることができるようになった。
上記に示す回路は、PTFTとNTFTとを相補型に設けたCMOS構造であるが、上記工程において、2つのTFTを同時に作り、中央で切断することにより、独立したTFTを2つ同時に作製することも可能である。
本実施例は、アクティブマトリクス型の液晶表示装置において、Nチャネル型TFTをスイッチング素子として各画素に設けた例である。以下においては、一つの画素のみについて説明するが、同時に他に多数(一般には数十万)の画素が同様な構造で形成される。また、Nチャネル型TFTではなくPチャネル型TFTでもよいことはいうまでもない。また、液晶表示装置の画素部分に設けるのではなく、周辺回路部分にも利用できる。また、イメージセンサーや他の装置に利用することができる。即ち薄膜トランジタと利用するのであれば、特にその用途が限定されるものではない。
本実施例の作製工程の概略を図2に示す。本実施例において、基板200としてはNA45ガラス基板(厚さ1.1mm、300×400mm、歪点610℃)を使用した。まず、下地膜として、プラズマCVD法またはスパッタ法によって2000Åの厚さの窒化アルミニウム膜201を形成し、さらにその上に他の下地膜として酸化珪素膜202をプラズマCVD法で2000Åの厚さに形成した。窒化アルミニウムはガラス基板に比べ、10倍以上も熱伝導度が大きく、大面積の基板での温度の均一性を保つ上で好ましかった。また、窒化アルミニウムには、ガラス基板との熱膨張率を近づけて、密着性を向上させるために、窒素に対して酸素を0.01〜20原子%添加してもよい。
窒化アルミニウムをプラズマCVD法によって形成するには、原料としては、トリメチルアルミニウム(Al(CH)とアンモニアを用いればよい。また、スパッタ法によって形成するには、雰囲気を窒素、もしくはアンモニアにしてアルミニウムターゲットを用いて反応性スパッタをおこなえばよい。酸化珪素膜202のCVDの原料ガスとしてはTEOSと酸素を用いた。さらに、LPCVD法もしくはプラズマCVD法で非晶質珪素膜203を1000Å、酸化珪素膜204を200Åの厚さにそれぞれ形成した。そして、550℃で1時間、加熱アニールを行った。(図2(A))
この熱アニール工程の後、珪素膜をパターニング・エッチングしてTFTの島状活性層205のみを残存させ、その他を除去した。そして、島状活性層205に可視・近赤外光を照射し、珪素膜の結晶性を向上せしめた。温度は1100℃、時間は30秒とした。なお、窒化アルミニウムによって、熱の珪素膜での伝導が均一であるので、パターニング・エッチング工程は可視・近赤外光照射の後におこなってもよかった。(図2(B))
さらにテトラ・エトキシ・シラン(TEOS)を原料として、酸素雰囲気中のプラズマCVD法によって、酸化珪素のゲイト絶縁膜(厚さ700〜1800Å、典型的には1200Å)206を形成した。基板温度は350℃とした。次に公知の多結晶珪素を主成分とした膜をLPCVD法で形成し、これをエッチングして、ゲイト電極207を形成した。多結晶珪素には導電性を向上させるために不純物として燐を0.1〜5原子%導入した。
その後、N型の不純物として、燐をイオンドーピング法で注入し、自己整合的にソース領域208、チャネル形成領域209、ドレイン領域210を形成した。そして、KrFレーザー光を照射することによって、イオン注入のために結晶性の劣化した珪素膜の結晶性を改善させた。このときにはレーザー光のエネルギー密度は250〜300mJ/cmとした。このレーザー照射によって、このTFTのソース/ドレインのシート抵抗は300〜800Ω/cmとなった。なお、通常よりもドーピング濃度を低下させた低濃度ドレイン(LDD)構造とする場合には、シート抵抗は10〜200kΩ/cmとなる。レーザー照射によるアニールの工程は可視・近赤外光のランプアニールによっておこなってもよい。(図2(C))
その後、酸化珪素またはポリイミドによって層間絶縁物211を形成し、さらに、画素電極212をITOによって形成した。そして、コンタクトホールを形成して、TFTのソース/ドレイン領域にクロム/アルミニウム多層膜で電極213、214を形成し、このうち一方の電極214はITO212にも接続するようにした。最後に、水素中で200〜400℃で2時間アニールして、水素化をおこなった。このようにして、TFTを完成した。この工程は、同時に他の多数の画素領域においても同時に行われる。また、より耐湿性を向上させるために、全面に窒化珪素等でパッシベーション膜を形成してもよい。(図2(D))
本実施例で示したアクティブマトリクスの画素トランジスタは、それほどの高速動作を要求されない。したがって、本実施例では、プロセス時間を短縮するために、最初の熱アニールの時間を、実施例1の場合よりも短い1時間とした。このため、本実施例で得られた珪素膜の結晶性は実施例1のものより劣っていたが、アクティブマトリクス回路のスイッチングトランジスタとしては十分な静特性・動特性が得られた。
図3を用いて、本実施例を説明する。基板は、歪点が550〜650℃のガラス基板、例えばAN2(歪点616℃)を用い、実施例1のように、収縮防止のために、事前に670℃で4時間アニールした後、0.1℃/分で450℃まで徐冷した後、取り出したものを使用した。
まず基板301上に下地膜302を形成し、さらに、プラズマCVD法によって厚さ300〜800Åの非晶質珪素膜303と、厚さ200Åの酸化珪素膜304を成膜した。
そして、620℃、30分の加熱アニールを行った。熱アニール後、基板を2〜200℃/秒の速度、好ましくは10℃/秒以上の速度で450℃までは急激に冷却した。これは、この熱アニール工程によって、基板が収縮することを防止するためである。このような急激な冷却が不可能なアニール炉においては、基板を炉外に取り出して、室温に放置することによっても同様な効果が得られる。また、ここで基板としてAN2を使用したが、他に歪点が550〜680℃のガラス基板、例えば、コーニング1733(歪点640℃)やLE30(歪点625℃)等の基板を使用してもよい。
本実施例では、熱アニール温度が、実施例1、2の場合よりも高く、また、AN2の歪点(616℃)よりも高いために、事前に熱処理/徐冷処理をおこなっても、基板の収縮を抑えるとは難しかった。そのような場合には、以上のようなアニール温度からの急冷が有効である。(図3(A))
次に、珪素膜303をパターニング・エッチングして、島状の活性層領域306および307を形成した。活性層のエッチングは垂直方向に異方性を有するRIE法によっておこなった。(図3(B))
次いで、厚さ200〜3000Åの厚さの酸化珪素または窒化珪素膜307をプラズマCVD法によって形成した。窒化珪素膜の形成には、減圧CVDや光CVDを用いてもよかった。そして、実施例1と同様に可視・近赤外光のRTA処理をおこなった。条件は実施例1と同じとした。本実施例では可視・近赤外光照射の際に、酸化珪素または窒化珪素の保護膜が活性層の表面に形成されており、このため、赤外光照射の際の表面の荒れや汚染を防止することができた。(図3(C))
可視・近赤外光照射後、保護膜307を除去した。その後は実施例1と同様にゲイト絶縁膜308、ゲイト電極309、310を形成し、イオンドーピング法によって、不純物領域を形成し、これをレーザー照射によって活性化させた。(図3(D))
さらに、層間絶縁物311を形成して、これにコンタクトホールを形成し、メタル配線312、313、314を形成した。(図3(E))
このようにして、相補型TFT回路を形成した。本実施例では可視・近赤外光照射の際に活性層の表面に保護膜が形成されており、表面の荒れや汚染が防止される。このため、本実施例のTFTの特性(電界移動度やしきい値電圧)および信頼性は極めて良好であった。また、本実施例からも明らかなように、本発明はガラス転移点が550〜680℃の基板材料において、特に有効であった。
実施例1のTFTの作製工程を示す。 実施例2のTFTの作製工程を示す。 実施例3のTFTの作製工程を示す。 実施例1の温度設定例を示す。
符号の説明
101 ガラス基板
102 下地膜(酸化珪素膜)
103 珪素膜
104 酸化珪素膜
105 島状珪素膜(活性層)
106 ゲイト絶縁膜(酸化珪素膜)
107、109 ゲイト電極(アルミニウム)
108、110 陽極酸化層(酸化アルミニウム)
111、114 ソース(ドレイン)領域
112、115 チャネル形成領域
113、116 ドレイン(ソース)領域
117 層間絶縁物
118〜120 電極

Claims (11)

  1. ガラス基板上に下地絶縁膜を形成し、
    前記下地絶縁膜上に非晶質珪素膜を形成し、
    熱アニールによって、前記非晶質珪素膜を結晶化して1〜50%の結晶化度を有する珪素膜を形成し、
    ラピッド・サーマル・アニール法によって、波長が0.6〜4μmである光を前記1〜50%の結晶化度を有する珪素膜に照射して、前記1〜50%の結晶化度を有する珪素膜の結晶化を助長させる半導体装置の作製方法であって、
    前記波長が0.6〜4μmである光の照射によって、400〜700℃のプレヒートを行い、次に800〜1300℃に温度を上昇させ、次に400〜700℃のポストヒートを行うことを特徴とする半導体装置の作製方法。
  2. ガラス基板上に下地絶縁膜を形成し、
    前記下地絶縁膜上に非晶質珪素膜を形成し、
    520〜620℃の温度で熱アニールを1〜4時間行うことによって、前記非晶質珪素膜を結晶化して1〜50%の結晶化度を有する珪素膜を形成し、
    ラピッド・サーマル・アニール法によって、波長が0.6〜4μmである光を前記1〜50%の結晶化度を有する珪素膜に照射して、前記1〜50%の結晶化度を有する珪素膜の結晶化を助長させる半導体装置の作製方法であって、
    前記波長が0.6〜4μmである光の照射によって、400〜700℃のプレヒートを行い、次に800〜1300℃に温度を上昇させ、次に400〜700℃のポストヒートを行うことを特徴とする半導体装置の作製方法。
  3. ガラス基板上に下地絶縁膜を形成し、
    前記下地絶縁膜上に非晶質珪素膜を形成し、
    前記非晶質珪素膜に珪素の結晶化を助長する金属元素を添加し、
    熱アニールによって、前記金属が添加された前記非晶質珪素膜を結晶化して1〜50%の結晶化度を有する珪素膜を形成し、
    ラピッド・サーマル・アニール法によって、波長が0.6〜4μmである光を前記1〜50%の結晶化度を有する珪素膜に照射して、前記1〜50%の結晶化度を有する珪素膜の結晶化を助長させる半導体装置の作製方法であって、
    前記波長が0.6〜4μmである光の照射によって、400〜700℃のプレヒートを行い、次に800〜1300℃に温度を上昇させ、次に400〜700℃のポストヒートを行うことを特徴とする半導体装置の作製方法。
  4. ガラス基板上に下地絶縁膜を形成し、
    前記下地絶縁膜上に非晶質珪素膜を形成し、
    熱アニールによって、前記非晶質珪素膜を結晶化して1〜50%の結晶化度を有する珪素膜を形成し、
    前記珪素膜をパターニングして島状珪素膜とし、
    ラピッド・サーマル・アニール法によって、波長が0.6〜4μmである光を前記島状珪素膜に照射して、前記島状珪素膜の結晶化を助長させ、
    前記島状珪素膜上にゲイト絶縁膜を形成し、
    前記ゲイト絶縁膜上にゲイト電極を形成し、
    前記島状珪素膜に不純物を添加し、ソース領域、ドレイン領域、及びチャネル形成領域を形成し、
    前記島状珪素膜、前記ゲイト絶縁膜、及び前記ゲイト電極を覆って、絶縁膜を形成し、
    前記絶縁膜上に画素電極を形成し、
    前記絶縁膜にコンタクトホールを形成し、
    前記コンタクトホールに、前記ソース領域及び前記ドレイン領域のいずれか一方と前記画素電極とを電気的に接続する電極を形成する半導体装置の作製方法であって、
    前記波長が0.6〜4μmである光の照射によって、400〜700℃のプレヒートを行い、次に800〜1300℃に温度を上昇させ、次に400〜700℃のポストヒートを行うことを特徴とする半導体装置の作製方法。
  5. ガラス基板上に下地絶縁膜を形成し、
    前記下地絶縁膜上に非晶質珪素膜を形成し、
    520〜620℃の温度で熱アニールを1〜4時間行うことによって、前記非晶質珪素膜を結晶化して1〜50%の結晶化度を有する珪素膜を形成し、
    前記珪素膜をパターニングして島状珪素膜とし、
    ラピッド・サーマル・アニール法によって、波長が0.6〜4μmである光を前記島状珪素膜に照射して、前記島状珪素膜の結晶化を助長させ、
    前記島状珪素膜上にゲイト絶縁膜を形成し、
    前記ゲイト絶縁膜上にゲイト電極を形成し、
    前記島状珪素膜に不純物を添加し、ソース領域、ドレイン領域、及びチャネル形成領域を形成し、
    前記島状珪素膜、前記ゲイト絶縁膜、及び前記ゲイト電極を覆って、絶縁膜を形成し、
    前記絶縁膜上に画素電極を形成し、
    前記絶縁膜にコンタクトホールを形成し、
    前記コンタクトホールに、前記ソース領域及び前記ドレイン領域のいずれか一方と前記画素電極とを電気的に接続する電極を形成する半導体装置の作製方法であって、
    前記波長が0.6〜4μmである光の照射によって、400〜700℃のプレヒートを行い、次に800〜1300℃に温度を上昇させ、次に400〜700℃のポストヒートを行うことを特徴とする半導体装置の作製方法。
  6. ガラス基板上に下地絶縁膜を形成し、
    前記下地絶縁膜上に非晶質珪素膜を形成し、
    前記非晶質珪素膜に珪素の結晶化を助長させる金属元素を添加し、
    熱アニールによって、前記金属が添加された前記非晶質珪素膜を結晶化して1〜50%の結晶化度を有する珪素膜を形成し、
    前記珪素膜をパターニングして島状珪素膜とし、
    ラピッド・サーマル・アニール法によって、波長が0.6〜4μmである光を前記島状珪素膜に照射して、前記島状珪素膜の結晶化を助長させ、
    前記島状珪素膜上にゲイト絶縁膜を形成し、
    前記ゲイト絶縁膜上にゲイト電極を形成し、
    前記島状珪素膜に不純物を添加し、ソース領域、ドレイン領域、及びチャネル形成領域を形成し、
    前記島状珪素膜、前記ゲイト絶縁膜、及び前記ゲイト電極を覆って、絶縁膜を形成し、
    前記絶縁膜上に画素電極を形成し、
    前記絶縁膜にコンタクトホールを形成し、
    前記コンタクトホールに、前記ソース領域及び前記ドレイン領域のいずれか一方と前記画素電極とを電気的に接続する電極を形成する半導体装置の作製方法であって、
    前記波長が0.6〜4μmである光の照射によって、400〜700℃のプレヒートを行い、次に800〜1300℃に温度を上昇させ、次に400〜700℃のポストヒートを行うことを特徴とする半導体装置の作製方法。
  7. 請求項3または6において、
    前記珪素の結晶化を助長する金属元素は、Ni、Fe、Co、Ru、Rh、Pd、Os、Ir、Pt、Sc、Ti、V、Cr、Mn、Cu、Zn、Au、Agのいずれかであることを特徴とする半導体装置の作製方法。
  8. 請求項4乃至7のいずれか一において、
    前記ゲイト絶縁膜を形成した後に、波長が0.6〜4μmである光を照射することを特徴とする半導体装置の作製方法。
  9. 請求項4乃至7のいずれか一において、
    TEOSを原料ガスとして用いたプラズマCVD法によって、前記ゲイト絶縁膜を形成した後に、波長が0.6〜4μmである光を照射することを特徴とする半導体装置の作製方法。
  10. 請求項1乃至9のいずれか一において、
    前記熱アニール前に、前記非晶質珪素膜に珪素イオンを注入することを特徴とする半導体装置の作製方法。
  11. 請求項1乃至10のいずれか一において、
    前記非晶質珪素膜を形成する前に、前記ガラス基板を前記ガラス基板の歪点よりも高い温度でアニールし、0.1〜1.0℃/分で前記ガラス基板の歪点以下まで徐冷することを特徴とする半導体装置の作製方法。

JP2003371383A 1993-09-07 2003-10-31 半導体装置の作製方法 Expired - Fee Related JP3949639B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003371383A JP3949639B2 (ja) 1993-09-07 2003-10-31 半導体装置の作製方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP24641093 1993-09-07
JP2003371383A JP3949639B2 (ja) 1993-09-07 2003-10-31 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP11249649A Division JP2000068205A (ja) 1993-09-07 1999-09-03 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2004214616A JP2004214616A (ja) 2004-07-29
JP3949639B2 true JP3949639B2 (ja) 2007-07-25

Family

ID=32827230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003371383A Expired - Fee Related JP3949639B2 (ja) 1993-09-07 2003-10-31 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP3949639B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100778514B1 (ko) * 2006-08-09 2007-11-22 삼성에스디아이 주식회사 유기 발광 표시 장치
WO2011001880A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6862805B2 (ja) * 2015-12-08 2021-04-21 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置、及びシステム
KR102142038B1 (ko) * 2016-02-01 2020-09-14 가부시키가이샤 리코 전계 효과 트랜지스터, 그 제조 방법, 디스플레이 소자, 디스플레이 디바이스, 및 시스템

Also Published As

Publication number Publication date
JP2004214616A (ja) 2004-07-29

Similar Documents

Publication Publication Date Title
US6051453A (en) Process for fabricating semiconductor device
JP3254072B2 (ja) 半導体装置の作製方法
US6455401B1 (en) Methodology for producing thin film semiconductor devices by crystallizing an amorphous film with crystallization promoting material, patterning the crystallized film, and then increasing the crystallinity with an irradiation
US5492843A (en) Method of fabricating semiconductor device and method of processing substrate
KR100291970B1 (ko) 반도체디바이스및그제조방법
JP3411408B2 (ja) 半導体装置の作製方法
JPH0794756A (ja) 半導体装置の作製方法
US6713330B1 (en) Method of fabricating a thin film transistor
JP3949639B2 (ja) 半導体装置の作製方法
JP3202687B2 (ja) 半導体装置の作製方法
JP3202688B2 (ja) 半導体装置の作製方法
JP2000068205A (ja) 半導体装置の作製方法
JP2789417B2 (ja) 半導体装置の作製方法
JP2852855B2 (ja) 半導体装置の作製方法
JP3408242B2 (ja) 半導体装置の作製方法
JP3906128B2 (ja) 半導体装置の作製方法
JP3680256B2 (ja) 半導体装置の作製方法
JP2896124B2 (ja) 半導体装置の作製方法
JP3393857B2 (ja) 半導体装置の作製方法
JP3393863B2 (ja) 半導体装置の作成方法
JP2001196600A (ja) 半導体装置及びその作製方法
JP2001267586A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070319

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070417

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070418

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110427

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110427

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120427

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130427

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130427

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140427

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees