JP3254072B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法

Info

Publication number
JP3254072B2
JP3254072B2 JP04052394A JP4052394A JP3254072B2 JP 3254072 B2 JP3254072 B2 JP 3254072B2 JP 04052394 A JP04052394 A JP 04052394A JP 4052394 A JP4052394 A JP 4052394A JP 3254072 B2 JP3254072 B2 JP 3254072B2
Authority
JP
Japan
Prior art keywords
film
silicon
laser
silicon film
crystal silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04052394A
Other languages
English (en)
Other versions
JPH07231098A (ja
Inventor
宏勇 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP04052394A priority Critical patent/JP3254072B2/ja
Priority to US08/388,845 priority patent/US5681759A/en
Publication of JPH07231098A publication Critical patent/JPH07231098A/ja
Application granted granted Critical
Publication of JP3254072B2 publication Critical patent/JP3254072B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/91—Controlling charging state at semiconductor-insulator interface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ガラス等の絶縁基板、
あるいは各種基板上に形成された絶縁性被膜上に設けら
れた非単結晶珪素膜を有する半導体装置、例えば、薄膜
トランジスタ（ＴＦＴ）や薄膜ダイオード（ＴＦＤ）、
またはそれらを応用した薄膜集積回路、特にアクティブ
型液晶表示装置（液晶ディスプレー）用薄膜集積回路の
作製方法に関するものである。
【０００２】
【従来の技術】近年、ガラス等の絶縁基板上にＴＦＴを
有する半導体装置、例えば、ＴＦＴを画素の駆動に用い
るアクティブ型液晶表示装置やイメージセンサー、３次
元集積回路等が開発されている。
【０００３】これらの装置に用いられるＴＦＴには、薄
膜状の珪素半導体を用いるのが一般的である。薄膜状の
珪素半導体としては、非晶質珪素半導体（ａ−Ｓｉ）か
らなるものと結晶性を有する珪素半導体からなるものの
２つに大別される。結晶性を有する珪素半導体として
は、多結晶珪素、微結晶珪素、結晶成分を含む非晶質珪
素、結晶性と非晶質性の中間の状態を有するセミアモル
ファス珪素等が知られている。非晶質珪素半導体は作製
温度が低く、気相法で比較的容易に作製することが可能
で量産性に富むため、最も一般的に用いられているが、
移動度等の物性が結晶性を有する珪素半導体に比べて劣
るため、今後より高速特性を得る為には、結晶性を有す
る珪素半導体からなるＴＦＴの作製方法の確立が強く求
められていた。
【０００４】
【発明が解決しようとする課題】結晶性を有する薄膜状
の珪素半導体を得る方法としては、非晶質の半導体膜を
成膜しておき、長時間、熱エネルギーを印加すること
（熱アニール）により結晶化するという方法が知られて
いる。この方法は固相成長法（ＳＰＣ法）と称される。
しかしながら、この場合には、通常、加熱温度として６
００℃以上、結晶成長をさらに高めるためには６４０℃
以上以上の高温にすることが必要であり、基板が著しく
制約を受けることが問題であり、また、結晶化に要する
加熱時間が数十時間以上にも及ぶので、さらにその時間
を短くすることが求められていた。
【０００５】これに対し、非晶質珪素膜にエキシマーレ
ーザーのごとき紫外線レーザーを照射することによって
も結晶性を有する珪素膜が得られた。この方法はレーザ
ーアニール法、レーザー結晶化法と称される。この方法
では処理時間は比較的短時間であったが、レーザーの出
力の不安定性からＴＦＴ特性のバラツキを低減すること
ができず、実用上の大きな障害となっていた。
【０００６】本発明は、このような現状を鑑みてなされ
たもので、ＳＰＣ法とレーザー結晶化法の長所を巧みに
取り入れ、量産性、特性に優れ、半導体デバイスを形成
するに適した珪素膜を得ることを課題とする。
【０００７】
【課題を解決するための手段】本発明は、予め４００〜
６２０℃、好ましくは、５２０〜６２０℃、例えば、５
５０〜６００℃、１〜１２時間の熱アニールによって、
水素が放出され、低度の結晶性を有せしめた非単結晶半
導体膜（例えば、準多結晶とよぶ）に対し、紫外線レー
ザーを照射することによって結晶成長を向上せしめるこ
とを特徴とする。この際、レーザー照射前の珪素膜の結
晶化の度合い（結晶性領域と非晶質領域の比率）は０．
１〜９９．９％が好ましく、さらには、１〜９９％がよ
り好ましい。熱アニールの時間は必要とする結晶化度お
よびアニール温度によって異なる。
【０００８】用いる紫外線レーザーとしては、ＫｒＦレ
ーザー（波長２４８ｎｍ）、ＸｅＣｌレーザー（波長３
０８ｎｍ）、ＡｒＦレーザー（波長１９３ｎｍ）、Ｘｅ
Ｆレーザー（３５３ｎｍ）等のエキシマーレーザーが使
用しやすい。また、その他にもＮｄ：ＹＡＧレーザーの
第３高調波もしくは第４高調波を用いてもよい。また、
レーザー照射に際しては、用いるレーザー光を１０％以
上は吸収しない絶縁性の被膜を珪素膜上に形成してもよ
い。このような被膜の存在はレーザー照射による結晶成
長の際の表面の荒れを抑制する効果がある。
【０００９】
【作用】非晶質珪素膜は紫外線に対して不透明であるが
ゆえに、初期のレーザー照射においては表面近傍に集中
的にエネルギーが吸収される。そのため膜全体にエネル
ギーを与えるには十分に強力なレーザーを照射しなけれ
ばならないが、そのようなエネルギーでは表面において
はあまりにも過大であるためにかえって非晶質化や膜の
蒸発（アブレーション）をもたらす。このため、非晶質
珪素膜にレーザーを照射して結晶化をおこなう際にはレ
ーザーのエネルギーの最適値が極めて狭く、すなわち、
エネルギーが低ければ結晶化が進まず、逆にエネルギー
が高すぎれば、膜が非晶質化もしくは蒸発してしまう。
このような理由によって従来のレーザー結晶化法は量産
性に難があった。
【００１０】一方、１〜９９％の結晶化度の低度に結晶
化させた珪素薄膜は、紫外線に対して半透明な状態であ
る。この状態で紫外線レーザー光を照射すると膜のほぼ
全域にまんべんなくレーザーのエネルギーが吸収され
る。この結果、結晶化の度合いが膜の厚さによらず一定
であり、極めて均一な特性を得ることができる。さら
に、ある程度の結晶化が進行しているので、少量のエネ
ルギーを追加するだけで、既に存在する結晶を核とし
て、より高度の結晶化が進行する。さらに、ある程度の
結晶性を有しているので、熱伝導度が高く、余分なエネ
ルギーはただちに他へ移動することができる。このた
め、照射に必要なレーザーのエネルギーも従来のレーザ
ー結晶化法の場合よりも低くても良い。
【００１１】０．１〜９９．９％の結晶化度を有する珪
素膜を得るには、４００〜６２０℃、好ましくは、５２
０〜６２０℃、例えば５５０〜６００℃、１〜１２時間
の熱アニールをおなえばよい。本発明では、熱アニール
に要する時間は温度に依存するが、６００℃の場合には
４時間以内であり、従来の数十時間から大幅に短縮され
た。より低温の熱アニール（例えば、５００〜５５０
℃）では、熱アニール時間は長くなるが、アニール工程
で基板に与える影響は十分に小さくなり、基板選択の余
地が拡がる。
【００１２】
【実施例】
〔実施例１〕本実施例はガラス基板上に形成された結晶
性珪素膜を用いたＰチャネル型ＴＦＴ（ＰＴＦＴとい
う）とＮチャネル型ＴＦＴ（ＮＴＦＴという）とを相補
型に組み合わせた回路を形成する例で、その作製工程の
概要は図１（Ａ）〜（Ｄ）に示される。本実施例に示す
回路は、アクティブ型の液晶表示装置の画素電極のスイ
ッチング素子や周辺ドライバー回路、さらにはイメージ
センサや３次元集積回路に応用することができる。
【００１３】まず、基板（コーニング７０５９）１０１
上にスパッタリング法によって厚さ２０００Åの酸化珪
素の下地膜１０２を形成した。基板は、下地膜の成膜の
前もしくは後に、歪み温度よりも高い温度でアニールを
おこなった後、０．１〜１．０℃／分で歪み温度以下ま
で徐冷すると、その後の温度上昇を伴う工程（本発明の
赤外光照射を含む）での基板の収縮が少なく、マスク合
わせが用意となる。コーニング７０５９基板では、６２
０〜６６０℃で１〜４時間アニールした後、０．１〜
１．０℃／分、好ましくは、０．０３〜０．３℃／分で
徐冷し、４００〜５００℃まで温度が低下した段階で取
り出すとよい。
【００１４】そして、プラズマＣＶＤ法によって、厚さ
３００〜１５００Å、例えば８００Åの真性（Ｉ型）の
非晶質珪素膜１０３を成膜した。さらに、その上にプラ
ズマＣＶＤ法によって厚さ１００〜８００Å、例えば２
００Åの酸化珪素膜１０４を堆積した。こえは、以下の
熱アニール工程において保護膜となり、膜表面の荒れを
防止する。
【００１５】次に、窒素雰囲気下（大気圧）、６００℃
で４時間、熱アニールした。この熱アニールによって、
珪素膜中の余剰の水素は放出され、膜は低度の結晶性を
有することとなった。ただし、珪素膜をラマン散乱分光
法によって分析しても、９０％以上が結晶化している多
結晶珪素被膜のように、明確に珪素結晶に起因するピー
クを認めることはできなかった。このときの膜の結晶性
は、結晶成長用の核発生が少なくともおこなわれ、結晶
化した面積が５０％以下、代表的には１〜１０％の面積
しか結晶化していない状態である。ＴＥＭ（透過型電子
顕微鏡）による観察では１０００Å以下、典型的には２
０〜１００Åの微細な結晶が観察された。この工程では
結晶の大きさは小さかったが、より大きな結晶（３〜３
０倍程度）を得るには、この珪素膜に、予めイオン注入
法によって１×１０14〜１×１０16ｃｍ-2のドーズ量で
珪素イオンを注入しておくと有効であった。（図１
（Ａ））
【００１６】この工程の後に、珪素膜をパターニングし
て、ＴＦＴの島状の活性層１０５を形成した。活性層１
０５の大きさはＴＦＴのチャネル長とチャネル幅を考慮
して決定される。小さなものでは、５０μｍ×２０μ
ｍ、大きなものでは１００μｍ×１０００μｍであっ
た。このような活性層を基板上に多く形成した。
【００１７】そして、ＫｒＦエキシマーレーザー（波長
２４８ｎｍ、パルス幅３０ｎｓｅｃ）を３〜２０ショッ
ト照射し、活性層の結晶化をおこなった。レーザーのエ
ネルギー密度は２００〜４５０ｍＪ／ｃｍ2 であった。
このような大きなエネルギーの照射をおこなう前に、１
００〜２００ｍＪ／ｃｍ2 の比較的、低エネルギーのレ
ーザー照射を事前におこなうと、膜の結晶化の均一性が
向上した。レーザー照射は真空中でおこなうとより大き
な効果が得られた。また、レーザー照射の際、基板を１
５０〜４５０℃、代表的には２００〜３００℃に加熱す
ると、より良好な特性、均一性が得られた。（図１
（Ｂ））
【００１８】なお、レーザー照射の際、活性層１０５の
表面に保護膜として酸化珪素または窒化珪素膜を形成し
ておくことが好ましい。これは、活性層１０５の表面の
状態を良くするためである。ただし、レーザー光の透過
性を考慮すると、本実施例のごとき、波長の短いＫｒＦ
レーザーを用いる場合には窒化珪素膜は適当でない。Ｘ
ｅＣｌレーザーを用いる場合には窒化珪素膜でも問題は
なかった。
【００１９】以上のレーザー照射工程が終了したのち
に、２００〜５００℃、代表的には３５０℃で水素アニ
ールをおこなうと、珪素膜中の欠陥を減少させる上で有
効であった。また、１×１０13〜１×１０15ｃｍ-2の量
の水素のイオンドープをおこない、さらに２００〜３０
０℃の熱処理によっても同じ効果が得られた。
【００２０】レーザー照射工程後に、プラズマＣＶＤ法
によって厚さ１０００Åの酸化珪素膜１０６をゲイト絶
縁膜として成膜した。ＣＶＤの原料ガスとしてはＴＥＯ
Ｓ（テトラ・エトキシ・シラン、Ｓｉ（ＯＣ2 Ｈ5 ）
4 ）と酸素を用い、成膜時の基板温度は３００〜５５０
℃、例えば３５０℃とした。
【００２１】引き続いて、スパッタリング法によって、
厚さ３０００〜８０００Å、例えば５０００Åのアルミ
ニウム（０．０１〜０．２５％の周期律表III ａの希土
類元素を含む）を成膜した。そしてアルミニウム膜をパ
ターニングして、ゲイト電極１０７、１０９を形成し
た。さらに、このアルミニウムの電極の表面を陽極酸化
して、表面に酸化物層１０８、１１０を形成した。この
陽極酸化は、酒石酸が１〜５％含まれたエチレングリコ
ール溶液中で行った。得られた酸化物層１０８、１１０
の厚さは２０００Åであった。なお、この酸化物１０８
と１１０とは、後のイオンドーピング工程において、オ
フセットゲイト領域を形成する厚さとなるので、オフセ
ットゲイト領域の長さを上記陽極酸化工程で決めること
ができる。
【００２２】次に、イオンドーピング法（プラズマドー
ピング法とも言う）によって、ゲイト電極部（すなわち
ゲイト電極１０７とその周囲の酸化層１０８、ゲイト電
極１０９とその周囲の酸化層１１０）をマスクとして、
自己整合的にＰもしくはＮ導電型を付与する不純物を珪
素膜１０５に添加した。ドーピングガスとして、フォス
フィン（ＰＨ3 ）およびジボラン（Ｂ2 Ｈ6 ）を用い、
前者の場合は、加速電圧を６０〜９０ｋＶ、例えば８０
ｋＶ、後者の場合は、４０〜８０ｋＶ、例えば６５ｋＶ
とした。ドーズ量は１×１０15〜８×１０15ｃｍ-2、例
えば、燐を２×１０15ｃｍ-2、ホウ素を５×１０15ｃｍ
-2とした。ドーピングに際しては、一方の領域をフォト
レジストで覆うことによって、それぞれの元素を選択的
にドーピングした。この結果、Ｎ型の不純物領域１１４
と１１６、Ｐ型の不純物領域１１１と１１３が形成さ
れ、Ｐチャネル型ＴＦＴ（ＰＴＦＴ）の領域とＮチャネ
ル型ＴＦＴ（ＮＴＦＴ）との領域を形成することができ
た。
【００２３】その後、レーザー光の照射によってアニー
ル行った。レーザー光としては、ＫｒＦエキシマレーザ
ー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用いた
が、他のレーザーであってもよい。レーザー光の照射条
件は、エネルギー密度が２００〜４００ｍＪ／ｃｍ2 、
例えば２５０ｍＪ／ｃｍ2 とし、一か所につき２〜１０
ショット、例えば２ショット照射した。このレーザー光
の照射時に基板を２００〜４５０℃程度に加熱するとレ
ーザー照射の効果が増大した。（図１（Ｃ））
【００２４】続いて、厚さ４０００〜８０００Å、例え
ば、６０００Åの酸化珪素膜１１７を層間絶縁物として
プラズマＣＶＤ法によって形成した。この層間絶縁物と
してはポリイミドまたは酸化珪素とポリイミドの２層膜
を利用してもよい。さらにコンタクトホールを形成し
て、金属材料、例えば、窒化チタンとアルミニウムの多
層膜によってＴＦＴの電極・配線１１８、１２０、１１
９を形成した。最後に、１気圧の水素雰囲気で３５０
℃、３０分のアニールを行い、ＴＦＴを相補型に構成し
た半導体回路を完成した。（図１（Ｄ））
【００２５】上記に示す回路は、ＰＴＦＴとＮＴＦＴと
を相補型に設けたＣＭＯＳ構造であるが、上記工程にお
いて、２つのＴＦＴを同時に作り、中央で切断すること
により、独立したＴＦＴを２つ同時に作製することも可
能である。
【００２６】〔実施例２〕本実施例は、アクティブ型の
液晶表示装置において、スイッチング素子として各画素
に設けられたＮチャネル型ＴＦＴの例である。以下にお
いては、一つの画素について説明するが、他に多数（一
般には数十万）の画素が同様な構造で形成される。ま
た、Ｎチャネル型ＴＦＴではなくＰチャネル型ＴＦＴで
もよいことはいうまでもない。
【００２７】本実施例の作製工程の概略を図２に示す。
本実施例において、基板２００としてはコーニング７０
５９ガラス基板（厚さ１．１ｍｍ、３００×４００ｍ
ｍ）を使用した。まず、下地膜として、プラズマＣＶＤ
法またはスパッタ法によって２０００Åの厚さの窒化ア
ルミニウム膜２０１を形成し、さらにその上に他の下地
膜として酸化珪素膜２０２をプラズマＣＶＤ法で２００
０Åの厚さに形成した。窒化アルミニウムはガラス基板
に比べ、１０倍以上も熱伝導度が大きく、大面積の基板
での温度の均一性を保つ上で好ましかった。また、窒化
アルミニウムには、ガラス基板との熱膨張率を近づけ
て、密着性を向上させるために、窒素に対して酸素を
０．０１〜２０原子％添加してもよい。
【００２８】窒化アルミニウムをプラズマＣＶＤ法によ
って形成するには、原料としては、トリメチルアルミニ
ウム（Ａｌ（ＣＨ3 ）3 ）とアンモニアを用いればよ
い。また、スパッタ法によって形成するには、雰囲気を
窒素、もしくはアンモニアにしてアルミニウムターゲッ
トを用いて反応性スパッタをおこなえばよい。なお、酸
化珪素膜２０２のＣＶＤの原料ガスとしてはＴＥＯＳと
酸素を用いた。さらに、ＬＰＣＶＤ法もしくはプラズマ
ＣＶＤ法で非晶質珪素膜２０３を１０００Å、酸化珪素
膜２０４を２００Åの厚さにそれぞれ形成した。そし
て、６００℃で１時間、加熱アニールをおこない、低度
の結晶珪素膜を得た。（図２（Ａ））
【００２９】この熱アニール工程の後、珪素膜をパター
ニングしてＴＦＴの島状活性層２０５およびその上の酸
化珪素膜２０４’のみを残存させ、その他を除去した。
そして、島状活性層２０５にＫｒＦレーザーを照射し、
珪素膜の結晶性を向上せしめた。レーザー照射は、１か
所に付き３〜２０ショット、エネルギー密度は２００〜
４５０ｍＪ／ｃｍ2 の条件でおこなった。（図２
（Ｂ））
【００３０】その後、酸化珪素膜２０４’を除去して、
島状珪素領域２０５の表面を露出させた。さらにテトラ
・エトキシ・シラン（ＴＥＯＳ）を原料として、酸素雰
囲気中のプラズマＣＶＤ法によって、酸化珪素のゲイト
絶縁膜（厚さ７０〜１２０ｎｍ、典型的には１２０ｎ
ｍ）２０６を形成した。基板温度は３５０℃とした。次
に公知の多結晶珪素を主成分とした膜をＬＰＣＶＤ法で
形成し、パターニングを行うことによって、ゲイト電極
２０７を形成した。多結晶珪素には導電性を向上させる
ために不純物として燐を０．１〜５原子％導入した。
【００３１】その後、Ｎ型の不純物として、燐をイオン
ドーピング法で注入し、自己整合的にソース領域２０
８、チャネル形成領域２０９、ドレイン領域２１０を形
成した。そして、ＫｒＦレーザー光を照射することによ
って、イオン注入のために結晶性の劣化した珪素膜の結
晶性を改善させた。このときにはレーザー光のエネルギ
ー密度は２５０〜３００ｍＪ／ｃｍ2 とした。このレー
ザー照射によって、このＴＦＴのソース／ドレインのシ
ート抵抗は３００〜８００Ω／ｃｍ2 となった。レーザ
ー照射によるアニールの工程は可視・近赤外光のランプ
アニールによって行ってもよい。（図２（Ｃ））
【００３２】その後、酸化珪素またはポリイミドによっ
て層間絶縁物２１１を形成し、さらに、画素電極２１２
をＩＴＯによって形成した。そして、コンタクトホール
を形成して、ＴＦＴのソース／ドレイン領域にクロム／
アルミニウム多層膜で電極２１３、２１４を形成し、こ
のうち一方の電極２１４はＩＴＯ２１２にも接続するよ
うにした。最後に、水素中で２００〜４００℃で２時間
アニールして、水素化をおこなった。このようにして、
ＴＦＴを完成した。この工程は、同時に他の多数の画素
領域においても同時に行われる。また、より耐湿性を向
上させるために、全面に窒化珪素等でパッシベーション
膜を形成してもよい。（図２（Ｄ））
【００３３】本実施例で示したアクティブマトリクスの
画素トランジスタは、それほどの高速動作を要求されな
い。したがって、本実施例では、プロセス時間を短縮す
るために、最初の熱アニールの時間を、実施例１の場合
よりも短い１時間とした。このため、本実施例で得られ
た初期の珪素膜の結晶性は実施例１のものより劣ってい
た。その結果、図２（Ｂ）におけるレーザー照射後の結
晶性も実施例１のものに比較するとやや劣っていた。し
かしながら、通常のＳＰＣ法によるものよりははるかに
優れた特性が得られた。
【００３４】〔実施例３〕図３を用いて、本実施例を説
明する。基板は、ガラス転移点（歪み温度ともいう）が
５５０〜６５０℃のガラス基板、例えばコーニング７０
５９を用い、実施例１のように、収縮防止のために、事
前に６４０℃で４時間アニールした後、０．１℃で４５
０℃まで徐冷した後、取り出したものを使用した。まず
基板３０１上に下地膜３０２を形成し、さらに、プラズ
マＣＶＤ法によって厚さ３００〜８００Åの非晶質珪素
膜３０３と、厚さ２００Åの酸化珪素膜３０４を成膜し
た。そして、６２０℃、１時間の加熱アニールをおこな
った。熱アニール後、基板を２〜２００℃／秒の速度、
好ましくは１０℃／秒以上の速度で４５０℃までは急激
に冷却した。これは、この熱アニール工程によって、基
板が収縮することを防止するためである。このような急
激な冷却が不可能なアニール炉においては、基板を炉外
に取り出して、室温に放置することによっても同様な効
果が得られる。
【００３５】本実施例では、熱アニール温度が、実施例
１、２の場合よりも高く、また、コーニング７０５９の
歪み温度（５９３℃）よりも高いために、事前に熱処理
／徐冷処理をおこなっても、基板の収縮を抑えるとは難
しかった。そのような場合には、以上のようなアニール
温度からの急冷が有効である。本実施例ではアニール温
度が高かったために、実施例１よりも短時間のアニール
であるにも関わらず、比較的結晶化度の高い（５０％以
上）の珪素膜が得られた。（図３（Ａ））
【００３６】そして、ＫｒＦエキシマーレーザー（波長
２４８ｎｍ、パルス幅３０ｎｓｅｃ）を３〜２０ショッ
ト照射し、活性層の結晶化を助長させた。レーザーのエ
ネルギー密度は２００〜４５０ｍＪ／ｃｍ2 であった。
（図３（Ｂ）） 次に、珪素膜３０３をパターニングして、島状の活性層
領域３０５および３０６を形成した。活性層のエッチン
グは垂直方向に異方性を有するＲＩＥ法によって行っ
た。（図３（Ｃ））
【００３７】その後は実施例１と同様にゲイト絶縁膜３
０８、ゲイト電極３０９、３１０を形成し、イオンドー
ピング法によって、不純物領域を形成し、これをレーザ
ー照射によって活性化させた。（図３（Ｄ））
【００３８】さらに、層間絶縁物３１１を形成して、こ
れにコンタクトホールを形成し、メタル配線３１２、３
１３、３１４を形成した。（図３（Ｅ）） このようにして、相補型ＴＦＴ回路を形成した。本実施
例では珪素膜をパターニングして島状活性層を形成する
前にレーザー照射によって結晶化をおこなった（図３
（Ｂ））。これはＴＦＴの活性層を汚染から守る上で効
果的であった。しかしながら、このように活性層のパタ
ーニング前にレーザー照射をおこなうには、珪素膜の結
晶化度がある程度、高いことが必要である。結晶化度の
低い珪素膜では紫外線レーザーに対して透明度が高くな
いため、レーザーエネルギーの吸収が表面近傍や結晶粒
界に偏り、膜の剥離等が生じる。逆に、以上の要件を満
たす膜においては汚染が防止されるため、本実施例のＴ
ＦＴの特性（電界移動度やしきい値電圧）および信頼性
は極めて良好であった。また、本実施例からも明らかな
ように、本発明はガラス転移点が５５０〜６５０℃の基
板材料において、特に有効であった。
【００３９】
【発明の効果】４００〜６２０℃、好ましくは、５２０
〜６２０℃、より好ましくは５５０〜６００℃の温度
で、１〜１２時間の熱アニールによって０．１〜９９．
９％、好ましくは１〜９９％の低度に結晶化した珪素膜
に対して、紫外線レーザーを照射するこにより、結晶性
を向上せしめることができ、良好な結晶性を有した珪素
膜を安定して得ることができた。さらに、珪素膜の特性
を向上させるには、水素化アニールを水素雰囲気中、２
００〜４５０℃での処理により、水素を珪素膜中に添加
して不対結合手を除去・中和できる。また、本発明によ
って、従来、数１０時間も要された結晶化工程が、短縮
され、量産性を向上させることができた。このように本
発明は工業上、有益であり、特に本発明は絶縁ゲイト型
半導体装置の形成に極めて効果がある。
【図面の簡単な説明】
【図１】 実施例１のＴＦＴの作製工程を示す。
【図２】 実施例２のＴＦＴの作製工程を示す。
【図３】 実施例３のＴＦＴの作製工程を示す。
【符号の説明】
１０１ ガラス基板 １０２ 下地膜（酸化珪素膜） １０３ 珪素膜 １０４ 酸化珪素膜 １０５ 島状珪素膜（活性層） １０６ ゲイト絶縁膜（酸化珪素膜） １０７ ゲイト電極（アルミニウム） １０８ 陽極酸化層（酸化アルミニウム） １０９ ゲイト電極 １１０ 陽極酸化層 １１１ ソース（ドレイン）領域 １１２ チャネル形成領域 １１３ ドレイン（ソース）領域 １１４ ソース（ドレイン）領域 １１５ チャネル形成領域 １１６ ドレイン（ソース）領域 １１７ 層間絶縁物 １１８ 電極 １１９ 電極 １２０ 電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−78120（ＪＰ，Ａ) 特開 平３−22540（ＪＰ，Ａ) 特開 昭62−104021（ＪＰ，Ａ) 特開 平４−76912（ＪＰ，Ａ) 特開 平４−165613（ＪＰ，Ａ) 特開 昭63−254720（ＪＰ，Ａ) 特開 平１−196116（ＪＰ，Ａ) 特開 平４−288817（ＪＰ，Ａ) 特開 平５−198507（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/336 H01L 21/20 H01L 29/786

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】絶縁表面を有する基板上に非単結晶珪素膜
    を形成し、前記非単結晶珪素膜上に酸化珪素膜を形成
    し、前記非単結晶珪素膜を４００〜６２０℃で加熱して
    前記非単結晶珪素膜の結晶化度を０．１〜９９．９％と
    し、前記酸化珪素膜を除去した後、非単結晶珪素膜上に
    酸化珪素膜もしくは窒化珪素膜を形成し、前記基板を１
    ５０〜４５０℃に加熱しつつ前記非単結晶珪素膜に紫外
    線レーザー光を照射することを特徴とする半導体装置の
    作製方法。
  2. 【請求項２】絶縁表面を有する基板上に非単結晶珪素膜
    を形成し、前記非単結晶珪素膜上に酸化珪素膜を形成
    し、前記非単結晶珪素膜に１×１０14〜１×１０16ｃｍ
    -2のドーズ量で珪素イオンを注入した後、前記非単結晶
    珪素膜を４００〜６２０℃で加熱して前記非単結晶珪素
    膜の結晶化度を０．１〜９９．９％とし、前記酸化珪素
    膜を除去した後、非単結晶珪素膜上に酸化珪素膜もしく
    は窒化珪素膜を形成し、前記基板を１５０〜４５０℃に
    加熱しつつ前記非単結晶珪素膜に紫外線レーザー光を照
    射することを特徴とする半導体装置の作製方法。
  3. 【請求項３】請求項１または請求項２において、前記紫
    外線レーザー光は、エキシマレーザー光であることを特
    徴とする半導体装置の作製方法。
  4. 【請求項４】請求項１または請求項２において、前記紫
    外線レーザー光は、Ｎｄ：ＹＡＧレーザーの第３高調波
    または第４高調波であることを特徴とする半導体装置の
    作製方法。
JP04052394A 1994-02-15 1994-02-15 半導体装置の作製方法 Expired - Fee Related JP3254072B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP04052394A JP3254072B2 (ja) 1994-02-15 1994-02-15 半導体装置の作製方法
US08/388,845 US5681759A (en) 1994-02-15 1995-02-15 Method of fabricating semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04052394A JP3254072B2 (ja) 1994-02-15 1994-02-15 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2000347982A Division JP2001196600A (ja) 2000-11-15 2000-11-15 半導体装置及びその作製方法

Publications (2)

Publication Number Publication Date
JPH07231098A JPH07231098A (ja) 1995-08-29
JP3254072B2 true JP3254072B2 (ja) 2002-02-04

Family

ID=12582866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04052394A Expired - Fee Related JP3254072B2 (ja) 1994-02-15 1994-02-15 半導体装置の作製方法

Country Status (2)

Country Link
US (1) US5681759A (ja)
JP (1) JP3254072B2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6713330B1 (en) 1993-06-22 2004-03-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
KR100333153B1 (ko) * 1993-09-07 2002-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
US5620906A (en) 1994-02-28 1997-04-15 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device by introducing hydrogen ions
JPH07302912A (ja) * 1994-04-29 1995-11-14 Semiconductor Energy Lab Co Ltd 半導体装置
TW273639B (en) * 1994-07-01 1996-04-01 Handotai Energy Kenkyusho Kk Method for producing semiconductor device
US5970384A (en) * 1994-08-11 1999-10-19 Semiconductor Energy Laboratory Co., Ltd. Methods of heat treating silicon oxide films by irradiating ultra-violet light
US5795458A (en) * 1994-09-14 1998-08-18 Citizen Watch Co., Ltd. Manufacturing method of thin film diode for liquid crystal display device
JP3778456B2 (ja) 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
JPH11224839A (ja) * 1998-02-04 1999-08-17 Canon Inc 露光装置とデバイス製造方法、ならびに該露光装置の光学素子クリーニング方法
US6180444B1 (en) 1998-02-18 2001-01-30 International Business Machines Corporation Semiconductor device having ultra-sharp P-N junction and method of manufacturing the same
US6100171A (en) * 1998-03-03 2000-08-08 Advanced Micro Devices, Inc. Reduction of boron penetration by laser anneal removal of fluorine
JP3715848B2 (ja) 1999-09-22 2005-11-16 シャープ株式会社 半導体装置の製造方法
US6916693B2 (en) * 2000-03-08 2005-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7098084B2 (en) * 2000-03-08 2006-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2002303879A (ja) * 2001-04-03 2002-10-18 Nec Corp アクティブマトリクス基板及びその製造方法
TW548860B (en) * 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US7211828B2 (en) * 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
TW546857B (en) * 2001-07-03 2003-08-11 Semiconductor Energy Lab Light-emitting device, method of manufacturing a light-emitting device, and electronic equipment
KR100487426B1 (ko) * 2001-07-11 2005-05-04 엘지.필립스 엘시디 주식회사 폴리실리콘 결정화방법 그리고, 이를 이용한 폴리실리콘박막트랜지스터의 제조방법 및 액정표시소자의 제조방법
US6462388B1 (en) 2001-07-26 2002-10-08 Hewlett-Packard Company Isolation of memory cells in cross point arrays
JP4166455B2 (ja) * 2001-10-01 2008-10-15 株式会社半導体エネルギー研究所 偏光フィルム及び発光装置
JP4084039B2 (ja) * 2001-11-19 2008-04-30 株式会社 液晶先端技術開発センター 薄膜半導体装置及びその製造方法
US7232714B2 (en) * 2001-11-30 2007-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7164155B2 (en) * 2002-05-15 2007-01-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
GB0222450D0 (en) * 2002-09-27 2002-11-06 Koninkl Philips Electronics Nv Method of manufacturing an electronic device comprising a thin film transistor
KR100712101B1 (ko) * 2004-06-30 2007-05-02 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100685396B1 (ko) 2004-07-22 2007-02-22 삼성에스디아이 주식회사 반도체 장치의 제조 방법 및 이 방법에 의하여 제조되는반도체 장치
CN100357500C (zh) * 2005-03-04 2007-12-26 中国科学院长春光学精密机械与物理研究所 制备微晶硅的方法
KR101299604B1 (ko) * 2005-10-18 2013-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US7754600B2 (en) * 2007-03-01 2010-07-13 Hewlett-Packard Development Company, L.P. Methods of forming nanostructures on metal-silicide crystallites, and resulting structures and devices
US7972943B2 (en) 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4566913A (en) * 1984-07-30 1986-01-28 International Business Machines Corporation Rapid thermal annealing of silicon dioxide for reduced electron trapping
JPS61113771A (ja) * 1984-11-07 1986-05-31 Semiconductor Energy Lab Co Ltd 窒化アルミニユ−ム作製方法
US4670063A (en) * 1985-04-10 1987-06-02 Eaton Corporation Semiconductor processing technique with differentially fluxed radiation at incremental thicknesses
US4762801A (en) * 1987-02-20 1988-08-09 National Semiconductor Corporation Method of fabricating polycrystalline silicon resistors having desired temperature coefficients
SG63578A1 (en) * 1990-11-16 1999-03-30 Seiko Epson Corp Thin film semiconductor device process for fabricating the same and silicon film
US5192708A (en) * 1991-04-29 1993-03-09 International Business Machines Corporation Sub-layer contact technique using in situ doped amorphous silicon and solid phase recrystallization
JP3466633B2 (ja) * 1991-06-12 2003-11-17 ソニー株式会社 多結晶半導体層のアニール方法
CN100442532C (zh) * 1992-07-06 2008-12-10 株式会社半导体能源研究所 有源矩阵显示器件

Also Published As

Publication number Publication date
JPH07231098A (ja) 1995-08-29
US5681759A (en) 1997-10-28

Similar Documents

Publication Publication Date Title
JP3254072B2 (ja) 半導体装置の作製方法
KR100333153B1 (ko) 반도체장치제작방법
KR100291974B1 (ko) 반도체장치 및 그제조방법
JPH0794757A (ja) 半導体装置の作製方法
JPH0758339A (ja) 半導体装置およびその作製方法
JP3411408B2 (ja) 半導体装置の作製方法
JPH0794756A (ja) 半導体装置の作製方法
JP3359670B2 (ja) 半導体装置の作製方法
US6410374B1 (en) Method of crystallizing a semiconductor layer in a MIS transistor
JP3949639B2 (ja) 半導体装置の作製方法
JPH1026772A (ja) 集積回路およびアクティブマトリクス基板の製造方法
JP2782035B2 (ja) ガラス基板処理方法
JP3202687B2 (ja) 半導体装置の作製方法
JP2001196600A (ja) 半導体装置及びその作製方法
JP3202688B2 (ja) 半導体装置の作製方法
JPH08316487A (ja) 薄膜半導体装置の製造方法
JPH08139331A (ja) 薄膜トランジスタの製造方法
JP2852855B2 (ja) 半導体装置の作製方法
JPH08139016A (ja) 薄膜集積回路の製造方法
JPH07193247A (ja) 薄膜トランジスタ及びその製造方法
JP3408242B2 (ja) 半導体装置の作製方法
JP2789417B2 (ja) 半導体装置の作製方法
JP2000068205A (ja) 半導体装置の作製方法
JP3393857B2 (ja) 半導体装置の作製方法
JP3393863B2 (ja) 半導体装置の作成方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081122

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091122

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees