JP3359670B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法Info
- Publication number
- JP3359670B2 JP3359670B2 JP33360392A JP33360392A JP3359670B2 JP 3359670 B2 JP3359670 B2 JP 3359670B2 JP 33360392 A JP33360392 A JP 33360392A JP 33360392 A JP33360392 A JP 33360392A JP 3359670 B2 JP3359670 B2 JP 3359670B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- film
- semiconductor
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
(MOS型薄膜トランジスタ(TFT)等)の作製方法
に関する。
導体集積回路を形成する技術が開発され利用されてい
る。このような半導体集積回路において、十分な半導体
特性を得るためには、半導体を結晶性のものとすること
が求められてきた。しかしながら、結晶性の半導体材料
を直接成膜することは困難であるので、最初に非晶質の
半導体膜を形成し、それを長時間の熱処理もしくはレー
ザー光、フラッシュランプ等の強光を照射することによ
って、結晶化させる方法が採用されてきた。
をおこなう場合には、大雑把に言って2通りの方法があ
る。1つは1000℃程度の高温で処理する方法で、こ
れは現在のシリコンチップ上の半導体集積回路のプロセ
スと同じものであり、非常に高い信頼性を得ている。も
う1つは600℃程度の中程度の温度で12時間以上の
長時間熱処理することによって結晶成長をおこなう方法
である。
温度を低下させることが求められるようになってきた。
従来、基板としては石英が用いられていた。石英は耐熱
性に優れ、1000℃以上もの高温に耐えられるので、
高温での結晶化には何ら問題がなかった。しかしなが
ら、石英は大型基板の作製が難しいため、装置の大面積
化とともに、コストが急速に増大することが問題であっ
た。
(例えば、コーニング社7059番ガラス)は安価であ
るが、歪み温度が600℃以下であり、1000℃の高
温プロセスが採用できないだけでなく、600℃程度の
プロセスでもガラスのちぢみやそりが問題となった。さ
らに、600℃程度の熱処理ではその処理時間の長さが
問題となり、量産コストが高くなるという欠点があっ
た。
レーザー光の面内でのばらつき、ショット毎のばらつき
等の不安定性のために、十分な信頼性のある結晶性半導
体を得ることができなかった。さらに、レーザー光の波
長が紫外光であると、シリコンでは吸収長が短いため、
50nm程度の深さまでしか結晶化ができなかった。そ
のため、半導体膜の厚さを50nm以下とすることが求
められ、コンタクトホールや金属との良好なコンタクト
を形成するプロセスが非常に難しくなった。
導体薄膜を600℃以下の低温で、しかも短時間(好ま
しくは12時間以内)に作製する方法を提供することを
目的とする。
を非晶質薄膜の基板側(裏面側)から照射することによ
って、基板に密着した領域の非晶質半導体を結晶化せし
め、さらに、400〜600℃での熱処理によって、先
に結晶化した領域から結晶を成長させることを特徴とす
る。本発明の工程の概念図は図1に示される。
にアモルファスシリコン等の非晶質半導体膜2を100
〜150nm形成する。この厚さは後に形成する半導体
素子の仕様やコンタクトやコンタクトホール形成の際の
プロセスに応じて決定すればよい。一般的に、この非晶
質半導体膜の厚さが50nm以下では、コンタクトホー
ルを形成した場合に、オーバーエッチングが生じやす
く、また、半導体がシリコンであれば、アルミニウムに
よってコンタクトを形成した場合にはコンタクト部分の
合金化によって、シリコン層を突き抜けてしまいコンタ
クトの信頼性が著しく低下する。
レーザー光等の強光を照射することによって、基板側の
非晶質半導体の結晶化をおこなう。領域3はこの工程に
よって結晶化した部分である。通常のレーザー照射プロ
セスによる場合と同様に、この工程においても結晶化は
均一に行われるわけではなく、図に示すように極めてば
らつきが大きい。
板の種類によって選択しなければならない。近赤外線で
あれば、通常のガラスは透明であるが、半導体がシリコ
ンであれば、ほとんど全ての半導体領域を透過してしま
うので、膜全体が結晶化されてしまい、しかも、均一性
が極めて悪くなる。そしてこのように、一度、結晶化し
てしまった半導体膜の結晶性を改良することはほとんど
不可能である。
基板側の50nm程度の薄い領域だけを主として結晶化
させるだけの波長であることが望ましい。例えば、半導
体がシリコンであれば、波長400nm以下の光である
ことが望まれる。
もパルス発振レーザーが好ましい。これは、連続発振レ
ーザーでは、熱の伝導によって結晶化が進行し、薄膜の
特定の部分のみ結晶化することが困難であるためであ
る。また、連続的な加熱によって基板から好ましくない
不純物が半導体薄膜に進入し、また、基板と半導体膜と
の間にストレスをもたらすからである。
(波長193nm)、KrFエキシマーレーザー(波長
248nm)、XeFエキシマーレーザー(波長350
nm)、XeClエキシマーレーザー(波長308n
m)等の各種エキシマーレーザーは効率がよく、量産に
適している。
光照射工程)が終了した後、図1(C)に示すように、
400〜600℃で0.1〜12時間処理することによ
って、先にレーザー照射によって結晶化した領域を核と
して、他の非晶質半導体領域が一様に結晶化して、結晶
性半導体4となる。この結晶化工程は熱平衡状態による
ものであるので、特に半導体被膜の表面では極めて均一
である。したがって、TFTその他の半導体素子に利用
するうえで都合がよい。熱結晶の際の雰囲気は酸素、オ
ゾン等の酸化雰囲気あるいは水素原子を含む雰囲気は避
けるべきである。これらの雰囲気では結晶化が進行しに
くい。窒素やアルゴン、クリプトン、ヘリウム等の不活
性な雰囲気でおこなうことが望ましい。また、1tor
r以下の減圧雰囲気でもよい。特に減圧雰囲気では、半
導体薄膜から結晶化の際に障害となる水素や酸素等の原
子が排出されるので都合がいい。
上の工程は図2に示すような従来の工程とは異なること
を注意しておく。すなわち、基板5上の非晶質半導体膜
6に図2(B)のように、上面からレーザー照射をおこ
なって結晶化領域7を形成し、これを核として400〜
600℃の熱処理をおこなってもほとんど結晶化が進行
せず、非晶質領域8が残存してしまう。しかも、この場
合にはデバイスで重要な薄膜表面がレーザー照射のばら
つきの影響をまともに受けているので信頼性の高いデバ
イスを形成することができない。特に、パルスレーザー
を用いて結晶化をおこなった場合には、レーザー照射の
重なった部分の特性がそうでない部分のものと著しく異
なることが問題であった。
なったものでも、600℃以上の温度で長時間の熱処理
をおこなえば結晶化が進行するが、これは表面の結晶化
した領域を核としたものではなく、全く独立な結晶化に
よるものである。
バイスとして利用される半導体表面の結晶性が直接、レ
ーザー結晶化の影響を受けないために、レーザーの重な
りや不均一性はほとんど問題とならない。すなわち、本
発明では、(1)結晶化温度を従来より低くできる、
(2)結晶化時間を短縮できる、(3)結晶性の均一な
表面を得られる、という利点を有している。以下に実施
例を示す。
基板11上にプラズマCVD法によって下地酸化珪素膜
12を厚さ10〜50nm形成した。原料ガスとして
は、酸素(あるいはオゾン)とテトラ・エトキシ・シラ
ン(TEOS)という組み合わせ、あるいはシラン(も
しくはジシラン)と水、という組み合わせを用いた。プ
ラズマCVD法は、成膜速度が早く量産に適している
が、特性のよい下地酸化膜とするには、膜中の水素や炭
素の量を十分に減らさなければならない。そのためには
400〜600℃でのアニール処理その他の処理が必要
とされる。そこで、そのような処理を不用とするために
スパッタ法を用いてもよい。ただし、スパッタ雰囲気中
にアルゴン等の不活性ガスが多いと良好な特性が得られ
ず、一方、雰囲気が酸素過剰であれば特性は良いが、成
膜速度が遅いという問題もある。いずれの方法を選択す
るかは、コスト、量産性と必要な特性を考慮して決定し
なければならない。
0〜150nmのアモルファスシリコン膜13を形成し
た。減圧CVD法の代わりにプラズマCVD法やスパッ
タ法を用いてもよい。膜中に水素が過剰であると、後の
レーザー照射の際に水素が膨張するので、300〜60
0℃の温度で十分に水素出しをしておくことが望まれ
る。
ための酸化珪素膜(厚さ10〜50nm)14を形成し
た。この作製方法はスパッタ法でもプラズマCVD法で
もよい。また、酸化珪素のかわりに窒化珪素でもよい。
この膜の目的は基板のハンドリングの際に、表面から不
純物が侵入することを防止することである。
らレーザー光を照射した。使用したレーザーはXeFレ
ーザーで、パルス幅は20〜40nsecで、エネルギ
ー密度は200〜400mJ/cm2 、好ましくは25
0〜300mJ/cm2 とした。この工程によって、ア
モルファスシリコン膜のうち、基板側の約50nmの領
域が結晶化したことが確かめられた。
0℃、例えば550℃で2時間放置し、結晶化を進行さ
せた。また、窒素雰囲気の代わりに雰囲気を10-4to
rr以下の真空状態とした場合には、450℃、30分
の加熱でも十分な結晶成長が観測された。この結果、ア
モルファスシリコン層13はほぼ完全に結晶化した。以
上の工程が本実施例におけるもっとも温度の高い工程で
あるが、いかなるパターニング処理もおこなわれていな
いことに注目すべきである。このため、例えばガラス基
板の縮み等の問題によるマスクのずれは生じない。
4は除去し、さらに、パターニングをおこなって、TF
Tのアイランド15を形成し、下地酸化珪素膜と同じ方
法でゲート酸化膜となる酸化珪素膜(厚さ120nm)
16を形成した。そして、図3(B)に示すように、ア
ルミニウムやクロム、タンタル、シリコン等の材料でゲ
ート電極17を形成した。
合的にイオンドーピング、その他の方法によって不純物
イオンをアイランド状シリコンに注入し、不純物領域
(ソース、ドレイン)18を形成した。これを図3
(C)に示すように、レーザー照射することによって活
性化せしめた。使用したレーザーはKrFレーザーで、
エネルギー密度は、200〜400mJ/cm2 、好ま
しくは250〜300mJ/cm2 とした。
の絶縁膜(酸化珪素、厚さ200〜500nm)19を
形成し、アルミニウム、クロム等の金属材料で、ソース
電極20、ドレイン電極21を形成した。コンタクトの
信頼性をより向上せしめるためにはアルミニウムの下地
に薄い(〜50nm)の窒化チタン等を形成するとよ
い。以上の工程によって、TFTを得ることができた。
動度は、Nチャネル型で110cm2 /Vs、Pチャネ
ル型で80cm2 /Vsであった。また、そのばらつき
(σ)はいずれも10cm2 /Vs以下であった。この
ように、本実施例では、極めて信頼性の高いTFTを量
産することができた。
たTFTの移動度は高いことが知られていたが、きわめ
てばらつきの大きいことが問題であった。一方、熱結晶
化によって得られたTFTはばらつきは少ないが移動度
がNチャネル型50cm2 /Vs程度と低いことが欠点
であった。本実施例では、移動度の高く、しかも、均一
性のよい(信頼性の高い)デバイスを容易に作製でき
た。
良好で、信頼性の高い半導体装置を作製する上で特に有
効であることが明らかであろう。しかも、従来の低温熱
結晶化の方法に比べて量産性でも優れている。このよう
に本発明は工業上、有益な発明である。
Claims (3)
- 【請求項1】透明な基板上に形成されたシリコンを主成
分とする非晶質半導体薄膜に対し、前記基板を透過する
波長のレーザー光もしくはそれと同等な強光を裏面から
照射して前記非晶質半導体薄膜の基板側のみ結晶化し、 前記照射終了後、前記薄膜を400〜600℃の温度に
て熱処理することを特徴とする半導体装置の作製方法。 - 【請求項2】請求項1において、 前記照射によって、前記非晶質半導体薄膜が結晶化した
領域を核として、 前記熱処理によって前記核から結晶成長させることを特
徴とする半導体装置の作製方法。 - 【請求項3】透明な基板上にシリコンを主成分とする非
晶質半導体薄膜を形成し、前記非晶質半導体薄膜に裏面
から前記基板を透過する波長のレーザー光もしくはそれ
と同等な強光を照射して前記非晶質半導体薄膜の基板側
のみ結晶化させた後、熱処理を施して結晶成長をさせる
ことを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33360392A JP3359670B2 (ja) | 1992-11-19 | 1992-11-19 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33360392A JP3359670B2 (ja) | 1992-11-19 | 1992-11-19 | 半導体装置の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06163409A JPH06163409A (ja) | 1994-06-10 |
JP3359670B2 true JP3359670B2 (ja) | 2002-12-24 |
Family
ID=18267895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33360392A Expired - Lifetime JP3359670B2 (ja) | 1992-11-19 | 1992-11-19 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3359670B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3841910B2 (ja) * | 1996-02-15 | 2006-11-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JPH1167663A (ja) * | 1997-08-18 | 1999-03-09 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2001284252A (ja) * | 2000-03-30 | 2001-10-12 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
US6770518B2 (en) | 2001-01-29 | 2004-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
SG114529A1 (en) * | 2001-02-23 | 2005-09-28 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
SG143975A1 (en) * | 2001-02-28 | 2008-07-29 | Semiconductor Energy Lab | Method of manufacturing a semiconductor device |
JP5025057B2 (ja) * | 2001-05-10 | 2012-09-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
CN1691277B (zh) | 2004-03-26 | 2010-05-26 | 株式会社半导体能源研究所 | 用于制造半导体器件的方法 |
CN101919058B (zh) * | 2007-11-21 | 2014-01-01 | 纽约市哥伦比亚大学理事会 | 用于制备外延纹理厚膜的系统和方法 |
KR101725304B1 (ko) * | 2015-10-21 | 2017-04-10 | 성균관대학교산학협력단 | 폴리실리콘 증착 장치 및 이에 따른 증착 방법 |
-
1992
- 1992-11-19 JP JP33360392A patent/JP3359670B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06163409A (ja) | 1994-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6881615B2 (en) | Method for crystallizing semiconductor material without exposing it to air | |
JP3254072B2 (ja) | 半導体装置の作製方法 | |
KR100333153B1 (ko) | 반도체장치제작방법 | |
US5962869A (en) | Semiconductor material and method for forming the same and thin film transistor | |
US6271066B1 (en) | Semiconductor material and method for forming the same and thin film transistor | |
US5851862A (en) | Method of crystallizing a silicon film | |
US5492843A (en) | Method of fabricating semiconductor device and method of processing substrate | |
JP3315191B2 (ja) | 薄膜トランジスタの作製方法 | |
JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
JP3359670B2 (ja) | 半導体装置の作製方法 | |
JP3411408B2 (ja) | 半導体装置の作製方法 | |
JP3359690B2 (ja) | 半導体回路の作製方法 | |
JPS6235571A (ja) | 半導体装置の製造方法 | |
JP2004039660A (ja) | 多結晶半導体膜の製造方法、薄膜トランジスタの製造方法、表示装置、およびパルスレーザアニール装置 | |
JPH0883766A (ja) | 非晶質シリコンの結晶化方法および薄膜トランジスタの製造方法 | |
JPH08204208A (ja) | 結晶性シリコン半導体装置の製造方法 | |
JP2759411B2 (ja) | 半導体装置およびその作製方法 | |
JP3949639B2 (ja) | 半導体装置の作製方法 | |
JPS6230314A (ja) | 結晶性半導体薄膜の製造方法 | |
JP3203706B2 (ja) | 半導体層のアニール処理方法および薄膜トランジスタの製造方法 | |
JPH0766426A (ja) | 半導体装置およびその作製方法 | |
JP3380527B2 (ja) | 半導体装置の作製方法 | |
JPH08139331A (ja) | 薄膜トランジスタの製造方法 | |
JPH10163112A (ja) | 半導体装置の製造方法 | |
JPH11102863A (ja) | 多結晶半導体膜の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081011 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091011 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091011 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091011 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101011 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101011 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111011 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111011 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121011 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121011 Year of fee payment: 10 |