JP3315191B2 - 薄膜トランジスタの作製方法 - Google Patents
薄膜トランジスタの作製方法Info
- Publication number
- JP3315191B2 JP3315191B2 JP08675293A JP8675293A JP3315191B2 JP 3315191 B2 JP3315191 B2 JP 3315191B2 JP 08675293 A JP08675293 A JP 08675293A JP 8675293 A JP8675293 A JP 8675293A JP 3315191 B2 JP3315191 B2 JP 3315191B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- impurity
- added
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【産業上の利用分野】本発明は、非単結晶半導体薄膜を
有する薄膜トランジスタ（ＴＦＴ）の作製方法に関する
ものである。本発明によって作製される薄膜トランジス
タは、ガラス等の絶縁基板上、単結晶シリコン等の半導
体基板上、いずれにも形成される。
有する薄膜トランジスタ（ＴＦＴ）の作製方法に関する
ものである。本発明によって作製される薄膜トランジス
タは、ガラス等の絶縁基板上、単結晶シリコン等の半導
体基板上、いずれにも形成される。
【０００２】
【従来の技術】最近、絶縁基板上に、薄膜状の活性層
（活性領域ともいう）を有する絶縁ゲイト型の半導体装
置の研究がなされている。特に、薄膜状の絶縁ゲイトト
ランジスタ、いわゆる薄膜トランジスタ（ＴＦＴ）が熱
心に研究されている。これらは、利用する半導体の材料
・結晶状態によって、アモルファスシリコンＴＦＴや結
晶性シリコンＴＦＴというように区別されている。
（活性領域ともいう）を有する絶縁ゲイト型の半導体装
置の研究がなされている。特に、薄膜状の絶縁ゲイトト
ランジスタ、いわゆる薄膜トランジスタ（ＴＦＴ）が熱
心に研究されている。これらは、利用する半導体の材料
・結晶状態によって、アモルファスシリコンＴＦＴや結
晶性シリコンＴＦＴというように区別されている。
【０００３】結晶半導体は、アモルファス半導体よりも
電界移動度が大きく、したがって、高速動作が可能であ
る。また、結晶性シリコンでは、ＮＭＯＳのＴＦＴだけ
でなく、ＰＭＯＳのＴＦＴも同様に得られるのでＣＭＯ
Ｓ回路を形成することが可能である。このため、特に最
近では結晶シリコンを使用したＴＦＴが盛んに研究され
ている。
電界移動度が大きく、したがって、高速動作が可能であ
る。また、結晶性シリコンでは、ＮＭＯＳのＴＦＴだけ
でなく、ＰＭＯＳのＴＦＴも同様に得られるのでＣＭＯ
Ｓ回路を形成することが可能である。このため、特に最
近では結晶シリコンを使用したＴＦＴが盛んに研究され
ている。
【０００４】結晶シリコンは通常、６００℃以上の温度
で長時間のアニールによって得られ、また、イオン注
入、イオンドーピング等の方法によって不純物のドーピ
ングされた結晶シリコンにおいて、ドーピング不純物の
活性化をおこなうにも同様な温度での熱処理が必要とさ
れてきた。しかしながら、このような高温での熱処理は
基板やＴＦＴの構成材料の選択の余地を狭めることとな
るのでより低温での処理が求められている。
で長時間のアニールによって得られ、また、イオン注
入、イオンドーピング等の方法によって不純物のドーピ
ングされた結晶シリコンにおいて、ドーピング不純物の
活性化をおこなうにも同様な温度での熱処理が必要とさ
れてきた。しかしながら、このような高温での熱処理は
基板やＴＦＴの構成材料の選択の余地を狭めることとな
るのでより低温での処理が求められている。
【０００５】
【発明が解決しようとする課題】結晶化・活性化の低温
化の手段として、レーザーもしくはそれと同等な強力な
光をシリコン膜に照射することによってシリコンの結晶
化、活性化をおこなうことが提案されている。このよう
な方法を光源の名称によってレーザーアニール、もしく
はランプアニールと称する。以下では、これらの方法を
全てレーザーアニールと総称することとする。
化の手段として、レーザーもしくはそれと同等な強力な
光をシリコン膜に照射することによってシリコンの結晶
化、活性化をおこなうことが提案されている。このよう
な方法を光源の名称によってレーザーアニール、もしく
はランプアニールと称する。以下では、これらの方法を
全てレーザーアニールと総称することとする。
【０００６】レーザーアニールを用いたシリコン膜のド
ーピング不純物の活性化プロセスを有するＴＦＴの作製
工程の例を図２に示す。まず、基板２１上に下地絶縁膜
２２を堆積し、その上に結晶シリコン領域２３を形成す
る。シリコン膜の結晶化には熱アニール、レーザーアニ
ールいずれもが使用される。そして、このシリコン領域
を覆って、ゲイト絶縁膜２４が堆積される。さらに、ゲ
イト電極２５がその上に形成される。（図２（Ａ））
ーピング不純物の活性化プロセスを有するＴＦＴの作製
工程の例を図２に示す。まず、基板２１上に下地絶縁膜
２２を堆積し、その上に結晶シリコン領域２３を形成す
る。シリコン膜の結晶化には熱アニール、レーザーアニ
ールいずれもが使用される。そして、このシリコン領域
を覆って、ゲイト絶縁膜２４が堆積される。さらに、ゲ
イト電極２５がその上に形成される。（図２（Ａ））
【０００７】そして、ゲイト電極の表面を陽極酸化法に
よって酸化する。これは不純物領域（ソース、ドレイ
ン）とゲイト電極がオフセット状態となることによっ
て、より良い特性を得るためである。もちろん、このよ
うな陽極酸化物２６を形成することは必ずしも必要なわ
けではない。（図２（Ｂ））
よって酸化する。これは不純物領域（ソース、ドレイ
ン）とゲイト電極がオフセット状態となることによっ
て、より良い特性を得るためである。もちろん、このよ
うな陽極酸化物２６を形成することは必ずしも必要なわ
けではない。（図２（Ｂ））
【０００８】その後、イオン注入法、イオンドーピング
法等の手段によって、ゲイト絶縁膜２４を通して、シリ
コン領域２３に不純物が導入される。このときには不純
物の導入はゲイト絶縁膜を通すことが歩留りを上げるう
えで必要である。こうして、ソース、ドレイン２７ａ、
２７ｂが形成される。先に述べた通り、不純物領域とゲ
イト電極は重なりあうことがなく、わずかに陽極酸化物
２７の幅だけ離れた状態（オフセット状態）となってい
る。（図２（Ｃ））
法等の手段によって、ゲイト絶縁膜２４を通して、シリ
コン領域２３に不純物が導入される。このときには不純
物の導入はゲイト絶縁膜を通すことが歩留りを上げるう
えで必要である。こうして、ソース、ドレイン２７ａ、
２７ｂが形成される。先に述べた通り、不純物領域とゲ
イト電極は重なりあうことがなく、わずかに陽極酸化物
２７の幅だけ離れた状態（オフセット状態）となってい
る。（図２（Ｃ））
【０００９】そして、レーザーもしくはそれと同等な強
光によって、ドーピングされた不純物の活性化をおこな
う。このときには、レーザーエネルギーによってドーピ
ング不純物（燐やホウ素）、シリコン、酸化珪素が化合
して、厚さ３０〜５００Åの非化学量論比の酸化珪素系
の被膜２８がシリコン領域とゲイト絶縁膜２４の境界に
形成される。（図２（Ｄ））
光によって、ドーピングされた不純物の活性化をおこな
う。このときには、レーザーエネルギーによってドーピ
ング不純物（燐やホウ素）、シリコン、酸化珪素が化合
して、厚さ３０〜５００Åの非化学量論比の酸化珪素系
の被膜２８がシリコン領域とゲイト絶縁膜２４の境界に
形成される。（図２（Ｄ））
【００１０】最後に、コンタクトホールを形成して、ソ
ース、ドレインに金属電極３０ａ、３０ｂを形成するの
であるが、この際に、先に形成された非化学量論比の酸
化珪素系の被膜２８は、酸化剤を含まないフッ化水素酸
系のエッチャントでは十分に除去できない。一方、ドラ
イエッチングでは、酸化珪素とシリコンのエッチング比
がそれほど大きくないので、特にシリコン領域が薄い場
合には、コンタクトホールがシリコン領域を貫通してし
まうことがあった。（図２（Ｅ））
ース、ドレインに金属電極３０ａ、３０ｂを形成するの
であるが、この際に、先に形成された非化学量論比の酸
化珪素系の被膜２８は、酸化剤を含まないフッ化水素酸
系のエッチャントでは十分に除去できない。一方、ドラ
イエッチングでは、酸化珪素とシリコンのエッチング比
がそれほど大きくないので、特にシリコン領域が薄い場
合には、コンタクトホールがシリコン領域を貫通してし
まうことがあった。（図２（Ｅ））
【００１１】このような非化学量論比の酸化珪素系の被
膜２８は抵抗が高く、ＴＦＴのコンタクト不良の原因で
あった。本発明はこのような非化学量論比の酸化珪素系
の被膜のないコンタクトを作製する方法を提供すること
を目的とする。
膜２８は抵抗が高く、ＴＦＴのコンタクト不良の原因で
あった。本発明はこのような非化学量論比の酸化珪素系
の被膜のないコンタクトを作製する方法を提供すること
を目的とする。
【００１２】
【課題を解決するための手段】本発明は、レーザーアニ
ールをおこなう前に、層間絶縁物とコンタクトホールを
予め形成し、しかるのちにレーザーアニールをおこなう
ことを特徴とする。そのため、コンタクトホールの領域
では反応すべき酸化珪素が存在しないので、上記のよう
な非化学量論比の酸化珪素系の被膜は形成されない。そ
の後、このコンタクトホールに金属電極を形成すること
によって確実なコンタクトが形成される。以下に実施例
を用いて、より詳細に本発明を説明する。
ールをおこなう前に、層間絶縁物とコンタクトホールを
予め形成し、しかるのちにレーザーアニールをおこなう
ことを特徴とする。そのため、コンタクトホールの領域
では反応すべき酸化珪素が存在しないので、上記のよう
な非化学量論比の酸化珪素系の被膜は形成されない。そ
の後、このコンタクトホールに金属電極を形成すること
によって確実なコンタクトが形成される。以下に実施例
を用いて、より詳細に本発明を説明する。
【００１３】
【実施例】図１に本実施例の作製工程の断面図を示す。
まず、基板（コーニング７０５９）１１上にスパッタリ
ング法によって厚さ２０００Åの酸化珪素の下地膜３２
を形成した。さらに、プラズマＣＶＤ法によって、厚さ
５００〜１５００Å、例えば１５００Åの真性（Ｉ型）
のアモルファスシリコン膜を、さらにその上にスパッタ
リング法によって厚さ２００Åの酸化珪素膜を堆積し
た。そして、このアモルファスシリコン膜を窒素雰囲気
中、６００℃、４８時間アニールして結晶化させた。
まず、基板（コーニング７０５９）１１上にスパッタリ
ング法によって厚さ２０００Åの酸化珪素の下地膜３２
を形成した。さらに、プラズマＣＶＤ法によって、厚さ
５００〜１５００Å、例えば１５００Åの真性（Ｉ型）
のアモルファスシリコン膜を、さらにその上にスパッタ
リング法によって厚さ２００Åの酸化珪素膜を堆積し
た。そして、このアモルファスシリコン膜を窒素雰囲気
中、６００℃、４８時間アニールして結晶化させた。
【００１４】この工程はレーザーアニールによっておこ
なってもよい。レーザーとしては各種エキシマーレーザ
ーが使用できる。レーザーのエネルギー密度は、２００
〜５００ｍＪ／ｃｍ2 、例えば３５０ｍＪ／ｃｍ2 と
し、１か所につき２〜１０ショット照射し、レーザー照
射時には基板を１００〜４５０℃に加熱すればよい。
なってもよい。レーザーとしては各種エキシマーレーザ
ーが使用できる。レーザーのエネルギー密度は、２００
〜５００ｍＪ／ｃｍ2 、例えば３５０ｍＪ／ｃｍ2 と
し、１か所につき２〜１０ショット照射し、レーザー照
射時には基板を１００〜４５０℃に加熱すればよい。
【００１５】結晶化工程後、シリコン膜をパターニング
して、島状シリコン領域１３を形成し、さらに、スパッ
タリング法によって厚さ１０００Åの酸化珪素膜１４を
ゲイト絶縁膜として堆積した。スパッタリングには、タ
ーゲットとして酸化珪素を用い、スパッタリング時の基
板温度は２００〜４００℃、例えば２５０℃、スパッタ
リング雰囲気は酸素とアルゴンで、アルゴン／酸素＝０
〜０．５、例えば０．１以下とした。
して、島状シリコン領域１３を形成し、さらに、スパッ
タリング法によって厚さ１０００Åの酸化珪素膜１４を
ゲイト絶縁膜として堆積した。スパッタリングには、タ
ーゲットとして酸化珪素を用い、スパッタリング時の基
板温度は２００〜４００℃、例えば２５０℃、スパッタ
リング雰囲気は酸素とアルゴンで、アルゴン／酸素＝０
〜０．５、例えば０．１以下とした。
【００１６】引き続いて、スパッタリング法によって、
シリコンを０．５〜３％、例えば２％含むアルミニウム
膜を厚さ１０００〜１００００Å、例えば５０００Å堆
積した。なお、この酸化珪素とアルミニウム膜の成膜工
程は連続的におこなうことが望ましい。そして、アルミ
ニウム膜をパターニングして、ゲイト電極１５を形成し
た。アルミニウムの代わりにシリコン、チタン、タンタ
ル、モリブテン、タングステン等の他の金属・半導体材
料、あるいはそれらの珪化物でもよい。また、単層の膜
ではなく、異種の被膜を重ねた多層の膜でもよい。（図
１（Ａ））
シリコンを０．５〜３％、例えば２％含むアルミニウム
膜を厚さ１０００〜１００００Å、例えば５０００Å堆
積した。なお、この酸化珪素とアルミニウム膜の成膜工
程は連続的におこなうことが望ましい。そして、アルミ
ニウム膜をパターニングして、ゲイト電極１５を形成し
た。アルミニウムの代わりにシリコン、チタン、タンタ
ル、モリブテン、タングステン等の他の金属・半導体材
料、あるいはそれらの珪化物でもよい。また、単層の膜
ではなく、異種の被膜を重ねた多層の膜でもよい。（図
１（Ａ））
【００１７】続いて、酒石酸のエチレングリコール溶液
（１〜５％、アンモニアによって中性にする）に基板を
浸漬して、ゲイト電極に電流を通じ、ゲイト電極の表面
に陽極酸化物（酸化アルミニウム）層１６を成長させ
た。陽極酸化物の厚さは１０００〜５０００Å、特に２
０００〜３０００Åが好ましかった。ここでは２５００
Åとした。（図１（Ｂ））
（１〜５％、アンモニアによって中性にする）に基板を
浸漬して、ゲイト電極に電流を通じ、ゲイト電極の表面
に陽極酸化物（酸化アルミニウム）層１６を成長させ
た。陽極酸化物の厚さは１０００〜５０００Å、特に２
０００〜３０００Åが好ましかった。ここでは２５００
Åとした。（図１（Ｂ））
【００１８】そして、イオンドーピング法によって、シ
リコン領域にゲイト電極とその周囲の陽極酸化物をマス
クとして不純物（燐）を注入した。ドーピングガスとし
て、フォスフィン（ＰＨ3 ）を用い、加速電圧を６０〜
９０ｋＶ、例えば８０ｋＶとした。ドーズ量は１×１０
15〜８×１０15ｃｍ-2、例えば、２×１０15ｃｍ-2とし
た。この結果、Ｎ型の不純物領域１７ａ、１７ｂが形成
された。（図１（Ｃ））
リコン領域にゲイト電極とその周囲の陽極酸化物をマス
クとして不純物（燐）を注入した。ドーピングガスとし
て、フォスフィン（ＰＨ3 ）を用い、加速電圧を６０〜
９０ｋＶ、例えば８０ｋＶとした。ドーズ量は１×１０
15〜８×１０15ｃｍ-2、例えば、２×１０15ｃｍ-2とし
た。この結果、Ｎ型の不純物領域１７ａ、１７ｂが形成
された。（図１（Ｃ））
【００１９】続いて、厚さ６０００Åの酸化珪素膜１８
を層間絶縁物としてプラズマＣＶＤ法によって形成し、
これにコンタクトホール１９ａ、１９ｂを形成した。そ
の後、レーザー光を照射し、レーザーアニールをおこな
った。レーザーとしてはＫｒＦエキシマーレーザー（波
長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用いたが、そ
の他のレーザー、例えば、ＸｅＦエキシマーレーザー
（波長３５３ｎｍ）、ＸｅＣｌエキシマーレーザー（波
長３０８ｎｍ）、ＡｒＦエキシマーレーザー（波長１９
３ｎｍ）等を用いてもよい。ただし、レーザー光が層間
絶縁物１８を十分に透過することが必要とされる。レー
ザーのエネルギー密度は、２００〜５００ｍＪ／ｃ
ｍ2 、例えば２５０ｍＪ／ｃｍ2 とし、１か所につき２
〜１０ショット、例えば２ショット照射した。レーザー
照射時に、基板を１００〜４５０℃、例えば２５０℃に
加熱した。こうして、不純物の活性化をおこなった。
（図１（Ｄ））
を層間絶縁物としてプラズマＣＶＤ法によって形成し、
これにコンタクトホール１９ａ、１９ｂを形成した。そ
の後、レーザー光を照射し、レーザーアニールをおこな
った。レーザーとしてはＫｒＦエキシマーレーザー（波
長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用いたが、そ
の他のレーザー、例えば、ＸｅＦエキシマーレーザー
（波長３５３ｎｍ）、ＸｅＣｌエキシマーレーザー（波
長３０８ｎｍ）、ＡｒＦエキシマーレーザー（波長１９
３ｎｍ）等を用いてもよい。ただし、レーザー光が層間
絶縁物１８を十分に透過することが必要とされる。レー
ザーのエネルギー密度は、２００〜５００ｍＪ／ｃ
ｍ2 、例えば２５０ｍＪ／ｃｍ2 とし、１か所につき２
〜１０ショット、例えば２ショット照射した。レーザー
照射時に、基板を１００〜４５０℃、例えば２５０℃に
加熱した。こうして、不純物の活性化をおこなった。
（図１（Ｄ））
【００２０】最後に、金属材料、例えば、窒化チタンと
アルミニウムの多層膜によってＴＦＴのソース領域、ド
レイン領域の電極・配線２０ａ、２０ｂを形成した。金
属材料のデポジションの前に基板を薄いフッ化水素酸で
洗浄することによって、コンタクト部分に生じたシリコ
ンの自然酸化膜を除去すると、より完全なコンタクトが
形成された。最後に、１気圧の水素雰囲気で３５０℃、
３０分のアニールをおこなった。以上の工程によって薄
膜トランジスタが完成した。（図１（Ｅ））
アルミニウムの多層膜によってＴＦＴのソース領域、ド
レイン領域の電極・配線２０ａ、２０ｂを形成した。金
属材料のデポジションの前に基板を薄いフッ化水素酸で
洗浄することによって、コンタクト部分に生じたシリコ
ンの自然酸化膜を除去すると、より完全なコンタクトが
形成された。最後に、１気圧の水素雰囲気で３５０℃、
３０分のアニールをおこなった。以上の工程によって薄
膜トランジスタが完成した。（図１（Ｅ））
【００２１】
【発明の効果】本発明によって、ソース、ドレインのコ
ンタクトの良好なＴＦＴを得ることができた。これによ
って、ＴＦＴの作製歩留りは格段に向上し、また、特性
ばらつきも著しく減らすことができた。このように本発
明は工業上有益な発明である。
ンタクトの良好なＴＦＴを得ることができた。これによ
って、ＴＦＴの作製歩留りは格段に向上し、また、特性
ばらつきも著しく減らすことができた。このように本発
明は工業上有益な発明である。
【図１】 実施例のＴＦＴの作製工程断面図を示す。
【図２】 従来のＴＦＴの作製工程断面図を示す。
１１・・・基板 １２・・・下地絶縁膜（酸化珪素） １３・・・島状シリコン領域 １４・・・ゲイト絶縁膜（酸化珪素） １５・・・ゲイト電極（アルミニウム） １６・・・陽極酸化物（酸化アルミニウム） １７・・・不純物領域（ソース、ドレイン） １８・・・層間絶縁物（酸化珪素） １９・・・コンタトホール ２０・・・金属電極・配線（窒化チタン／アルミニウ
ム）
ム）
Claims (12)
- 【請求項１】絶縁表面上に結晶性半導体膜を形成し、 前記結晶性半導体膜上に第１の絶縁膜を形成し、 前記第１の絶縁膜上に、ゲイト電極を形成し、 前記ゲイト電極をマスクとして前記第１の絶縁膜を通し
て前記結晶性半導体膜に不純物を添加し、 前記ゲイト電極上に第２の絶縁膜を形成し、 前記不純物を添加した領域上の前記第１の絶縁膜及び前
記第２の絶縁膜に、コンタクトホールを形成し、 前記不純物を添加した領域にレーザを照射することを特
徴とする薄膜トランジスタの作製方法。 - 【請求項２】絶縁表面上に結晶性半導体膜を形成し、 前記結晶性半導体膜上に第１の絶縁膜を形成し、 前記第１の絶縁膜上に、ゲイト電極を形成し、 前記ゲイト電極をマスクとして前記第１の絶縁膜を通し
て前記結晶性半導体膜に不純物を添加し、 前記ゲイト電極上に第２の絶縁膜を形成し、 前記不純物を添加した領域上の前記第１の絶縁膜及び前
記第２の絶縁膜に、コンタクトホールを形成し、 前記不純物を添加した領域にレーザを照射し、 ソース電極及びドレイン電極を形成することを特徴とす
る薄膜トランジスタの作製方法。 - 【請求項３】絶縁表面上に非晶質半導体膜を形成し、 前記非晶質半導体膜を結晶化して結晶性半導体膜を形成
し、 前記結晶性半導体膜上に第１の絶縁膜を形成し、 前記第１の絶縁膜上に、ゲイト電極を形成し、 前記ゲイト電極をマスクとして、前記第１の絶縁膜を通
して前記結晶性半導体膜に不純物を添加し、 前記ゲイト電極上に第２の絶縁膜を形成し、 前記不純物を添加した領域上の前記第１の絶縁膜及び前
記第２の絶縁膜に、コンタクトホールを形成し、 前記不純物を添加した領域にレーザを照射することを特
徴とする薄膜トランジスタの作製方法。 - 【請求項４】絶縁表面上に非晶質半導体膜を形成し、 前記非晶質半導体膜を結晶化して結晶性半導体膜を形成
し、 前記結晶性半導体膜上に第１の絶縁膜を形成し、 前記第１の絶縁膜上に、ゲイト電極を形成し、 前記ゲイト電極をマスクとして、前記第１の絶縁膜を通
して前記結晶性半導体膜に不純物を添加し、 前記ゲイト電極上に第２の絶縁膜を形成し、 前記不純物を添加した領域上の前記第１の絶縁膜及び前
記第２の絶縁膜に、コンタクトホールを形成し、 前記不純物を添加した領域にレーザを照射し、 ソース電極及びドレイン電極を形成することを特徴とす
る薄膜トランジスタの作製方法。 - 【請求項５】請求項１乃至４のいずれか一において、 前記不純物を添加した領域にレーザを照射することによ
り、前記不純物を添加した領域を活性化することを特徴
とする薄膜トランジスタの作製方法。 - 【請求項６】絶縁表面上に結晶性半導体膜を形成し、 前記結晶性半導体膜上に第１の絶縁膜を形成し、 前記第１の絶縁膜上に、ゲイト電極を形成し、 前記ゲイト電極をマスクとして前記第１の絶縁膜を通し
て前記結晶性半導体膜に不純物を添加し、 前記ゲイト電極上に第２の絶縁膜を形成し、 前記不純物を添加した領域上の前記第１の絶縁膜及び前
記第２の絶縁膜に、コンタクトホールを形成し、 前記不純物を添加した領域をランプアニールすることを
特徴とする薄膜トランジスタの作製方法。 - 【請求項７】絶縁表面上に結晶性半導体膜を形成し、 前記結晶性半導体膜上に第１の絶縁膜を形成し、 前記第１の絶縁膜上に、ゲイト電極を形成し、 前記ゲイト電極をマスクとして前記第１の絶縁膜を通し
て前記結晶性半導体膜に不純物を添加し、 前記ゲイト電極上に第２の絶縁膜を形成し、 前記不純物を添加した領域上の前記第１の絶縁膜及び前
記第２の絶縁膜に、コンタクトホールを形成し、 前記不純物を添加した領域をランプアニールし、 ソース電極及びドレイン電極を形成することを特徴とす
る薄膜トランジスタの作製方法。 - 【請求項８】絶縁表面上に非晶質半導体膜を形成し、 前記非晶質半導体膜を結晶化して結晶性半導体膜を形成
し、 前記結晶性半導体膜上に第１の絶縁膜を形成し、 前記第１の絶縁膜上に、ゲイト電極を形成し、 前記ゲイト電極をマスクとして、前記第１の絶縁膜を通
して前記結晶性半導体膜に不純物を添加し、 前記ゲイト電極上に第２の絶縁膜を形成し、 前記不純物を添加した領域上の前記第１の絶縁膜及び前
記第２の絶縁膜に、コンタクトホールを形成し、 前記不純物を添加した領域をランプアニールすることを
特徴とする薄膜トランジスタの作製方法。 - 【請求項９】絶縁表面上に非晶質半導体膜を形成し、 前記非晶質半導体膜を結晶化して結晶性半導体膜を形成
し、 前記結晶性半導体膜上に第１の絶縁膜を形成し、 前記第１の絶縁膜上に、ゲイト電極を形成し、 前記ゲイト電極をマスクとして、前記第１の絶縁膜を通
して前記結晶性半導体膜に不純物を添加し、 前記ゲイト電極上に第２の絶縁膜を形成し、 前記不純物を添加した領域上の前記第１の絶縁膜及び前
記第２の絶縁膜に、コンタクトホールを形成し、 前記不純物を添加した領域をランプアニールし、 ソース電極及びドレイン電極を形成することを特徴とす
る薄膜トランジスタの作製方法。 - 【請求項１０】請求項６乃至９のいずれか一において、 前記不純物を添加した領域をランプアニールすることに
より、前記不純物を添加した領域を活性化することを特
徴とする薄膜トランジスタの作製方法。 - 【請求項１１】請求項１乃至１０のいずれか一におい
て、 第１の絶縁膜はゲイト絶縁膜であることを特徴とする薄
膜トランジスタの作製方法。 - 【請求項１２】請求項１乃至１１のいずれか一におい
て、 前記不純物はリン又はホウ素であることを特徴とする薄
膜トランジスタの作製方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08675293A JP3315191B2 (ja) | 1993-03-22 | 1993-03-22 | 薄膜トランジスタの作製方法 |
| US08/213,060 US5580800A (en) | 1993-03-22 | 1994-03-15 | Method of patterning aluminum containing group IIIb Element |
| KR1019940005917A KR0166397B1 (ko) | 1993-03-22 | 1994-03-22 | 트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08675293A JP3315191B2 (ja) | 1993-03-22 | 1993-03-22 | 薄膜トランジスタの作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06275641A JPH06275641A (ja) | 1994-09-30 |
| JP3315191B2 true JP3315191B2 (ja) | 2002-08-19 |
Family
ID=13895502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08675293A Expired - Fee Related JP3315191B2 (ja) | 1993-03-22 | 1993-03-22 | 薄膜トランジスタの作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3315191B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10163501A (ja) | 1996-11-29 | 1998-06-19 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型トランジスタ |
| US6396147B1 (en) | 1998-05-16 | 2002-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with metal-oxide conductors |
| US7442629B2 (en) | 2004-09-24 | 2008-10-28 | President & Fellows Of Harvard College | Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate |
| US7057256B2 (en) | 2001-05-25 | 2006-06-06 | President & Fellows Of Harvard College | Silicon-based visible and near-infrared optoelectric devices |
| JP5216716B2 (ja) * | 2008-08-20 | 2013-06-19 | 株式会社半導体エネルギー研究所 | 発光装置及びその作製方法 |
| WO2010042121A1 (en) * | 2008-10-09 | 2010-04-15 | Sionyx Inc. | Method for contact formation in semiconductor device |
| US9911781B2 (en) | 2009-09-17 | 2018-03-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US9673243B2 (en) | 2009-09-17 | 2017-06-06 | Sionyx, Llc | Photosensitive imaging devices and associated methods |
| US8692198B2 (en) | 2010-04-21 | 2014-04-08 | Sionyx, Inc. | Photosensitive imaging devices and associated methods |
| US20120146172A1 (en) | 2010-06-18 | 2012-06-14 | Sionyx, Inc. | High Speed Photosensitive Devices and Associated Methods |
| US9496308B2 (en) | 2011-06-09 | 2016-11-15 | Sionyx, Llc | Process module for increasing the response of backside illuminated photosensitive imagers and associated methods |
| US20130016203A1 (en) | 2011-07-13 | 2013-01-17 | Saylor Stephen D | Biometric imaging devices and associated methods |
| US9064764B2 (en) | 2012-03-22 | 2015-06-23 | Sionyx, Inc. | Pixel isolation elements, devices, and associated methods |
| KR20150130303A (ko) | 2013-02-15 | 2015-11-23 | 사이오닉스, 아이엔씨. | 안티 블루밍 특성 및 관련 방법을 가지는 높은 동적 범위의 cmos 이미지 센서 |
| WO2014151093A1 (en) | 2013-03-15 | 2014-09-25 | Sionyx, Inc. | Three dimensional imaging utilizing stacked imager devices and associated methods |
| WO2014209421A1 (en) | 2013-06-29 | 2014-12-31 | Sionyx, Inc. | Shallow trench textured regions and associated methods |
| CN106952963B (zh) * | 2017-03-29 | 2019-07-05 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及制作方法、阵列基板、显示装置 |
-
1993
- 1993-03-22 JP JP08675293A patent/JP3315191B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06275641A (ja) | 1994-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5966594A (en) | Semiconductor device and method for manufacturing the same | |
| JP3315191B2 (ja) | 薄膜トランジスタの作製方法 | |
| KR0157471B1 (ko) | 트랜지스터 및 그의 제작방법 | |
| US5677549A (en) | Semiconductor device having a plurality of crystalline thin film transistors | |
| US6346486B2 (en) | Transistor device and method of forming the same | |
| US5580800A (en) | Method of patterning aluminum containing group IIIb Element | |
| JPH06267849A (ja) | 半導体素子の作製方法 | |
| JPH06232069A (ja) | 半導体装置の作製方法 | |
| JP2000174289A (ja) | 半導体装置およびその作製方法 | |
| JP3325992B2 (ja) | 半導体装置の作製方法 | |
| JP3359690B2 (ja) | 半導体回路の作製方法 | |
| JPH06124962A (ja) | 薄膜状半導体装置およびその作製方法 | |
| US5770486A (en) | Method of forming a transistor with an LDD structure | |
| JP3374455B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3472231B2 (ja) | 半導体装置 | |
| JP3315190B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3493160B2 (ja) | 半導体装置の作製方法 | |
| JP3330923B2 (ja) | 半導体回路の作製方法 | |
| JP3472233B2 (ja) | 半導体装置の作製方法 | |
| JPH0831737A (ja) | 半導体装置およびその製造方法 | |
| JP3567937B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3330922B2 (ja) | 半導体回路の作製方法 | |
| JP3602463B2 (ja) | トランジスタの作製方法 | |
| JP3370029B2 (ja) | 半導体装置の作製方法 | |
| JPH06275829A (ja) | 薄膜トランジスタの作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100607 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100607 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110607 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110607 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120607 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120607 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |