JP3315190B2 - 薄膜トランジスタの作製方法 - Google Patents
薄膜トランジスタの作製方法Info
- Publication number
- JP3315190B2 JP3315190B2 JP08675093A JP8675093A JP3315190B2 JP 3315190 B2 JP3315190 B2 JP 3315190B2 JP 08675093 A JP08675093 A JP 08675093A JP 8675093 A JP8675093 A JP 8675093A JP 3315190 B2 JP3315190 B2 JP 3315190B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- forming
- silicon
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
有する薄膜トランジスタ(TFT)およびその作製方法
に関するものである。本発明によって作製される薄膜ト
ランジスタは、ガラス等の絶縁基板上、単結晶シリコン
等の半導体基板上、いずれにも形成される。
(活性領域ともいう)を有する絶縁ゲイト型の半導体装
置の研究がなされている。特に、薄膜状の絶縁ゲイトト
ランジスタ、いわゆる薄膜トランジスタ(TFT)が熱
心に研究されている。これらは、利用する半導体の材料
・結晶状態によって、アモルファスシリコンTFTや結
晶性シリコンTFTというように区別されている。
電界移動度が大きく、したがって、高速動作が可能であ
る。また、結晶性シリコンでは、NMOSのTFTだけ
でなく、PMOSのTFTも同様に得られるのでCMO
S回路を形成することが可能である。このため、特に最
近では結晶シリコンを使用したTFTが盛んに研究され
ている。
導体において、ゲイト電極の材料としては、シート抵抗
が低いという利点からアルミニウムを用いることが研究
されている。しかし、純粋なアルミニウムでは、100
℃以上の熱処理でヒロックが発生した。このヒロック
は、チャネル長が10μm以上のデバイスではさほど、
問題ではなかったが、それ以下のデバイス、典型的には
2〜10μmのデバイスでは致命的な欠陥をもたらし
た。
以上、好ましくは2%以上のシリコンを添加してヒロッ
クの発生を抑制した材料を用いていた。このようなゲイ
ト電極の形成方法を図2に示す。基板11上に、下地絶
縁膜12を堆積し、さらに島状シリコン領域13を形成
し、これを覆って、ゲイト絶縁膜14を堆積し、連続し
て、真空蒸着法もしくはスパッタリング法によってアル
ミニウム膜15を堆積する。(図2(A))
よってパターニングをおこない、アルミニウム15をエ
ッチングして、ゲイト電極15aを形成する。エッチン
グには量産性の観点から燐酸等の酸を用いたウェットエ
ッチングが用いられた。しかし、このようなエッチング
では、図中に16で示すような残査が観察された。これ
は、シリコンを主成分とするものであり、エッチングの
過程で、エッチングされないで残ったシリコンもしくは
アルミニウムシリサイドが凝集して生じたものであっ
た。(図2(B))
酸を含む酸で処理することが必要であったが、その場合
にはその下に存在するゲイト絶縁膜14(通常は酸化珪
素からなる)にダメージを与えることとなった。すなわ
ち、ゲイト絶縁膜を少なからずエッチングしてしまい、
そのために後でゲイト電極を陽極酸化するような場合に
は、ゲイト電極の陽極酸化物とゲイト絶縁膜との間に空
孔が生じて、信頼性を低下させることが生じた。したが
って、このような残査が生じないようなゲイト電極の構
成が求められていた。
少なくとも2層の多層構造とし、下層を99.5%以上
の比較的純度の高いアルミニウムによって構成し、上層
をシリコンを0.5%以上、好ましくは2%以上含有す
るアルミニウムとすることによって解決する。このよう
な多層膜においてはエッチングが進行する途中まで、シ
リコン等の残査が凝集するが、ゲイト絶縁膜近傍では全
てのアルミニウムが溶解してしまうのでこのような残査
もゲイト絶縁膜に付着することなく除去できる。このた
め、フッ化水素酸等の処理は不要である。したがって、
ゲイト絶縁膜にはほとんど影響が生じず、特に、その後
にゲイト電極を陽極酸化する場合には効果が大であっ
た。
イト電極の上層のアルミニウムの厚さを下層のアルミニ
ウムの厚さの5倍以上とすることによって、実質的に問
題がないことが分かった。このため、本発明は特に10
0℃以上、好ましくは250℃以上の温度を要するプロ
セスを有する場合に有効である。
下地絶縁膜2を堆積し、島状シリコン領域3を形成し
て、これを覆ってゲイト絶縁膜4および下層のアルミニ
ウム膜(99.5%以上)5、上層のアルミニウム膜
(0.5%以上、好ましくは2%以上のシリコンを含
む)を堆積する。(図1(A)) そして、これを公知のフォトリソグラフィー法によって
パターニングし、燐酸等の酸でエッチングして、ゲイト
電極(上層膜6aおよび下層膜5aからなる)を形成す
る。(図1(B))
のアルミニウム膜を形成した後、スパッタリング法、C
VD法等によってアモルファスシリコンやアモルファス
シリコンを主成分とする被膜7を反射防止膜として形成
してもよい。(図1(C)) 以下に実施例を用いて、より詳細に本発明を説明する。
断面図を示す。まず、基板(コーニング7059)31
上にスパッタリング法によって厚さ2000Åの酸化珪
素の下地膜32を形成した。さらに、プラズマCVD法
によって、厚さ500〜1500Å、例えば1500Å
の真性(I型)のアモルファスシリコン膜を、さらにそ
の上にスパッタリング法によって厚さ200Åの酸化珪
素膜を堆積した。そして、このアモルファスシリコン膜
を窒素雰囲気中、600℃、48時間アニールして結晶
化させた。
して、島状シリコン領域33を形成し、さらに、スパッ
タリング法によって厚さ1000Åの酸化珪素膜34を
ゲイト絶縁膜として堆積した。スパッタリングには、タ
ーゲットとして酸化珪素を用い、スパッタリング時の基
板温度は200〜400℃、例えば250℃、スパッタ
リング雰囲気は酸素とアルゴンで、アルゴン/酸素=0
〜0.5、例えば0.1以下とした。
厚さ200〜2000Å、例えば500Åのアルミニウ
ム膜(第1のアルミニウム膜)を堆積した。アルミニウ
ムの純度は99.9%以上であった。なお、この酸化珪
素とアルミニウム膜の成膜工程は連続的におこなうこと
が望ましい。引き続き、シリコンを0.5〜3%、例え
ば2%含むアルミニウム膜(第2のアルミニウム膜)を
厚さ1000〜10000Å、例えば5000Å堆積し
た。そして、第1および第2のアルミニウム膜をパター
ニングして、ゲイト電極(第1のアルミニウム35と第
2のアルミニウム36からなる)を形成した。(図3
(A))
(1〜5%)に基板を浸漬して、ゲイト電極に電流を通
じ、ゲイト電極の表面に陽極酸化物(酸化アルミニウ
ム)層37を成長させた。陽極酸化物の厚さは1000
〜5000Å、特に2000〜3000Åが好ましかっ
た。ここでは2500Åとした。(図3(B))
シリコン領域にゲイト電極とその周囲の陽極酸化物をマ
スクとして不純物(燐)を注入した。ドーピングガスと
して、フォスフィン(PH3 )を用い、加速電圧を60
〜90kV、例えば80kVとした。ドーズ量は1×1
015〜8×1015cm-2、例えば、2×1015cm-2と
した。この結果、N型の不純物領域38a、38bが形
成された。(図3(C))
ニールをおこなった。レーザーとしてはKrFエキシマ
ーレーザー(波長248nm、パルス幅20nsec)
を用いたが、その他のレーザー、例えば、XeFエキシ
マーレーザー(波長353nm)、XeClエキシマー
レーザー(波長308nm)、ArFエキシマーレーザ
ー(波長193nm)等を用いてもよい。レーザーのエ
ネルギー密度は、200〜500mJ/cm2 、例えば
250mJ/cm2 とし、1か所につき2〜10ショッ
ト、例えば2ショット照射した。レーザー照射時に、基
板を100〜450℃、例えば250℃に加熱した。こ
うして、不純物の活性化をおこなった。(図3(D))
を層間絶縁物としてプラズマCVD法によって形成し、
これにコンタクトホールを形成して、金属材料、例え
ば、窒化チタンとアルミニウムの多層膜によってTFT
のソース領域、ドレイン領域の電極・配線40a、40
bを形成した。最後に、1気圧の水素雰囲気で350
℃、30分のアニールをおこなった。以上の工程によっ
て薄膜トランジスタが完成した。(図3(E))
の断面図を示す。まず、基板(コーニング7059)4
1上にスパッタリング法によって厚さ2000Åの酸化
珪素の下地膜42を形成した。さらに、プラズマCVD
法によって、厚さ200〜1500Å、例えば500Å
の真性(I型)のアモルファスシリコン膜を堆積した。
そして、このシリコン膜をパターニングして、島状シリ
コン膜43を形成した。さらに、レーザーアニールによ
って、シリコン領域を結晶化させた。レーザーとしては
KrFエキシマーレーザー(波長248nm)を用い、
レーザーのエネルギー密度は、200〜500mJ/c
m2 、例えば350mJ/cm2 とし、1か所につき2
〜10ショット、例えば2ショット照射した。レーザー
照射時には基板を100〜450℃、例えば350℃に
加熱した。
(OC2 H5 )4 、TEOS)と酸素を原料として、プ
ラズマCVD法によって結晶シリコンTFTのゲイト絶
縁膜として、厚さ1000Åの酸化珪素44を形成し
た。原料には、上記ガスに加えて、トリクロロエチレン
(C2 HCl3 )を用いた。成膜前にチャンバーに酸素
を400SCCM流し、基板温度300℃、全圧5P
a、RFパワー150Wでプラズマを発生させ、この状
態を10分保った。その後、チャンバーに酸素300S
CCM、TEOSを15SCCM、トリクロロエチレン
を2SCCMを導入して、酸化珪素膜の成膜をおこなっ
た。基板温度、RFパワー、全圧は、それぞれ300
℃、75W、5Paであった。成膜完了後、チャンバー
に100Torrの水素を導入し、350℃で35分の
水素アニールをおこなった。
厚さ200〜2000Å、例えば500Åのアルミニウ
ム膜(第1のアルミニウム膜)を堆積した。アルミニウ
ムの純度は99.9%以上であった。引き続き、シリコ
ンを0.5〜3%、例えば2%含むアルミニウム膜(第
2のアルミニウム膜)を厚さ1000〜10000Å、
例えば5000Å堆積した。
防止膜として、厚さ100〜2000Å、例えば200
Åのアモルファスシリコン膜を堆積した。そして、この
多層膜をパターニングして、TFTのゲイト電極45を
形成した。ゲイト電極上には反射防止膜46が残存し
た。反射防止膜が存在したため、例えば、7μm以下の
微細なパターニングも精度良く実行できた。(図4
(A))
膜46の表面を陽極酸化して、表面に酸化物(酸化アル
ミニウムおよび酸化珪素)層47を形成した。陽極酸化
は、酒石酸の1〜5%エチレングリコール溶液中でおこ
なった。得られた酸化物層の厚さは2000Åであっ
た。反射防止膜46はほぼ完全に酸化された。そして、
イオン注入法によって、ゲイト電極をマスクとして不純
物(燐)を注入した。加速電圧を80kVとし、ドーズ
量は2×1015cm-2とした。この結果、N型の不純物
領域48a、48bが形成された。(図4(C))
よび酸化珪素膜44(ただし、ゲイト電極の下部に存在
するものを除く)を除去した。そして、この状態でレー
ザーアニールによって不純物の活性化をおこなった。レ
ーザーとしてはKrFエキシマーレーザー(波長248
nm、パルス幅20nsec)を用いた。レーザーのエ
ネルギー密度は、200〜500mJ/cm2 、例えば
250mJ/cm2 とし、1か所につき2〜10ショッ
ト、例えば2ショット照射した。レーザー照射時に、基
板を100〜450℃、例えば250℃に加熱した。こ
うして、不純物の活性化をおこなった。(図4(D))
の酸化珪素膜49をTEOSを原料とするプラズマCV
D法によって形成し、これにコンタクトホールを形成し
て、金属材料、例えば、窒化チタンとアルミニウムの多
層膜によってソース、ドレイン電極・配線50a、50
bを形成した。以上の工程によって半導体回路が完成し
た。(図4(E))
動度は、ゲイト電圧10Vで70〜100cm2 /V
s、しきい値は2.5〜4.0V、ゲイトに−20Vの
電圧を印加したときのリーク電流は10-13 A以下であ
った。
とする金属ゲイトを有するTFTを得ることができた。
本発明のゲイト電極は耐熱性に優れ、ヒロックが発生し
にくい。このため10μm以下、特に7μm以下の微細
なパターンに使用する上で多大な効果をもたらす。この
ように本発明は工業上有益な発明である。
Claims (5)
- 【請求項1】 絶縁表面上に半導体膜を形成し、前記 半導体膜を覆って絶縁膜を形成し、前記 絶縁膜上に99.5%以上の純度のアルミニウムで
なる第1のアルミニウム膜を形成し、 前記第1のアルミニウム膜上に0.5%以上のシリコン
を含むアルミニウムでなる第2のアルミニウム膜を形成
し、前記第2のアルミニウム膜上にアモルファスシリコン膜
を形成し、 前記第1および第2のアルミニウム膜ならびに前記アモ
ルファスシリコン膜を所定のパターンにエッチングし、 前記所定のパターンにエッチングした第1および第2の
アルミニウム膜ならびにアモルファスシリコン膜の表面
を陽極酸化して、前記アモルファスシリコン膜を酸化す
るとともに、前記第1および第2のアルミニウム膜でな
り表面が酸化されたゲイト 電極を形成することを特徴と
する薄膜トランジスタの作製方法。 - 【請求項2】 絶縁膜上に99.5%以上の純度のアル
ミニウムでなる第1のアルミニウム膜を形成し、 前記第1のアルミニウム膜上に、0.5%以上のシリコ
ンを含むアルミニウムでなる第2のアルミニウム膜を形
成し、 前記第2のアルミニウム膜上にアモルファスシリコン膜
を形成し、 前記第1および第2のアルミニウム膜ならびに前記アモ
ルファスシリコン膜を所定のパターンにエッチングし、 前記所定のパターンにエッチングした第1および第2の
アルミニウム膜ならびにアモルファスシリコン膜の表面
を陽極酸化して、前記アモルファスシリコン膜を酸化す
るとともに、前記第1および第2のアルミニウム膜でな
り表面が酸化されたゲイト電極を形成することを特徴と
する薄膜トランジスタの作製方法。 - 【請求項3】 絶縁表面上に99.5%以上の純度のア
ルミニウムでなる第1のアルミニウム膜を形成し、 前記第1のアルミニウム膜上に、0.5%以上のシリコ
ンを含むアルミニウムでなる第2のアルミニウム膜を形
成し、 前記第2のアルミニウム膜上にアモルファスシリコン膜
を形成し、 前記第1および第2のアルミニウム膜ならびに前記アモ
ルファスシリコン膜を所定のパターンにエッチングし、 前記所定のパターンにエッチングした第1および第2の
アルミニウム膜ならびにアモルファスシリコン膜の表面
を陽極酸化して、前記アモルファスシリコン膜を酸化す
るとともに、前記第1および第2のアルミニウム膜でな
り表面が酸化されたゲイト電極を形成することを特徴と
する薄膜トランジスタの作製方法。 - 【請求項4】 請求項1乃至3のいずれか一において、
前記第2のアルミニウム膜に含まれるシリコンの濃度は
2%以上であることを特徴とする薄膜トランジスタの作
製方法。 - 【請求項5】 請求項1乃至4のいずれか一において、
前記第2のアルミニウム膜の厚さを、前記第1のアルミ
ニウム膜の厚さの5倍以上にすることを特徴とする薄膜
トランジスタの作製方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08675093A JP3315190B2 (ja) | 1993-03-22 | 1993-03-22 | 薄膜トランジスタの作製方法 |
US08/213,060 US5580800A (en) | 1993-03-22 | 1994-03-15 | Method of patterning aluminum containing group IIIb Element |
KR1019940005917A KR0166397B1 (ko) | 1993-03-22 | 1994-03-22 | 트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08675093A JP3315190B2 (ja) | 1993-03-22 | 1993-03-22 | 薄膜トランジスタの作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06275828A JPH06275828A (ja) | 1994-09-30 |
JP3315190B2 true JP3315190B2 (ja) | 2002-08-19 |
Family
ID=13895450
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08675093A Expired - Fee Related JP3315190B2 (ja) | 1993-03-22 | 1993-03-22 | 薄膜トランジスタの作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3315190B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111679454B (zh) * | 2020-06-19 | 2023-07-07 | 联合微电子中心有限责任公司 | 半导体器件的制备方法 |
-
1993
- 1993-03-22 JP JP08675093A patent/JP3315190B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06275828A (ja) | 1994-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3193803B2 (ja) | 半導体素子の作製方法 | |
KR100332619B1 (ko) | 박막트랜지스터 | |
JPH07106594A (ja) | 半導体装置およびその作製方法 | |
US5580800A (en) | Method of patterning aluminum containing group IIIb Element | |
JPH07335904A (ja) | 薄膜半導体集積回路 | |
JP3325992B2 (ja) | 半導体装置の作製方法 | |
JP3315191B2 (ja) | 薄膜トランジスタの作製方法 | |
JPH05160153A (ja) | 半導体装置の作製方法 | |
JP2805590B2 (ja) | 半導体装置の作製方法 | |
US5770486A (en) | Method of forming a transistor with an LDD structure | |
JP2001189462A (ja) | 半導体装置の作製方法 | |
JP3315190B2 (ja) | 薄膜トランジスタの作製方法 | |
JP3141979B2 (ja) | 半導体装置およびその作製方法 | |
JP3396504B2 (ja) | 薄膜トランジスタの作製方法 | |
JP3404928B2 (ja) | 薄膜集積回路の製造方法 | |
JPH06260643A (ja) | 薄膜トランジスタ | |
JP3493160B2 (ja) | 半導体装置の作製方法 | |
JP2000150907A (ja) | 半導体装置の作製方法 | |
JP3181901B2 (ja) | 薄膜トランジスタ | |
JP3393834B2 (ja) | 半導体装置の作製方法 | |
JP3567937B2 (ja) | 薄膜トランジスタの作製方法 | |
JP3370029B2 (ja) | 半導体装置の作製方法 | |
JP3316203B2 (ja) | 半導体素子の作製方法 | |
JP3031399B2 (ja) | Misトランジスタの作製方法 | |
JP3602463B2 (ja) | トランジスタの作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090607 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100607 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100607 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |