JP3031399B2 - Ｍｉｓトランジスタの作製方法 - Google Patents
Ｍｉｓトランジスタの作製方法Info
- Publication number
- JP3031399B2 JP3031399B2 JP4359157A JP35915792A JP3031399B2 JP 3031399 B2 JP3031399 B2 JP 3031399B2 JP 4359157 A JP4359157 A JP 4359157A JP 35915792 A JP35915792 A JP 35915792A JP 3031399 B2 JP3031399 B2 JP 3031399B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor region
- forming
- gate electrode
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＭＩＳトランジスタの
作製方法に関する。特に本発明は、高速イオンを照射す
ることによって、半導体領域中に不純物を導入した後、
レーザーアニールもしくはランプアニールのごとき、レ
ーザーあるいはそれと同等な強光を半導体に照射するこ
とによって結晶性を向上せしめる方法に関する。
作製方法に関する。特に本発明は、高速イオンを照射す
ることによって、半導体領域中に不純物を導入した後、
レーザーアニールもしくはランプアニールのごとき、レ
ーザーあるいはそれと同等な強光を半導体に照射するこ
とによって結晶性を向上せしめる方法に関する。
【０００２】
【従来の技術】半導体（Ｓ）上に薄い絶縁被膜（Ｉ）と
制御用の（金属）電極（Ｍ）を設けた構造をＭＩＳ構造
といい、このような構造によって半導体を流れる電流を
制御するトランジスタをＭＩＳトランジスタという。絶
縁被膜として、酸化珪素膜が用いられる場合にはＭＯＳ
トランジスタと称される。
制御用の（金属）電極（Ｍ）を設けた構造をＭＩＳ構造
といい、このような構造によって半導体を流れる電流を
制御するトランジスタをＭＩＳトランジスタという。絶
縁被膜として、酸化珪素膜が用いられる場合にはＭＯＳ
トランジスタと称される。
【０００３】このようなＭＩＳトランジスタは従来は、
不純物導入後の活性化工程（すなわち、不純物導入の際
に生じた結晶欠陥を回復させる工程）を熱アニールによ
っておこなっていたが、そのためには１０００℃以上も
の高温を必要とした。近年、プロセスの低温化の要請に
よって、このような高温での熱アニールに代わる方法が
検討されている。その中で有力な方法はレーザー等の強
光を照射することによって活性化をおこなう方法で、使
用する光源によってレーザーアニール、あるいはランプ
アニールと称される。
不純物導入後の活性化工程（すなわち、不純物導入の際
に生じた結晶欠陥を回復させる工程）を熱アニールによ
っておこなっていたが、そのためには１０００℃以上も
の高温を必要とした。近年、プロセスの低温化の要請に
よって、このような高温での熱アニールに代わる方法が
検討されている。その中で有力な方法はレーザー等の強
光を照射することによって活性化をおこなう方法で、使
用する光源によってレーザーアニール、あるいはランプ
アニールと称される。
【０００４】従来のレーザーアニールを用いたＭＩＳト
ランジスタの作製例を図３を用いて説明する。基板３０
１上に下地絶縁膜３０２を堆積し、さらに実質的に真性
の結晶性の半導体被膜を堆積し、これをパターニングし
て島状半導体領域３０３を形成する。そして、ゲイト絶
縁膜として機能する絶縁被膜３０４を堆積し、さらに、
ゲイト電極３０５を形成する。（図３（Ａ））
ランジスタの作製例を図３を用いて説明する。基板３０
１上に下地絶縁膜３０２を堆積し、さらに実質的に真性
の結晶性の半導体被膜を堆積し、これをパターニングし
て島状半導体領域３０３を形成する。そして、ゲイト絶
縁膜として機能する絶縁被膜３０４を堆積し、さらに、
ゲイト電極３０５を形成する。（図３（Ａ））
【０００５】必要ならば、ゲイト電極を陽極酸化して、
ゲイト電極・配線の上面および側面に陽極酸化物３０６
を形成する。このような陽極酸化物を形成する方法およ
びそのメリットについては、特願平４−３０２２０、同
４−３４１９４、同４−３８６３７等に詳述されてい
る。もちろん、必要がなければ、このような陽極酸化工
程を用いなくとも構わないことは言うまでもない。（図
３（Ｂ）） その後、イオン注入法、もしくはイオン（プラズマ）ド
ーピング法によって不純物のドーピングがおこなわれ
る。すなわち、高速イオン流に基板を置き、このゲイト
電極部、すなわちゲイト電極とその周囲の陽極酸化物を
マスクとして、島状半導体領域３０３に自己整合的に不
純物を注入し、不純物領域（ソース、ドレインとなる）
３０７を形成する。（図３（Ｃ））
ゲイト電極・配線の上面および側面に陽極酸化物３０６
を形成する。このような陽極酸化物を形成する方法およ
びそのメリットについては、特願平４−３０２２０、同
４−３４１９４、同４−３８６３７等に詳述されてい
る。もちろん、必要がなければ、このような陽極酸化工
程を用いなくとも構わないことは言うまでもない。（図
３（Ｂ）） その後、イオン注入法、もしくはイオン（プラズマ）ド
ーピング法によって不純物のドーピングがおこなわれ
る。すなわち、高速イオン流に基板を置き、このゲイト
電極部、すなわちゲイト電極とその周囲の陽極酸化物を
マスクとして、島状半導体領域３０３に自己整合的に不
純物を注入し、不純物領域（ソース、ドレインとなる）
３０７を形成する。（図３（Ｃ））
【０００６】さらに、レーザー光等の強光を照射して、
先の不純物注入工程によって結晶性が劣化した半導体領
域の結晶性を回復させる。（図３（Ｄ）） その後、層間絶縁物３０８を堆積し、これにコンタクト
ホールを設けて、ソースおよびドレイン電極３０９を形
成して、完成させる。（図３（Ｅ））
先の不純物注入工程によって結晶性が劣化した半導体領
域の結晶性を回復させる。（図３（Ｄ）） その後、層間絶縁物３０８を堆積し、これにコンタクト
ホールを設けて、ソースおよびドレイン電極３０９を形
成して、完成させる。（図３（Ｅ））
【０００７】
【発明が解決しようする課題】上記の方法では、トラン
ジスタのゲイト絶縁膜の耐圧を向上せしめんとすれば、
ゲイト絶縁膜の厚さは厚いほうが好ましかった。しかし
ながら、そのことは、同時に不純物イオンの加速電圧を
高くし、ドーピング処理時間を長くすることを要求する
ものであった。特に浅い不純物領域を形成する場合に
は、極めてエネルギーのそろった単色性のイオンビーム
が必要とされたが、そのために単位時間当たりのドーズ
量は著しく低下した。
ジスタのゲイト絶縁膜の耐圧を向上せしめんとすれば、
ゲイト絶縁膜の厚さは厚いほうが好ましかった。しかし
ながら、そのことは、同時に不純物イオンの加速電圧を
高くし、ドーピング処理時間を長くすることを要求する
ものであった。特に浅い不純物領域を形成する場合に
は、極めてエネルギーのそろった単色性のイオンビーム
が必要とされたが、そのために単位時間当たりのドーズ
量は著しく低下した。
【０００８】一方、ドーピングを効率的におこなうため
にゲイト絶縁膜を除去して、半導体表面を露出せしめる
と、レーザー光等の強光を照射して活性化するに表面が
粗くなり、コンタクト不良等の原因になった。本発明は
このような問題に鑑みてなされたものであって、ドーピ
ングおよびレーザー活性化を効率よくおこなうための方
法を提供する。
にゲイト絶縁膜を除去して、半導体表面を露出せしめる
と、レーザー光等の強光を照射して活性化するに表面が
粗くなり、コンタクト不良等の原因になった。本発明は
このような問題に鑑みてなされたものであって、ドーピ
ングおよびレーザー活性化を効率よくおこなうための方
法を提供する。
【０００９】
【発明を解決するための手段】本発明では、ゲイト絶縁
膜として形成された第１の絶縁被膜をゲイト電極部をマ
スクとして自己整合的に除去して半導体表面を露出させ
る。そして、この露出した半導体表面に直接、もしくは
必要によっては半導体表面に適切な厚さの第２の絶縁被
膜を形成し、これを通して不純物を高速イオン照射によ
って半導体領域に導入した後、レーザー照射、もしくは
それと同等な強光を照射することによって、アニールを
達成するものである。このような方法を採用するため
に、先に指摘したようなドーピングの効率の低下は生じ
ず、きわめて効率よくドーピングとそれに続く活性化が
達成できる。
膜として形成された第１の絶縁被膜をゲイト電極部をマ
スクとして自己整合的に除去して半導体表面を露出させ
る。そして、この露出した半導体表面に直接、もしくは
必要によっては半導体表面に適切な厚さの第２の絶縁被
膜を形成し、これを通して不純物を高速イオン照射によ
って半導体領域に導入した後、レーザー照射、もしくは
それと同等な強光を照射することによって、アニールを
達成するものである。このような方法を採用するため
に、先に指摘したようなドーピングの効率の低下は生じ
ず、きわめて効率よくドーピングとそれに続く活性化が
達成できる。
【００１０】
【実施例】〔実施例１〕 図１には本実施例を示す。コ
ーニング７０５９等の無アルカリガラス基板１０１上に
下地絶縁膜１０２として、厚さ１０００Åの酸化珪素膜
を堆積し、さらに実質的に真性のアモルファスのシリコ
ン半導体被膜（厚さ１５００Å）堆積し、６００℃で１
２時間アニールすることによってこれを結晶化させた。
これをパターニングして島状半導体領域１０３を形成し
た。そして、ゲイト絶縁膜として厚さ１２００Åの酸化
珪素被膜１０４を堆積し、さらに、厚さ６０００Åのア
ルミニウムを用いてゲイト電極１０５を形成した。（図
１（Ａ））
ーニング７０５９等の無アルカリガラス基板１０１上に
下地絶縁膜１０２として、厚さ１０００Åの酸化珪素膜
を堆積し、さらに実質的に真性のアモルファスのシリコ
ン半導体被膜（厚さ１５００Å）堆積し、６００℃で１
２時間アニールすることによってこれを結晶化させた。
これをパターニングして島状半導体領域１０３を形成し
た。そして、ゲイト絶縁膜として厚さ１２００Åの酸化
珪素被膜１０４を堆積し、さらに、厚さ６０００Åのア
ルミニウムを用いてゲイト電極１０５を形成した。（図
１（Ａ））
【００１１】その後、ゲイト電極を陽極酸化して、ゲイ
ト電極・配線の上面および側面に陽極酸化物１０６を形
成した。このような陽極酸化物を形成する方法およびそ
のメリットについては、特開平４−３０２２０、同４−
３４１９４、同４−３８６３７等に詳述されている。も
ちろん、必要がなければ、このような陽極酸化工程を用
いなくとも構わないことは言うまでもない。（図１
（Ｂ））
ト電極・配線の上面および側面に陽極酸化物１０６を形
成した。このような陽極酸化物を形成する方法およびそ
のメリットについては、特開平４−３０２２０、同４−
３４１９４、同４−３８６３７等に詳述されている。も
ちろん、必要がなければ、このような陽極酸化工程を用
いなくとも構わないことは言うまでもない。（図１
（Ｂ））
【００１２】その後、ドライエッチング法によって、ゲ
イト絶縁膜をエッチングした。エッチングガスとしては
四フッ化炭素等を用いた。このときには、陽極酸化物
（アルミナ）はエッチングされず、結果的にゲイト絶縁
膜のうち、ゲイト電極部（ゲイト電極１０５と陽極酸化
物１０６）の下部に存在するもの以外がエッチングされ
た。そして、５〜２０ｋｅＶ、例えば１０ｋｅＶに加速
したリン／水素プラズマ流を照射することによって、島
状半導体領域１０３に自己整合的にリンを注入し、不純
物領域（ソース、ドレインとなる）１０７を形成した。
（図１（Ｃ）） そして、層間絶縁物１０８として、厚さ５０００Åの酸
化珪素膜を堆積し、ＫｒＦエキシマーレーザー光（波長
２４８ｎｍ）を照射して、先の不純物注入工程によって
結晶性が劣化した半導体領域１０７の結晶性を回復させ
た。このときのエネルギー密度は、１５０〜３００ｍＪ
／ｃｍ2 、例えば、２００ｍＪ／ｃｍ2とした。（図１
（Ｄ）） その後、層間絶縁物１０８にコンタクトホールを設け
て、ソースおよびドレイン電極１０９を形成して完成さ
せた。以上の工程によってＮチャネル型トランジスタが
形成された（図１（Ｅ））
イト絶縁膜をエッチングした。エッチングガスとしては
四フッ化炭素等を用いた。このときには、陽極酸化物
（アルミナ）はエッチングされず、結果的にゲイト絶縁
膜のうち、ゲイト電極部（ゲイト電極１０５と陽極酸化
物１０６）の下部に存在するもの以外がエッチングされ
た。そして、５〜２０ｋｅＶ、例えば１０ｋｅＶに加速
したリン／水素プラズマ流を照射することによって、島
状半導体領域１０３に自己整合的にリンを注入し、不純
物領域（ソース、ドレインとなる）１０７を形成した。
（図１（Ｃ）） そして、層間絶縁物１０８として、厚さ５０００Åの酸
化珪素膜を堆積し、ＫｒＦエキシマーレーザー光（波長
２４８ｎｍ）を照射して、先の不純物注入工程によって
結晶性が劣化した半導体領域１０７の結晶性を回復させ
た。このときのエネルギー密度は、１５０〜３００ｍＪ
／ｃｍ2 、例えば、２００ｍＪ／ｃｍ2とした。（図１
（Ｄ）） その後、層間絶縁物１０８にコンタクトホールを設け
て、ソースおよびドレイン電極１０９を形成して完成さ
せた。以上の工程によってＮチャネル型トランジスタが
形成された（図１（Ｅ））
【００１３】同様にしてＰチャネル型トランジスタも形
成でき、また、公知のＣＭＯＳ技術を使用すれば、同一
基板上にＮチャネル型トランジスタとＰチャネル型トラ
ンジスタを混載することも可能である。例えば、本実施
例に示した方法によって作製したＭＯＳトランジスタの
典型的な移動度は、Ｎチャネル型で１２０ｃｍ2 ／Ｖ
ｓ、Ｐチャネル型で８０ｃｍ2 ／Ｖｓであった。また、
同一基板上にＮチャネルトランジスタとＰチャネルトラ
ンジスタを形成して作製したＣＭＯＳシフトレジスタ
（５段）では、ドレイン電圧２０Ｖで１５ＭＨｚの同期
を確認した。
成でき、また、公知のＣＭＯＳ技術を使用すれば、同一
基板上にＮチャネル型トランジスタとＰチャネル型トラ
ンジスタを混載することも可能である。例えば、本実施
例に示した方法によって作製したＭＯＳトランジスタの
典型的な移動度は、Ｎチャネル型で１２０ｃｍ2 ／Ｖ
ｓ、Ｐチャネル型で８０ｃｍ2 ／Ｖｓであった。また、
同一基板上にＮチャネルトランジスタとＰチャネルトラ
ンジスタを形成して作製したＣＭＯＳシフトレジスタ
（５段）では、ドレイン電圧２０Ｖで１５ＭＨｚの同期
を確認した。
【００１４】〔実施例２〕 図２には本実施例を示す。
無アルカリガラス２０１上に下地絶縁膜２０２として、
厚さ１０００Åの酸化珪素膜を堆積し、さらに実質的に
真性のアモルファスのシリコン半導体被膜（厚さ５００
Å）堆積した。これに、ＫｒＦレーザー光を照射するこ
とによって結晶化させた。レーザーのエネルギー密度は
２５０〜４００ｍＪ／ｃｍ2 が好ましく、また、レーザ
ー照射の際には基板を３００〜５５０℃に保持しておく
と良好な特性が得られた。このようにして結晶化させた
シリコン膜をパターニングして島状半導体領域２０３を
形成した。そして、ゲイト絶縁膜として厚さ１２００Å
の酸化珪素被膜２０４を堆積し、さらに、厚さ６０００
Åのアルミニウムを用いてゲイト電極２０５を形成し
た。（図２（Ａ））
無アルカリガラス２０１上に下地絶縁膜２０２として、
厚さ１０００Åの酸化珪素膜を堆積し、さらに実質的に
真性のアモルファスのシリコン半導体被膜（厚さ５００
Å）堆積した。これに、ＫｒＦレーザー光を照射するこ
とによって結晶化させた。レーザーのエネルギー密度は
２５０〜４００ｍＪ／ｃｍ2 が好ましく、また、レーザ
ー照射の際には基板を３００〜５５０℃に保持しておく
と良好な特性が得られた。このようにして結晶化させた
シリコン膜をパターニングして島状半導体領域２０３を
形成した。そして、ゲイト絶縁膜として厚さ１２００Å
の酸化珪素被膜２０４を堆積し、さらに、厚さ６０００
Åのアルミニウムを用いてゲイト電極２０５を形成し
た。（図２（Ａ））
【００１５】その後、ゲイト電極を陽極酸化して、ゲイ
ト電極・配線の上面および側面に陽極酸化物２０６を形
成した。もちろん、必要がなければ、このような陽極酸
化工程を用いなくとも構わないことは言うまでもない。
その後、ゲイト絶縁膜２０４をゲイト電極部をマスクと
して、気相エッチング法によってエッチングし、半導体
領域２０３の表面を露出させた。（図２（Ｂ）） さらに、ドーピングの際の保護膜として、厚さ５００Å
の酸化珪素膜２０７を全面に形成し、２５〜７０ｋｅ
Ｖ、例えば５０ｋｅＶに加速したリン／水素プラズマ流
を照射することによって、島状半導体領域２０３に自己
整合的にリンを注入し、不純物領域（ソース、ドレイン
となる）２０８を形成した。（図２（Ｃ））
ト電極・配線の上面および側面に陽極酸化物２０６を形
成した。もちろん、必要がなければ、このような陽極酸
化工程を用いなくとも構わないことは言うまでもない。
その後、ゲイト絶縁膜２０４をゲイト電極部をマスクと
して、気相エッチング法によってエッチングし、半導体
領域２０３の表面を露出させた。（図２（Ｂ）） さらに、ドーピングの際の保護膜として、厚さ５００Å
の酸化珪素膜２０７を全面に形成し、２５〜７０ｋｅ
Ｖ、例えば５０ｋｅＶに加速したリン／水素プラズマ流
を照射することによって、島状半導体領域２０３に自己
整合的にリンを注入し、不純物領域（ソース、ドレイン
となる）２０８を形成した。（図２（Ｃ））
【００１６】イオン注入の工程が終了した後、層間絶縁
物２０９として厚さ５０００Åの酸化珪素縁膜を堆積
し、ＫｒＦエキシマーレーザー光を照射して、先の不純
物注入工程によって結晶性が劣化した半導体領域２０８
の結晶性を回復させた。（図２（Ｄ）） その後、層間絶縁物２０９にコンタクトホールを設け
て、ソースおよびドレイン電極２１０を形成して完成さ
せた。以上の工程によってＮチャネル型トランジスタが
形成された（図２（Ｅ））
物２０９として厚さ５０００Åの酸化珪素縁膜を堆積
し、ＫｒＦエキシマーレーザー光を照射して、先の不純
物注入工程によって結晶性が劣化した半導体領域２０８
の結晶性を回復させた。（図２（Ｄ）） その後、層間絶縁物２０９にコンタクトホールを設け
て、ソースおよびドレイン電極２１０を形成して完成さ
せた。以上の工程によってＮチャネル型トランジスタが
形成された（図２（Ｅ））
【００１７】〔実施例３〕 図４には本実施例を示す。
無アルカリガラス４０１上に下地絶縁膜４０２として、
厚さ１０００Åの酸化珪素膜を堆積し、さらに実質的に
真性のアモルファスのシリコン半導体被膜（厚さ５００
Å）堆積した。これに、ＫｒＦレーザー光を照射するこ
とによってこれを結晶化させ、これをパターニングして
島状半導体領域４０３を形成した。そして、ゲイト絶縁
膜として厚さ１２００Åの酸化珪素被膜４０４を堆積
し、さらに、厚さ６０００Åのアルミニウムを用いてゲ
イト電極４０５を形成した。
無アルカリガラス４０１上に下地絶縁膜４０２として、
厚さ１０００Åの酸化珪素膜を堆積し、さらに実質的に
真性のアモルファスのシリコン半導体被膜（厚さ５００
Å）堆積した。これに、ＫｒＦレーザー光を照射するこ
とによってこれを結晶化させ、これをパターニングして
島状半導体領域４０３を形成した。そして、ゲイト絶縁
膜として厚さ１２００Åの酸化珪素被膜４０４を堆積
し、さらに、厚さ６０００Åのアルミニウムを用いてゲ
イト電極４０５を形成した。
【００１８】その後、ゲイト電極を陽極酸化して、ゲイ
ト電極・配線の上面および側面に陽極酸化物４０６を形
成した。引き続き、ゲイト絶縁膜４０４をゲイト電極部
をマスクとして、ウェットエッチング法によって、全て
エッチングした。（図４（Ａ）） そして、新たに２００〜３００Åの酸化珪素膜４０７を
堆積し、１０〜４０ｋｅＶ、例えば２０ｋｅＶに加速し
たリン／水素プラズマ流を照射することによって、島状
半導体領域４０３に自己整合的にリンを注入し、不純物
領域（ソース、ドレインとなる）４０８を形成した。
（図４（Ｂ））
ト電極・配線の上面および側面に陽極酸化物４０６を形
成した。引き続き、ゲイト絶縁膜４０４をゲイト電極部
をマスクとして、ウェットエッチング法によって、全て
エッチングした。（図４（Ａ）） そして、新たに２００〜３００Åの酸化珪素膜４０７を
堆積し、１０〜４０ｋｅＶ、例えば２０ｋｅＶに加速し
たリン／水素プラズマ流を照射することによって、島状
半導体領域４０３に自己整合的にリンを注入し、不純物
領域（ソース、ドレインとなる）４０８を形成した。
（図４（Ｂ））
【００１９】イオン注入の工程が終了した後、引き続
き、ＫｒＦエキシマーレーザー光を照射して、先の不純
物注入工程によって結晶性が劣化した半導体領域４０８
の結晶性を回復させた。（図４（Ｃ）） その後、層間絶縁物４０９を堆積し、これにコンタクト
ホールを設けて、ソースおよびドレイン電極４１０を形
成して完成させた。以上の工程によってＮチャネル型ト
ランジスタが形成された（図４（Ｄ））
き、ＫｒＦエキシマーレーザー光を照射して、先の不純
物注入工程によって結晶性が劣化した半導体領域４０８
の結晶性を回復させた。（図４（Ｃ）） その後、層間絶縁物４０９を堆積し、これにコンタクト
ホールを設けて、ソースおよびドレイン電極４１０を形
成して完成させた。以上の工程によってＮチャネル型ト
ランジスタが形成された（図４（Ｄ））
【００２０】
【発明の効果】本発明によってイオン注入もしくはイオ
ンドーピングおよびレーザーアニールもしくはランプア
ニールを効率的におこなう方法が提供された。本発明
が、プロセスの低温化に寄与すること、およびそのこと
による工業的利益が大であることは明らかであろう。実
施例では、本発明を薄膜状の活性層を有するＭＩＳトラ
ンジスタ、いわゆる薄膜トランジスタに関して説明し
た。これは、特に基板の制約を受けやすい薄膜トランジ
スタにおいては、低温プロセスが必須とされているから
である。しかしながら、単結晶半導体基板上に形成され
たＭＩＳトランジスタに本発明を適用しても同様な効果
が得られることは明白であろう。
ンドーピングおよびレーザーアニールもしくはランプア
ニールを効率的におこなう方法が提供された。本発明
が、プロセスの低温化に寄与すること、およびそのこと
による工業的利益が大であることは明らかであろう。実
施例では、本発明を薄膜状の活性層を有するＭＩＳトラ
ンジスタ、いわゆる薄膜トランジスタに関して説明し
た。これは、特に基板の制約を受けやすい薄膜トランジ
スタにおいては、低温プロセスが必須とされているから
である。しかしながら、単結晶半導体基板上に形成され
たＭＩＳトランジスタに本発明を適用しても同様な効果
が得られることは明白であろう。
【００２１】本発明においては、半導体領域を構成する
半導体の種類はシリコン、ゲルマニウム、炭化珪素、シ
リコン−ゲルマニウム合金、砒化ガリウム等が使用でき
る。さらに、ゲイト電極を構成する材料としても、ドー
プドシリコン、モリブテン、タングステン、チタン、ア
ルミニウム、およびそれらの合金や珪化物、窒化物等が
使用される。本発明において、レーザーを用いる場合に
は、ＡｒＦレーザー（波長１９３ｎｍ）、ＫｒＦレーザ
ー（２４８ｎｍ）、ＸｅＣｌレーザー（３０８ｎｍ）、
ＸｅＦレーザー（３５０ｎｍ）等のエキシマーレーザ
ー、Ｎｄ：ＹＡＧレーザー（波長１０６４ｎｍ）、その
第２高調波（５３２ｎｍ）、第３高調波（３５４ｎ
ｍ）、第４高調波（２６６ｎｍ）等が適しているが、そ
の他のレーザー、光源を使用することも本発明の範疇に
含まれることは言うまでもない。
半導体の種類はシリコン、ゲルマニウム、炭化珪素、シ
リコン−ゲルマニウム合金、砒化ガリウム等が使用でき
る。さらに、ゲイト電極を構成する材料としても、ドー
プドシリコン、モリブテン、タングステン、チタン、ア
ルミニウム、およびそれらの合金や珪化物、窒化物等が
使用される。本発明において、レーザーを用いる場合に
は、ＡｒＦレーザー（波長１９３ｎｍ）、ＫｒＦレーザ
ー（２４８ｎｍ）、ＸｅＣｌレーザー（３０８ｎｍ）、
ＸｅＦレーザー（３５０ｎｍ）等のエキシマーレーザ
ー、Ｎｄ：ＹＡＧレーザー（波長１０６４ｎｍ）、その
第２高調波（５３２ｎｍ）、第３高調波（３５４ｎ
ｍ）、第４高調波（２６６ｎｍ）等が適しているが、そ
の他のレーザー、光源を使用することも本発明の範疇に
含まれることは言うまでもない。
【図１】 実施例の作製プロセスを示す。
【図２】 実施例の作製プロセスを示す。
【図３】 従来の作製プロセスを示す。
【図４】 実施例の作製プロセスを示す。
１０１、２０１、３０１、４０１・・・基板 １０２、２０２、３０２、４０２・・・下地絶縁膜 １０３、２０３、３０３、４０３・・・島状半導体領域 １０４、２０４、３０４、４０４・・・ゲイト絶縁膜 １０５、２０５、３０５、４０５・・・ゲイト電極 １０６、２０６、３０６、４０６・・・陽極酸化物 ２０７、４０７ ・・・薄い絶縁膜 １０７、２０８、３０７、４０８・・・不純物領域 １０８、２０９、３０８、４０９・・・層間絶縁物 １０９、２１０、３０９、４１０・・・ソース、ドレイ
ン電極
ン電極
Claims (3)
- 【請求項１】 半導体領域上に第１の絶縁被膜を形成す
る工程と、 前記第１の絶縁被膜上に金属材料からなる被膜を形成す
る工程と、 前記金属材料からなる被膜をパターニングして ゲイト電
極を形成する工程と、前記ゲイト電極の表面を陽極酸化して陽極酸化膜を形成
する工程と、 前記第１の絶縁被膜をパターニングしてゲイト絶縁膜を
形成すると共に、前記半導体領域を露出する工程と、 前記半導体領域中に前記ゲイト電極及び前記陽極酸化膜
をマスクとして不純物を導入する工程と、 露出した前記半導体領域上に第２の絶縁被膜を形成する
工程と、 レーザーもしくはレーザーと同等な強光を前記第２の絶
縁被膜を通して前記半導体領域に照射する工程とを有す
ることを特徴とするＭＩＳトランジスタの作製方法。 - 【請求項２】 半導体領域上に第１の絶縁被膜を形成す
る工程と、 前記第１の絶縁被膜上にゲイト電極を形成する工程と、 前記ゲイト電極をマスクとして前記第１の絶縁被膜を除
去して、前記半導体領域を露出する工程と、 露出した前記半導体領域上に第２の絶縁被膜を形成する
工程と、 前記半導体領域中に前記ゲイト電極をマスクとして不純
物を導入する工程と、 レーザーもしくはレーザーと同等な強光を前記第２の絶
縁被膜を通して前記半導体領域に照射する工程とを有す
ることを特徴とするＭＩＳトランジスタの作製方法。 - 【請求項３】 半導体領域上に第１の絶縁被膜を形成す
る工程と、 前記第１の絶縁被膜上にゲイト電極を形成する工程と、 前記ゲイト電極をマスクとして前記第１の絶縁被膜を除
去して、前記半導体領域を露出する工程と、 露出した前記半導体領域上に第２の絶縁被膜を形成する
工程と、 前記半導体領域中に前記ゲイト電極をマスクとして不純
物を導入する工程と、 前記第２の絶縁被膜上に第３の絶縁被膜を形成する工程
と、 レーザーもしくはレーザーと同等な強光を前記第２の絶
縁被膜および前記第３の絶縁被膜を通して前記半導体領
域に照射する工程とを有することを特徴とするＭＩＳト
ランジスタの作製方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4359157A JP3031399B2 (ja) | 1992-12-26 | 1992-12-26 | Ｍｉｓトランジスタの作製方法 |
| US08/665,840 US6544825B1 (en) | 1992-12-26 | 1996-06-17 | Method of fabricating a MIS transistor |
| US09/409,662 US6410374B1 (en) | 1992-12-26 | 1999-09-20 | Method of crystallizing a semiconductor layer in a MIS transistor |
| US10/406,319 US7351615B2 (en) | 1992-12-26 | 2003-04-04 | Method of fabricating a MIS transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4359157A JP3031399B2 (ja) | 1992-12-26 | 1992-12-26 | Ｍｉｓトランジスタの作製方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25892499A Division JP3493160B2 (ja) | 1999-09-13 | 1999-09-13 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06204249A JPH06204249A (ja) | 1994-07-22 |
| JP3031399B2 true JP3031399B2 (ja) | 2000-04-10 |
Family
ID=18463042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4359157A Expired - Fee Related JP3031399B2 (ja) | 1992-12-26 | 1992-12-26 | Ｍｉｓトランジスタの作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3031399B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9112036B2 (en) * | 2011-06-10 | 2015-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
-
1992
- 1992-12-26 JP JP4359157A patent/JP3031399B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06204249A (ja) | 1994-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06267849A (ja) | 半導体素子の作製方法 | |
| JPH07106594A (ja) | 半導体装置およびその作製方法 | |
| JP3325992B2 (ja) | 半導体装置の作製方法 | |
| US6544825B1 (en) | Method of fabricating a MIS transistor | |
| JP3315191B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2750380B2 (ja) | 半導体装置の作製方法 | |
| JPH098313A (ja) | 半導体装置の製造方法および液晶表示装置の製造方法 | |
| US6410374B1 (en) | Method of crystallizing a semiconductor layer in a MIS transistor | |
| JP3031399B2 (ja) | Ｍｉｓトランジスタの作製方法 | |
| JP3374455B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3031398B2 (ja) | Ｍｉｓトランジスタの作製方法 | |
| JP2010098321A (ja) | 半導体装置 | |
| JP3567937B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH06275640A (ja) | 薄膜トランジスタおよびその作製方法 | |
| JP3602463B2 (ja) | トランジスタの作製方法 | |
| JPH03159119A (ja) | 半導体装置の製造方法 | |
| JP3493160B2 (ja) | 半導体装置の作製方法 | |
| JPS6230314A (ja) | 結晶性半導体薄膜の製造方法 | |
| JP3993185B2 (ja) | トランジスタの作製方法 | |
| JP3404928B2 (ja) | 薄膜集積回路の製造方法 | |
| JP3370029B2 (ja) | 半導体装置の作製方法 | |
| JP2001308343A (ja) | トランジスタの作製方法 | |
| JP2000150910A (ja) | 半導体装置の作製方法 | |
| JP3387862B2 (ja) | 半導体装置の作製方法 | |
| JP3315190B2 (ja) | 薄膜トランジスタの作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |