JP2000150910A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法

Info

Publication number
JP2000150910A
JP2000150910A JP37179299A JP37179299A JP2000150910A JP 2000150910 A JP2000150910 A JP 2000150910A JP 37179299 A JP37179299 A JP 37179299A JP 37179299 A JP37179299 A JP 37179299A JP 2000150910 A JP2000150910 A JP 2000150910A
Authority
JP
Japan
Prior art keywords
semiconductor film
silicon
film
irradiated
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP37179299A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP37179299A priority Critical patent/JP2000150910A/ja
Publication of JP2000150910A publication Critical patent/JP2000150910A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】半導体装置の作製方法において、半導体膜の結
晶性を向上させることを課題とする。 【解決手段】絶縁表面上に、シリコン、ゲルマニウムま
たはシリコン−ゲルマニウム合金からなる半導体膜を有
する半導体装置の作製方法であって、前記半導体膜にY
AGレーザーの第2、第3又は第4高調波を照射して前
記半導体膜を結晶化させることを特徴とする半導体装置
の作製方法。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、MISトランジス
タの作製方法に関する。特に本発明は、高速イオンを照
射することによって、半導体領域中に不純物を導入した
後、レーザーアニールもしくはランプアニールのごと
き、レーザーあるいはそれと同等な強光を半導体に照射
することによって結晶性を向上せしめる方法に関する。
【0002】
【従来の技術】半導体(S)上に薄い絶縁被膜(I)と
制御用の(金属)電極(M)を設けた構造をMIS構造
といい、このような構造によって半導体を流れる電流を
制御するトランジスタをMISトランジスタという。絶
縁被膜として、酸化珪素膜が用いられる場合にはMOS
トランジスタと称される。
【0003】このようなMISトランジスタは従来は、
不純物導入後の活性化工程(すなわち、不純物導入の際
に生じた結晶欠陥を回復させる工程)を熱アニールによ
っておこなっていたが、そのためには1000℃以上も
の高温を必要とした。近年、プロセスの低温化の要請に
よって、このような高温での熱アニールに代わる方法が
検討されている。その中で有力な方法はレーザー等の強
光を照射することによって活性化をおこなう方法で、使
用する光源によってレーザーアニール、あるいはランプ
アニールと称される。
【0004】従来のレーザーアニールを用いたMISト
ランジスタの作製例を図3を用いて説明する。基板30
1上に下地絶縁膜302を堆積し、さらに実質的に真性
の結晶性の半導体被膜を堆積し、これをパターニングし
て島状半導体領域303を形成する。そして、ゲイト絶
縁膜として機能する絶縁被膜304を堆積し、さらに、
ゲイト電極305を形成する。(図3(A))
【0005】必要ならば、ゲイト電極を陽極酸化して、
ゲイト電極・配線の上面および側面に陽極酸化物306
を形成する。このような陽極酸化物を形成する方法およ
びそのメリットについては、特願平4−30220、同
4−34194、同4−38637等に詳述されてい
る。もちろん、必要がなければ、このような陽極酸化工
程を用いなくとも構わないことは言うまでもない。(図
3(B)) その後、イオン注入法、もしくはイオン(プラズマ)ド
ーピング法によって不純物のドーピングがおこなわれ
る。すなわち、高速イオン流に基板を置き、このゲイト
電極部、すなわちゲイト電極とその周囲の陽極酸化物を
マスクとして、島状半導体領域303に自己整合的に不
純物を注入し、不純物領域(ソース、ドレインとなる)
307を形成する。(図3(C))
【0006】さらに、レーザー光等の強光を照射して、
先の不純物注入工程によって結晶性が劣化した半導体領
域の結晶性を回復させる。(図3(D)) その後、層間絶縁物308を堆積し、これにコンタクト
ホールを設けて、ソースおよびドレイン電極309を形
成して、完成させる。(図3(E))
【0007】
【発明が解決しようする課題】上記の方法では、トラン
ジスタのゲイト絶縁膜の耐圧を向上せしめんとすれば、
ゲイト絶縁膜の厚さは厚いほうが好ましかった。しかし
ながら、そのことは、同時に不純物イオンの加速電圧を
高くし、ドーピング処理時間を長くすることを要求する
ものであった。特に浅い不純物領域を形成する場合に
は、極めてエネルギーのそろった単色性のイオンビーム
が必要とされたが、そのために単位時間当たりのドーズ
量は著しく低下した。
【0008】一方、ドーピングを効率的におこなうため
にゲイト絶縁膜を除去して、半導体表面を露出せしめる
と、レーザー光等の強光を照射して活性化するに表面が
粗くなり、コンタクト不良等の原因になった。本発明は
このような問題に鑑みてなされたものであって、ドーピ
ングおよびレーザー活性化を効率よくおこなうための方
法を提供する。
【0009】
【課題を解決するための手段】本発明では、ゲイト絶縁
膜として形成された絶縁被膜をゲイト電極部をマスクと
して自己整合的にエッチングして適切なエネルギーのイ
オンが透過する程度にまで薄くし、これを通して不純物
を高速イオン照射によって半導体領域に導入する。しか
る後、レーザー照射、もしくはそれと同等な強光を照射
することによって、アニールを達成するものである。レ
ーザー照射に先立って、透明な絶縁被膜を半導体表面に
形成しておいてもよい。このような方法を採用するため
に、先に指摘したようなドーピングの効率の低下は生じ
ず、きわめて効率よくドーピングとそれに続く活性化が
達成できる。
【0010】
【実施例】〔実施例1〕 図1には本実施例を示す。コ
ーニング7059等の無アルカリガラス基板101上に
下地絶縁膜102として、厚さ100nmの酸化珪素膜
を堆積し、さらに実質的に真性のアモルファスのシリコ
ン半導体被膜(厚さ150nm)堆積し、600℃で1
2時間アニールすることによってこれを結晶化させた。
これをパターニングして島状半導体領域103を形成し
た。そして、ゲイト絶縁膜として厚さ120nmの酸化
珪素被膜104を堆積し、さらに、厚さ600nmのア
ルミニウムを用いてゲイト電極105を形成した。(図
1(A))
【0011】その後、ゲイト電極を陽極酸化して、ゲイ
ト電極・配線の上面および側面に陽極酸化物106を形
成した。このような陽極酸化物を形成する方法およびそ
のメリットについては、特開平4−30220、同4−
34194、同4−38637等に詳述されている。も
ちろん、必要がなければ、このような陽極酸化工程を用
いなくとも構わないことは言うまでもない。(図1
(B))
【0012】その後、ドライエッチング法によって、ゲ
イト絶縁膜をエッチングした。エッチングガスとしては
四フッ化炭素等を用いた。このときには、陽極酸化物
(アルミナ)はエッチングされず、結果的にゲイト絶縁
膜のうち、ゲイト電極部(ゲイト電極105と陽極酸化
物106)の下部に存在するもの以外がエッチングされ
た。ゲイト絶縁膜104が50nmになった時点でエッ
チングを中断し、薄い絶縁膜107を形成した。そし
て、15〜50keV、例えば30keVに加速したリ
ン/水素プラズマ流を照射することによって、島状半導
体領域103に自己整合的にリンを注入し、不純物領域
(ソース、ドレインとなる)108を形成した。(図1
(C))
【0013】そして、KrFエキシマーレーザー光(波
長248nm)を照射して、先の不純物注入工程によっ
て結晶性が劣化した半導体領域108の結晶性を回復さ
せた。このときのエネルギー密度は、150〜300m
J/cm2 、例えば、200mJ/cm2 とした。(図
1(D)) その後、層間絶縁物109を堆積し、これにコンタクト
ホールを設けて、ソースおよびドレイン電極110を形
成して完成させた。以上の工程によってNチャネル型ト
ランジスタが形成された(図1(E))
【0014】同様にしてPチャネル型トランジスタも形
成でき、また、公知のCMOS技術を使用すれば、同一
基板上にNチャネル型トランジスタとPチャネル型トラ
ンジスタを混載することも可能である。例えば、本実施
例に示した方法によって作製したMOSトランジスタの
典型的な移動度は、Nチャネル型で120cm2 /V
s、Pチャネル型で80cm2 /Vsであった。また、
同一基板上にNチャネルトランジスタとPチャネルトラ
ンジスタを形成して作製したCMOSシフトレジスタ
(5段)では、ドレイン電圧20Vで15MHzの同期
を確認した。
【0015】〔実施例2〕 図2には本実施例を示す。
無アルカリガラス基板201上に下地絶縁膜202とし
て、厚さ100nmの酸化珪素膜を堆積し、さらに実質
的に真性のアモルファスのシリコン半導体被膜(厚さ5
0nm)堆積し、公知のレーザーアニール法によってこ
れを結晶化させた。これをパターニングして島状半導体
領域203を形成した。そして、ゲイト絶縁膜として厚
さ120nmの酸化珪素被膜204を堆積し、さらに、
厚さ600nmのアルミニウムを用いてゲイト電極20
5を形成した。その後、ゲイト電極を陽極酸化して、ゲ
イト電極・配線の上面および側面に陽極酸化物206を
形成した。(図2(A))
【0016】その後、ドライエッチング法によって、ゲ
イト絶縁膜をエッチングした。エッチングガスとしては
四フッ化炭素等を用いた。このときには、陽極酸化物
(アルミナ)はエッチングされず、結果的にゲイト絶縁
膜のうち、ゲイト電極部(ゲイト電極205と陽極酸化
物206)の下部に存在するもの以外がエッチングされ
た。ゲイト絶縁膜204が50nmになった時点でエッ
チングを中断した。この結果、薄い絶縁膜207が形成
された。そして、15〜50keV、例えば30keV
に加速したリン/水素プラズマ流を照射することによっ
て、島状半導体領域203に自己整合的にリンを注入
し、不純物領域(ソース、ドレインとなる)208を形
成した。(図2(B))
【0017】そして、層間絶縁物209として、厚さ5
00nmの酸化珪素膜を堆積し、KrFエキシマーレー
ザー光(波長248nm)を照射して、先の不純物注入
工程によって結晶性が劣化した半導体領域107の結晶
性を回復させた。このときのエネルギー密度は、150
〜300mJ/cm2 、例えば、200mJ/cm2
した。実施例1のように、レーザー照射時に薄い絶縁膜
のみが半導体表面を覆っている状態では、半導体の結晶
化の際の衝撃によって表面が荒れ、コンタクト形成時に
問題となるが、本実施例のように厚い絶縁被膜が形成さ
れている状態ではそのようなことがなかった。(図2C
D))
【0018】その後、層間絶縁物209にコンタクトホ
ールを設けて、ソースおよびドレイン電極210を形成
して完成させた。以上の工程によってNチャネル型トラ
ンジスタが形成された(図2(D))
【0019】なお、本実施例では薄い絶縁膜207の上
に重ねて層間絶縁膜としても機能する厚い絶縁膜を堆積
しているが、薄い絶縁膜を完全に除去して後に、厚い絶
縁膜を堆積してもよい。不純物イオンが照射された際に
は、絶縁膜中にも多くの不純物が取り込まれ、レーザー
光を吸収する原因となる。そこで、このような不純物を
含有する絶縁膜を完全に除去することによって、後のレ
ーザーアニールの効率を向上させることができる。
【0020】
【発明の効果】本発明によってイオン注入もしくはイオ
ンドーピングおよびレーザーアニールもしくはランプア
ニールを効率的におこなう方法が提供された。本発明
が、プロセスの低温化に寄与すること、およびそのこと
による工業的利益が大であることは明らかであろう。実
施例では、本発明を薄膜状の活性層を有するMISトラ
ンジスタ、いわゆる薄膜トランジスタに関して説明し
た。これは、特に基板の制約を受けやすい薄膜トランジ
スタにおいては、低温プロセスが必須とされているから
である。しかしながら、単結晶半導体基板上に形成され
たMISトランジスタに本発明を適用しても同様な効果
が得られることは明白であろう。
【0021】本発明においては、半導体領域を構成する
半導体の種類はシリコン、ゲルマニウム、炭化珪素、シ
リコン−ゲルマニウム合金、砒化ガリウム等が使用でき
る。さらに、ゲイト電極を構成する材料としても、ドー
プドシリコン、モリブテン、タングステン、チタン、ア
ルミニウム、およびそれらの合金や珪化物、窒化物等が
使用される。本発明において、レーザーを用いる場合に
は、ArFレーザー(波長193nm)、KrFレーザ
ー(248nm)、XeClレーザー(308nm)、
XeFレーザー(350nm)等のエキシマーレーザ
ー、Nd:YAGレーザー(波長1064nm)、その
第2高調波(532nm)、第3高調波(355n
m)、第4高調波(266nm)等が適しているが、そ
の他のレーザー、光源を使用することも本発明の範疇に
含まれることは言うまでもない。
【図面の簡単な説明】
【図1】 実施例の作製プロセスを示す。
【図2】 実施例の作製プロセスを示す。
【図3】 従来の作製プロセスを示す。
【符号の説明】
101、201、301・・・基板 102、202、302・・・下地絶縁膜 103、203、303・・・島状半導体領域 104、204、304・・・ゲイト絶縁膜 105、205、305・・・ゲイト電極 106、206、306・・・陽極酸化物 107、207 ・・・薄い絶縁膜 108、208、307・・・不純物領域 109、209、308・・・層間絶縁物 110、210、309・・・ソース、ドレイン電極

Claims (24)

    【特許請求の範囲】
  1. 【請求項1】絶縁表面上に、シリコン、ゲルマニウムま
    たはシリコン−ゲルマニウム合金からなる半導体膜を有
    する半導体装置の作製方法であって、前記半導体膜に波
    長が532nmのレーザー光を照射して前記半導体膜を
    結晶化させることを特徴とする半導体装置の作製方法。
  2. 【請求項2】絶縁表面上に、シリコン、ゲルマニウムま
    たはシリコン−ゲルマニウム合金からなる半導体膜を有
    する半導体装置の作製方法であって、前記半導体膜に波
    長が355nmのレーザー光を照射して前記半導体膜を
    結晶化させることを特徴とする半導体装置の作製方法。
  3. 【請求項3】絶縁表面上に、シリコン、ゲルマニウムま
    たはシリコン−ゲルマニウム合金からなる半導体膜を有
    する半導体装置の作製方法であって、前記半導体膜に波
    長が266nmのレーザー光を照射して前記半導体膜を
    結晶化させることを特徴とする半導体装置の作製方法。
  4. 【請求項4】絶縁表面上に、シリコン、ゲルマニウムま
    たはシリコン−ゲルマニウム合金からなる半導体膜を有
    する半導体装置の作製方法であって、前記半導体膜に波
    長が532nmのレーザー光を照射して前記半導体膜を
    結晶化させ、前記レーザー光を照射した半導体膜をパタ
    ーニングし、前記パターニングした半導体膜に選択的に
    不純物を添加して不純物領域を形成することを特徴とす
    る半導体装置の作製方法。
  5. 【請求項5】絶縁表面上に、シリコン、ゲルマニウムま
    たはシリコン−ゲルマニウム合金からなる半導体膜を有
    する半導体装置の作製方法であって、前記半導体膜に波
    長が355nmのレーザー光を照射して前記半導体膜を
    結晶化させ、前記レーザー光を照射した半導体膜をパタ
    ーニングし、前記パターニングした半導体膜に選択的に
    不純物を添加して不純物領域を形成することを特徴とす
    る半導体装置の作製方法。
  6. 【請求項6】絶縁表面上に、シリコン、ゲルマニウムま
    たはシリコン−ゲルマニウム合金からなる半導体膜を有
    する半導体装置の作製方法であって、前記半導体膜に波
    長が266nmのレーザー光を照射して前記半導体膜を
    結晶化させ、前記レーザー光を照射した半導体膜をパタ
    ーニングし、前記パターニングした半導体膜に選択的に
    不純物を添加して不純物領域を形成することを特徴とす
    る半導体装置の作製方法。
  7. 【請求項7】絶縁表面上に、シリコン、ゲルマニウムま
    たはシリコン−ゲルマニウム合金からなる半導体膜を有
    する半導体装置の作製方法であって、前記半導体膜に波
    長が532nmのレーザー光を照射して前記半導体膜を
    結晶化させ、前記レーザー光を照射した半導体膜をパタ
    ーニングし、前記パターニングした半導体膜上にゲート
    絶縁膜を形成し、前記パターニングした半導体膜上方に
    前記ゲート絶縁膜を介してゲート電極を形成し、前記ゲ
    ート電極をマスクとして前記パターニングした半導体膜
    に不純物を添加して不純物領域を形成することを特徴と
    する半導体装置の作製方法。
  8. 【請求項8】絶縁表面上に、シリコン、ゲルマニウムま
    たはシリコン−ゲルマニウム合金からなる半導体膜を有
    する半導体装置の作製方法であって、前記半導体膜に波
    長が355nmのレーザー光を照射して前記半導体膜を
    結晶化させ、前記レーザー光を照射した半導体膜をパタ
    ーニングし、前記パターニングした半導体膜上にゲート
    絶縁膜を形成し、前記パターニングした半導体膜上方に
    前記ゲート絶縁膜を介してゲート電極を形成し、前記ゲ
    ート電極をマスクとして前記パターニングした半導体膜
    に不純物を添加して不純物領域を形成することを特徴と
    する半導体装置の作製方法。
  9. 【請求項9】絶縁表面上に、シリコン、ゲルマニウムま
    たはシリコン−ゲルマニウム合金からなる半導体膜を有
    する半導体装置の作製方法であって、前記半導体膜に波
    長が266nmのレーザー光を照射して前記半導体膜を
    結晶化させ、前記レーザー光を照射した半導体膜をパタ
    ーニングし、前記パターニングした半導体膜上にゲート
    絶縁膜を形成し、前記パターニングした半導体膜上方に
    前記ゲート絶縁膜を介してゲート電極を形成し、前記ゲ
    ート電極をマスクとして前記パターニングした半導体膜
    に不純物を添加して不純物領域を形成することを特徴と
    する半導体装置の作製方法。
  10. 【請求項10】請求項4乃至9のいずれか一において、
    前記不純物はリンであることを特徴とする半導体装置の
    作製方法。
  11. 【請求項11】絶縁表面上に、シリコン、ゲルマニウム
    またはシリコン−ゲルマニウム合金からなる半導体膜を
    有する半導体装置の作製方法であって、前記半導体膜に
    YAGレーザーの第2高調波を照射して前記半導体膜を
    結晶化させることを特徴とする半導体装置の作製方法。
  12. 【請求項12】絶縁表面上に、シリコン、ゲルマニウム
    またはシリコン−ゲルマニウム合金からなる半導体膜を
    有する半導体装置の作製方法であって、前記半導体膜に
    YAGレーザーの第3高調波を照射して前記半導体膜を
    結晶化させることを特徴とする半導体装置の作製方法。
  13. 【請求項13】絶縁表面上に、シリコン、ゲルマニウム
    またはシリコン−ゲルマニウム合金からなる半導体膜を
    有する半導体装置の作製方法であって、前記半導体膜に
    YAGレーザーの第4高調波を照射して前記半導体膜を
    結晶化させることを特徴とする半導体装置の作製方法。
  14. 【請求項14】絶縁表面上に、シリコン、ゲルマニウム
    またはシリコン−ゲルマニウム合金からなる半導体膜を
    有する半導体装置の作製方法であって、前記半導体膜に
    YAGレーザーの第2高調波を照射して前記半導体膜を
    結晶化させ、前記レーザー光を照射した半導体膜をパタ
    ーニングし、前記パターニングした半導体膜に選択的に
    不純物を添加して不純物領域を形成することを特徴とす
    る半導体装置の作製方法。
  15. 【請求項15】絶縁表面上に、シリコン、ゲルマニウム
    またはシリコン−ゲルマニウム合金からなる半導体膜を
    有する半導体装置の作製方法であって、前記半導体膜に
    YAGレーザーの第3高調波を照射して前記半導体膜を
    結晶化させ、前記レーザー光を照射した半導体膜をパタ
    ーニングし、前記パターニングした半導体膜に選択的に
    不純物を添加して不純物領域を形成することを特徴とす
    る半導体装置の作製方法。
  16. 【請求項16】絶縁表面上に、シリコン、ゲルマニウム
    またはシリコン−ゲルマニウム合金からなる半導体膜を
    有する半導体装置の作製方法であって、前記半導体膜に
    YAGレーザーの第4高調波を照射して前記半導体膜を
    結晶化させ、前記レーザー光を照射した半導体膜をパタ
    ーニングし、前記パターニングした半導体膜に選択的に
    不純物を添加して不純物領域を形成することを特徴とす
    る半導体装置の作製方法。
  17. 【請求項17】絶縁表面上に、シリコン、ゲルマニウム
    またはシリコン−ゲルマニウム合金からなる半導体膜を
    有する半導体装置の作製方法であって、前記半導体膜に
    YAGレーザーの第2高調波を照射して前記半導体膜を
    結晶化させ、前記レーザー光を照射した半導体膜をパタ
    ーニングし、前記パターニングした半導体膜上にゲート
    絶縁膜を形成し、前記パターニングした半導体膜上方に
    前記ゲート絶縁膜を介してゲート電極を形成し、前記ゲ
    ート電極をマスクとして前記パターニングした半導体膜
    に不純物を添加して不純物領域を形成することを特徴と
    する半導体装置の作製方法。
  18. 【請求項18】絶縁表面上に、シリコン、ゲルマニウム
    またはシリコン−ゲルマニウム合金からなる半導体膜を
    有する半導体装置の作製方法であって、前記半導体膜に
    YAGレーザーの第3高調波を照射して前記半導体膜を
    結晶化させ、前記レーザー光を照射した半導体膜をパタ
    ーニングし、前記パターニングした半導体膜上にゲート
    絶縁膜を形成し、前記パターニングした半導体膜上方に
    前記ゲート絶縁膜を介してゲート電極を形成し、前記ゲ
    ート電極をマスクとして前記パターニングした半導体膜
    に不純物を添加して不純物領域を形成することを特徴と
    する半導体装置の作製方法。
  19. 【請求項19】絶縁表面上に、シリコン、ゲルマニウム
    またはシリコン−ゲルマニウム合金からなる半導体膜を
    有する半導体装置の作製方法であって、前記半導体膜に
    YAGレーザーの第4高調波を照射して前記半導体膜を
    結晶化させ、前記レーザー光を照射した半導体膜をパタ
    ーニングし、前記パターニングした半導体膜上にゲート
    絶縁膜を形成し、前記パターニングした半導体膜上方に
    前記ゲート絶縁膜を介してゲート電極を形成し、前記ゲ
    ート電極をマスクとして前記パターニングした半導体膜
    に不純物を添加して不純物領域を形成することを特徴と
    する半導体装置の作製方法。
  20. 【請求項20】請求項14乃至19のいずれか一におい
    て、前記不純物はリンであることを特徴とする半導体装
    置の作製方法。
  21. 【請求項21】請求項10乃至20のいずれか一におい
    て、前記YAGレーザーは、Nd:YAGレーザーであ
    ることを特徴とする半導体装置の作製方法。
  22. 【請求項22】請求項1乃至21のいずれか一におい
    て、前記絶縁表面はガラス基板上の酸化珪素膜であるこ
    とを特徴とする半導体装置の作製方法。
  23. 【請求項23】請求項1乃至22のいずれか一におい
    て、前記レーザー光を照射する前の半導体膜はアモルフ
    ァスであることを特徴とする半導体装置の作製方法。
  24. 【請求項24】請求項1乃至13のいずれか一におい
    て、前記半導体膜にレーザー光を照射する際、前記半導
    体膜を300℃〜550℃に加熱することを特徴とする
    半導体装置の作製方法。
JP37179299A 1999-01-01 1999-12-27 半導体装置の作製方法 Withdrawn JP2000150910A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP37179299A JP2000150910A (ja) 1999-01-01 1999-12-27 半導体装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP37179299A JP2000150910A (ja) 1999-01-01 1999-12-27 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP35915892A Division JP3567937B2 (ja) 1992-12-26 1992-12-26 薄膜トランジスタの作製方法

Publications (1)

Publication Number Publication Date
JP2000150910A true JP2000150910A (ja) 2000-05-30

Family

ID=18499317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37179299A Withdrawn JP2000150910A (ja) 1999-01-01 1999-12-27 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP2000150910A (ja)

Similar Documents

Publication Publication Date Title
US7323368B2 (en) Method for manufacturing semiconductor device and heat treatment method
JPH07106594A (ja) 半導体装置およびその作製方法
JP3325992B2 (ja) 半導体装置の作製方法
US6544825B1 (en) Method of fabricating a MIS transistor
JP3315191B2 (ja) 薄膜トランジスタの作製方法
JP2750380B2 (ja) 半導体装置の作製方法
JPH06124962A (ja) 薄膜状半導体装置およびその作製方法
JP4675433B2 (ja) 半導体装置の作製方法
US6410374B1 (en) Method of crystallizing a semiconductor layer in a MIS transistor
JPH07169975A (ja) 半導体装置およびその作製方法
JP3374455B2 (ja) 薄膜トランジスタの製造方法
JP3031398B2 (ja) Misトランジスタの作製方法
JP3602463B2 (ja) トランジスタの作製方法
JP3567937B2 (ja) 薄膜トランジスタの作製方法
JP3031399B2 (ja) Misトランジスタの作製方法
JPH06275640A (ja) 薄膜トランジスタおよびその作製方法
JP3493160B2 (ja) 半導体装置の作製方法
JP3993185B2 (ja) トランジスタの作製方法
JP2000150910A (ja) 半導体装置の作製方法
JP2002246329A (ja) 半導体基板の極浅pn接合の形成方法
JP2001308343A (ja) トランジスタの作製方法
JP3404928B2 (ja) 薄膜集積回路の製造方法
JP3370029B2 (ja) 半導体装置の作製方法
JP4417327B2 (ja) 半導体装置の作製方法
JP3387862B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Effective date: 20040806

Free format text: JAPANESE INTERMEDIATE CODE: A761