JPH07169975A - 半導体装置およびその作製方法 - Google Patents
半導体装置およびその作製方法Info
- Publication number
- JPH07169975A JPH07169975A JP6253081A JP25308194A JPH07169975A JP H07169975 A JPH07169975 A JP H07169975A JP 6253081 A JP6253081 A JP 6253081A JP 25308194 A JP25308194 A JP 25308194A JP H07169975 A JPH07169975 A JP H07169975A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- insulating film
- region
- semiconductor device
- anodic oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Abstract
(57)【要約】 （修正有）
【目的】 薄膜トランジスタにおいて、ソース／ドレイ
ン領域に高抵抗不純物領域（ＨＲＤまたは低濃度不純物
領域）を自己整合的に形成する方法を提供する。 【構成】 ゲイト電極１０５に比較的低い電圧でポーラ
スな第１の陽極酸化膜１０６をゲイト電極の上面および
側面に成長させる。必要に応じては比較的高い電圧でバ
リア型の第２の陽極酸化膜１０７をゲイト電極の側面お
よび上面に形成してもよい。第１の陽極酸化膜をマスク
としてゲイト絶縁膜１０４′をエッチングする。第１の
陽極酸化膜を選択的にエッチングする。不純物ドーピン
グをおこなうと、ゲイト電極の下部にはドーピングされ
ず、ゲイト電極に近い領域ではドーピング量は少なく、
不純物濃度の低い高抵抗領域１０９，１１０となる。よ
りゲイト電極から遠い領域では、不純物濃度の高い低抵
抗領域１０８，１１１となる。
ン領域に高抵抗不純物領域（ＨＲＤまたは低濃度不純物
領域）を自己整合的に形成する方法を提供する。 【構成】 ゲイト電極１０５に比較的低い電圧でポーラ
スな第１の陽極酸化膜１０６をゲイト電極の上面および
側面に成長させる。必要に応じては比較的高い電圧でバ
リア型の第２の陽極酸化膜１０７をゲイト電極の側面お
よび上面に形成してもよい。第１の陽極酸化膜をマスク
としてゲイト絶縁膜１０４′をエッチングする。第１の
陽極酸化膜を選択的にエッチングする。不純物ドーピン
グをおこなうと、ゲイト電極の下部にはドーピングされ
ず、ゲイト電極に近い領域ではドーピング量は少なく、
不純物濃度の低い高抵抗領域１０９，１１０となる。よ
りゲイト電極から遠い領域では、不純物濃度の高い低抵
抗領域１０８，１１１となる。
Description
【０００１】
【産業上の利用分野】本発明は、ガラス等の絶縁材料、
あるいは珪素ウェハー上に酸化珪素等の絶縁被膜を形成
した材料等の絶縁表面上に形成される絶縁ゲイト型トラ
ンジスタ（ＴＦＴ）およびその作製方法に関する。本発
明は、特にガラス転移点（歪み温度、歪み点とも言う）
が７５０℃以下のガラス基板上に形成されるＴＦＴに有
効である。本発明による半導体装置は、液晶ディスプレ
ー等のアクティブマトリクスやイメージセンサー等の駆
動回路、あるいは３次元集積回路に使用されるものであ
る。
あるいは珪素ウェハー上に酸化珪素等の絶縁被膜を形成
した材料等の絶縁表面上に形成される絶縁ゲイト型トラ
ンジスタ（ＴＦＴ）およびその作製方法に関する。本発
明は、特にガラス転移点（歪み温度、歪み点とも言う）
が７５０℃以下のガラス基板上に形成されるＴＦＴに有
効である。本発明による半導体装置は、液晶ディスプレ
ー等のアクティブマトリクスやイメージセンサー等の駆
動回路、あるいは３次元集積回路に使用されるものであ
る。
【０００２】
【従来の技術】従来より、アクティブマトリクス型の液
晶表示装置やイメージセンサー等の駆動の目的で、ＴＦ
Ｔ（薄膜トランジスタ）を形成することが広く知られて
いる。特に、最近は、高速動作の必要から、非晶質珪素
を活性層に用いた非晶質珪素ＴＦＴにかわって、より電
界移動度の高い結晶珪素ＴＦＴが開発されている。しか
しながら、より高度な特性と高い耐久性が必要とされる
ようになると、半導体集積回路技術で利用されるような
高抵抗不純物領域（高抵抗ドレイン（ＨＲＤ）もしくは
低濃度ドレイン（ＬＤＤ））を有することが必要とされ
た。しかしながら、公知の半導体集積回路技術とは異な
って、ＴＦＴには解決すべき問題が多くあった。特に、
素子が絶縁表面上に形成され、反応性イオン異方性エッ
チングが十分できないため、微細なパターンができない
という大きな制約があった。
晶表示装置やイメージセンサー等の駆動の目的で、ＴＦ
Ｔ（薄膜トランジスタ）を形成することが広く知られて
いる。特に、最近は、高速動作の必要から、非晶質珪素
を活性層に用いた非晶質珪素ＴＦＴにかわって、より電
界移動度の高い結晶珪素ＴＦＴが開発されている。しか
しながら、より高度な特性と高い耐久性が必要とされる
ようになると、半導体集積回路技術で利用されるような
高抵抗不純物領域（高抵抗ドレイン（ＨＲＤ）もしくは
低濃度ドレイン（ＬＤＤ））を有することが必要とされ
た。しかしながら、公知の半導体集積回路技術とは異な
って、ＴＦＴには解決すべき問題が多くあった。特に、
素子が絶縁表面上に形成され、反応性イオン異方性エッ
チングが十分できないため、微細なパターンができない
という大きな制約があった。
【０００３】図６には、現在まで用いられているＨＲＤ
を作製する代表的なプロセスの断面図を示す。まず、基
板６０１上に下地膜６０２を形成し、活性層を結晶珪素
６０３によって形成する。そして、この活性層上に酸化
珪素等の材料によって絶縁被膜６０４を形成する。（図
６（Ａ））
を作製する代表的なプロセスの断面図を示す。まず、基
板６０１上に下地膜６０２を形成し、活性層を結晶珪素
６０３によって形成する。そして、この活性層上に酸化
珪素等の材料によって絶縁被膜６０４を形成する。（図
６（Ａ））
【０００４】次に、ゲイト電極６０５が多結晶珪素（燐
等の不純物がンドーピングされている）やタンタル、チ
タン、アルミニウム等で形成される。さらに、このゲイ
ト電極をマスクとして、イオンドーピング等の手段によ
って不純物元素（リンやホウ素）を導入し、自己整合的
にドーピング量の少ない高抵抗な不純物領域（ＨＲＤ）
６０６、６０７が活性層６０３に形成される。不純物が
導入されなかったゲイト電極の下の活性層領域はチャネ
ル形成領域となる。そして、レーザーもしくはフラッシ
ュランプ等の熱源によって、ドーピングされた不純物の
活性化がおこなわれる。（図６（Ｂ））
等の不純物がンドーピングされている）やタンタル、チ
タン、アルミニウム等で形成される。さらに、このゲイ
ト電極をマスクとして、イオンドーピング等の手段によ
って不純物元素（リンやホウ素）を導入し、自己整合的
にドーピング量の少ない高抵抗な不純物領域（ＨＲＤ）
６０６、６０７が活性層６０３に形成される。不純物が
導入されなかったゲイト電極の下の活性層領域はチャネ
ル形成領域となる。そして、レーザーもしくはフラッシ
ュランプ等の熱源によって、ドーピングされた不純物の
活性化がおこなわれる。（図６（Ｂ））
【０００５】次に、プラズマＣＶＤ、ＡＰＣＶＤ等の手
段によって酸化珪素等の絶縁膜６０８を形成（図６
（Ｃ））し、これを異方性エッチングすることによっ
て、ゲイト電極の側面に隣接して側壁６０９を形成す
る。（図６（Ｄ）） そして、再び、イオンドーピング等の手段によって不純
物元素を導入し、ゲイト電極６０５および側壁６０９を
マスクとして自己整合的に十分な高濃度の不純物領域
（低抵抗不純物領域、ソース／ドレイン領域）６１０、
６１１が活性層６０３に形成される。そして、レーザー
もしくはフラッシュランプ等の熱源によって、ドーピン
グされた不純物の活性化がおこなわれる。（図６
（Ｅ））
段によって酸化珪素等の絶縁膜６０８を形成（図６
（Ｃ））し、これを異方性エッチングすることによっ
て、ゲイト電極の側面に隣接して側壁６０９を形成す
る。（図６（Ｄ）） そして、再び、イオンドーピング等の手段によって不純
物元素を導入し、ゲイト電極６０５および側壁６０９を
マスクとして自己整合的に十分な高濃度の不純物領域
（低抵抗不純物領域、ソース／ドレイン領域）６１０、
６１１が活性層６０３に形成される。そして、レーザー
もしくはフラッシュランプ等の熱源によって、ドーピン
グされた不純物の活性化がおこなわれる。（図６
（Ｅ））
【０００６】最後に、層間絶縁物６１２を形成し、さら
に、層間絶縁物を通して、ソース／ドレイン領域にコン
タクトホールを形成し、アルミニウム等の金属材料によ
って、ソース／ドレインに接続する配線・電極６１３、
６１４を形成する。（図６（Ｆ））
に、層間絶縁物を通して、ソース／ドレイン領域にコン
タクトホールを形成し、アルミニウム等の金属材料によ
って、ソース／ドレインに接続する配線・電極６１３、
６１４を形成する。（図６（Ｆ））
【０００７】
【発明が解決しようとする課題】以上の方法は従来の半
導体集積回路におけるＬＤＤ作製プロセスをそのまま踏
襲したものであって、ガラス基板上のＴＦＴ作製プロセ
スにはそのまま適用することの困難な工程や、あるいは
生産性の面で好ましくない工程がある。
導体集積回路におけるＬＤＤ作製プロセスをそのまま踏
襲したものであって、ガラス基板上のＴＦＴ作製プロセ
スにはそのまま適用することの困難な工程や、あるいは
生産性の面で好ましくない工程がある。
【０００８】第１にはレーザー等の照射による不純物の
活性化が２度必要な点である。このため生産性が低下す
る。従来の半導体集積回路においては不純物元素の活性
化は熱アニールによっておこなわれていた。そのため、
不純物の活性化は不純物導入が全て終了してからまとめ
ておこなわれた。
活性化が２度必要な点である。このため生産性が低下す
る。従来の半導体集積回路においては不純物元素の活性
化は熱アニールによっておこなわれていた。そのため、
不純物の活性化は不純物導入が全て終了してからまとめ
ておこなわれた。
【０００９】しかしながら、特にガラス基板上のＴＦＴ
においては、基板の温度制約から熱アニールをおこなう
ことは難しく、いきおい、レーザーアニール、フラッシ
ュランプアニール（ＲＴＡあるいはＲＴＰ）に頼らざる
をえない。しかしながら、これらの手法は被照射面が選
択的にアニールされるため、例えば、側壁６０９の下の
部分はアニールされない。したがって、不純物ドーピン
グの度にアニールが必要となる。
においては、基板の温度制約から熱アニールをおこなう
ことは難しく、いきおい、レーザーアニール、フラッシ
ュランプアニール（ＲＴＡあるいはＲＴＰ）に頼らざる
をえない。しかしながら、これらの手法は被照射面が選
択的にアニールされるため、例えば、側壁６０９の下の
部分はアニールされない。したがって、不純物ドーピン
グの度にアニールが必要となる。
【００１０】第２は側壁の形成の困難さである。絶縁膜
６０８の厚さは０．５〜２μｍもある。通常、基板上に
設けられる下地膜６０２の厚さは１０００〜３０００Å
であるので、このエッチング工程において誤って、下地
膜をエッチングしてしまって、基板が露出することがよ
くあり、歩留りが低下した。ＴＦＴの作製に用いられる
基板は珪素半導体にとって有害な元素が多く含まれてい
るので、このような不良は極力、避けることが必要とさ
れた。また、側壁の幅を均一に仕上げることも難しいこ
とであった。これは反応性イオンエッチング（ＲＩＥ）
等のプラズマドライエッチングの際に、半導体集積回路
で用いられる珪素基板とは異なって、基板表面が絶縁性
であるためにプラズマの微妙な制御が困難であったから
である。
６０８の厚さは０．５〜２μｍもある。通常、基板上に
設けられる下地膜６０２の厚さは１０００〜３０００Å
であるので、このエッチング工程において誤って、下地
膜をエッチングしてしまって、基板が露出することがよ
くあり、歩留りが低下した。ＴＦＴの作製に用いられる
基板は珪素半導体にとって有害な元素が多く含まれてい
るので、このような不良は極力、避けることが必要とさ
れた。また、側壁の幅を均一に仕上げることも難しいこ
とであった。これは反応性イオンエッチング（ＲＩＥ）
等のプラズマドライエッチングの際に、半導体集積回路
で用いられる珪素基板とは異なって、基板表面が絶縁性
であるためにプラズマの微妙な制御が困難であったから
である。
【００１１】高抵抗不純物領域のドレインは高抵抗のた
め、その幅を可能な限り狭くする必要があるが、上記の
ばらつきによって量産化が困難であり、この自己整合的
（すなわち、フォリソグラフィー法を用いることなく位
置を決める）プロセスをいかに制御しやすくおこなうか
が課題であった。また、従来の方法ではドーピングが最
低、２回必要とされたが、このドーピング回数を減らす
こともまた、解決すべき課題であった。
め、その幅を可能な限り狭くする必要があるが、上記の
ばらつきによって量産化が困難であり、この自己整合的
（すなわち、フォリソグラフィー法を用いることなく位
置を決める）プロセスをいかに制御しやすくおこなうか
が課題であった。また、従来の方法ではドーピングが最
低、２回必要とされたが、このドーピング回数を減らす
こともまた、解決すべき課題であった。
【００１２】本発明は、上記のような問題を解決し、よ
りプロセスを簡略化して、高抵抗不純物領域を形成する
方法およびそのようにして形成された高抵抗不純物領域
（高抵抗ドレイン、ＨＲＤ）を有するＴＦＴに関する。
ここで、高抵抗ドレイン（ＨＲＤ）という言い方をする
のは、低不純物濃度にして高抵抗化したドレインに加え
て、不純物濃度は比較的高いものの、炭素、酸素、窒素
等を添加して不純物の活性化を妨げて、結果として高抵
抗化したドレインのことも含む。
りプロセスを簡略化して、高抵抗不純物領域を形成する
方法およびそのようにして形成された高抵抗不純物領域
（高抵抗ドレイン、ＨＲＤ）を有するＴＦＴに関する。
ここで、高抵抗ドレイン（ＨＲＤ）という言い方をする
のは、低不純物濃度にして高抵抗化したドレインに加え
て、不純物濃度は比較的高いものの、炭素、酸素、窒素
等を添加して不純物の活性化を妨げて、結果として高抵
抗化したドレインのことも含む。
【００１３】
【課題を解決するための手段】高抵抗領域を形成するう
えで、本発明ではゲイト電極の陽極酸化等の手段によっ
て形成された酸化物層を積極的に用いることを特徴とす
る。特に陽極酸化物はその厚さの制御が精密におこな
え、また、その厚さも１０００Å以下の薄いものから５
０００Å以上の厚いものまで幅広く、しかも均一に形成
できるという特徴を有しているため、従来の異方性エッ
チングによる側壁に代替する材料として好ましい。
えで、本発明ではゲイト電極の陽極酸化等の手段によっ
て形成された酸化物層を積極的に用いることを特徴とす
る。特に陽極酸化物はその厚さの制御が精密におこな
え、また、その厚さも１０００Å以下の薄いものから５
０００Å以上の厚いものまで幅広く、しかも均一に形成
できるという特徴を有しているため、従来の異方性エッ
チングによる側壁に代替する材料として好ましい。
【００１４】特に、いわゆるバリヤ型の陽極酸化物はフ
ッ酸系のエッチャントでなければエッチングされないの
に対し、多孔質型の陽極酸化物は燐酸等のエッチャント
によって選択的にエッチングされる。このため、ＴＦＴ
を構成する他の材料、例えば、珪素、酸化珪素には何ら
ダメージ（損傷）を与えることなく、処理することがで
きるのが特徴である。また、バリヤ型、多孔質型とも陽
極酸化物はドライエッチングでは極めてエッチングされ
にくい。特に、酸化珪素とのエッチングにおいては選択
比が十分に大きいことも特徴である。本発明は、以下の
ような作製工程によってＴＦＴ作製することを特徴と
し、この工程を採用することによって、より一層、確実
にＨＲＤを構成し、また、量産性を向上させることがで
きる。
ッ酸系のエッチャントでなければエッチングされないの
に対し、多孔質型の陽極酸化物は燐酸等のエッチャント
によって選択的にエッチングされる。このため、ＴＦＴ
を構成する他の材料、例えば、珪素、酸化珪素には何ら
ダメージ（損傷）を与えることなく、処理することがで
きるのが特徴である。また、バリヤ型、多孔質型とも陽
極酸化物はドライエッチングでは極めてエッチングされ
にくい。特に、酸化珪素とのエッチングにおいては選択
比が十分に大きいことも特徴である。本発明は、以下の
ような作製工程によってＴＦＴ作製することを特徴と
し、この工程を採用することによって、より一層、確実
にＨＲＤを構成し、また、量産性を向上させることがで
きる。
【００１５】図１は本発明の基本的な工程を示してい
る。まず、基板１０１上に下地絶縁膜１０２を形成し、
さらに活性層１０３を結晶性半導体（本発明では単結
晶、多結晶、セミアモルファス等、結晶が少しでも混在
している半導体を結晶性半導体という）によって形成す
る。そして、これを覆って酸化珪素等の材料によって絶
縁膜１０４を形成し、さらに陽極酸化可能な材料によっ
て被膜を形成する。この被膜の材料としては、陽極酸化
の可能なアルミニウム、タンタル、チタン、珪素等が好
ましい。
る。まず、基板１０１上に下地絶縁膜１０２を形成し、
さらに活性層１０３を結晶性半導体（本発明では単結
晶、多結晶、セミアモルファス等、結晶が少しでも混在
している半導体を結晶性半導体という）によって形成す
る。そして、これを覆って酸化珪素等の材料によって絶
縁膜１０４を形成し、さらに陽極酸化可能な材料によっ
て被膜を形成する。この被膜の材料としては、陽極酸化
の可能なアルミニウム、タンタル、チタン、珪素等が好
ましい。
【００１６】本発明では、これらの材料を単独で使用し
た単層構造のゲイト電極を用いてもよいし、これらを２
層以上重ねた多層構造のゲイト電極としてもよい。例え
ば、アルミニウム上に珪化チタンを重ねた２層構造や窒
化チタン上にアルミニウムを重ねた２層構造である。各
々の層の厚さは必要とされる素子特性に応じて実施者が
決定すればよい。そして、この陽極酸化可能な被膜をパ
ターニング、エッチングして、ゲイト電極１０５を形成
する。（図１（Ａ））
た単層構造のゲイト電極を用いてもよいし、これらを２
層以上重ねた多層構造のゲイト電極としてもよい。例え
ば、アルミニウム上に珪化チタンを重ねた２層構造や窒
化チタン上にアルミニウムを重ねた２層構造である。各
々の層の厚さは必要とされる素子特性に応じて実施者が
決定すればよい。そして、この陽極酸化可能な被膜をパ
ターニング、エッチングして、ゲイト電極１０５を形成
する。（図１（Ａ））
【００１７】次に、ゲイト電極１０５に電解溶液中で電
流を印加することによってゲイト電極の側面に多孔質の
陽極酸化物１０６を形成する。この陽極酸化工程は、３
〜２０％のクエン酸もしくはシュウ酸、燐酸、クロム
酸、硫酸等の酸性の水溶液を用いておこなう。溶液の水
素イオン濃度ｐＨは２未満であることが望ましい。最適
なｐＨは電解溶液の種類に依存するが、シュウ酸の場合
には０．９〜１．０である。この場合には、１０〜３０
Ｖ程度の低電圧で０．５μｍ以上の厚い陽極酸化物を形
成することができる。（図１（Ｂ））
流を印加することによってゲイト電極の側面に多孔質の
陽極酸化物１０６を形成する。この陽極酸化工程は、３
〜２０％のクエン酸もしくはシュウ酸、燐酸、クロム
酸、硫酸等の酸性の水溶液を用いておこなう。溶液の水
素イオン濃度ｐＨは２未満であることが望ましい。最適
なｐＨは電解溶液の種類に依存するが、シュウ酸の場合
には０．９〜１．０である。この場合には、１０〜３０
Ｖ程度の低電圧で０．５μｍ以上の厚い陽極酸化物を形
成することができる。（図１（Ｂ））
【００１８】そして、ドライエッチング法、ウェットエ
ッチング法等によって絶縁膜１０４をエッチングする。
このエッチング深さは任意であり、下に存在する活性層
が露出するまでエッチングをおこなっても、その途中で
とめてもよい。しかし、量産性・歩留り・均一性の観点
からは、活性層に至るまでエッチングすることが望まし
い。この際には陽極酸化物１０６およびゲイト電極１０
５に覆われた領域の下側の絶縁膜（ゲイト絶縁膜）には
もとの厚さの絶縁膜が残される。なお、ゲイト電極がア
ルミニウム、タンタル、、チタンを主成分とし、一方、
絶縁膜１０４が酸化珪素を主成分とする場合において、
ドライエッチング法を用いる場合には、フッ素系（例え
ばＮＦ3 、ＳＦ6 ）のエッチングガスを用いて、ドライ
エッチングをおこなえば、酸化珪素である絶縁膜１０４
は素早くエッチングされるが、酸化アルミニウム、酸化
タンタル、酸化チタンのエッチングレートは十分に小さ
いので絶縁膜１０４を選択的にエッチングできる。
ッチング法等によって絶縁膜１０４をエッチングする。
このエッチング深さは任意であり、下に存在する活性層
が露出するまでエッチングをおこなっても、その途中で
とめてもよい。しかし、量産性・歩留り・均一性の観点
からは、活性層に至るまでエッチングすることが望まし
い。この際には陽極酸化物１０６およびゲイト電極１０
５に覆われた領域の下側の絶縁膜（ゲイト絶縁膜）には
もとの厚さの絶縁膜が残される。なお、ゲイト電極がア
ルミニウム、タンタル、、チタンを主成分とし、一方、
絶縁膜１０４が酸化珪素を主成分とする場合において、
ドライエッチング法を用いる場合には、フッ素系（例え
ばＮＦ3 、ＳＦ6 ）のエッチングガスを用いて、ドライ
エッチングをおこなえば、酸化珪素である絶縁膜１０４
は素早くエッチングされるが、酸化アルミニウム、酸化
タンタル、酸化チタンのエッチングレートは十分に小さ
いので絶縁膜１０４を選択的にエッチングできる。
【００１９】また、ウェットエッチングにおいては、１
／１００フッ酸等のフッ酸系のエッチャントを用いれば
よい。この場合にも酸化珪素である絶縁膜１０４は素早
くエッチングされるが、酸化アルミニウム、酸化タンタ
ル、酸化チタンのエッチングレートは十分に小さいので
絶縁膜１０４を選択的にエッチングできる。（図１
（Ｄ））
／１００フッ酸等のフッ酸系のエッチャントを用いれば
よい。この場合にも酸化珪素である絶縁膜１０４は素早
くエッチングされるが、酸化アルミニウム、酸化タンタ
ル、酸化チタンのエッチングレートは十分に小さいので
絶縁膜１０４を選択的にエッチングできる。（図１
（Ｄ））
【００２０】その後、陽極酸化物１０６を除去する。エ
ッチャントとしては、燐酸系の溶液、例えば、燐酸、酢
酸、硝酸の混酸等が好ましい。しかし、単に、例えばゲ
イト電極がアルミニウムの場合には燐酸系のエッチャン
トを用いると、同時にゲイト電極もエッチングされてし
まう。そこで、本発明においては、その前の工程でゲイ
ト電極に３〜１０％の酒石液、硼酸、硝酸が含まれたエ
チレングルコール溶液中で、電流を印加することによっ
て、ゲイト電極の側面および上面にバリヤ型の陽極酸化
物１０７を設けておくと良い。この陽極酸化工程におい
ては、電解溶液のｐＨは２以上、好ましくは３以上、さ
らに好ましくは６．９〜７．１とするとよい。このよう
な溶液を得るにはアンモニア等のアルカリ溶液を用いて
中和させると良い。このようにして得られる陽極酸化物
の厚さはゲイト電極１０５と対向の電極との間に印加さ
れる電圧の大きさによって決定される。
ッチャントとしては、燐酸系の溶液、例えば、燐酸、酢
酸、硝酸の混酸等が好ましい。しかし、単に、例えばゲ
イト電極がアルミニウムの場合には燐酸系のエッチャン
トを用いると、同時にゲイト電極もエッチングされてし
まう。そこで、本発明においては、その前の工程でゲイ
ト電極に３〜１０％の酒石液、硼酸、硝酸が含まれたエ
チレングルコール溶液中で、電流を印加することによっ
て、ゲイト電極の側面および上面にバリヤ型の陽極酸化
物１０７を設けておくと良い。この陽極酸化工程におい
ては、電解溶液のｐＨは２以上、好ましくは３以上、さ
らに好ましくは６．９〜７．１とするとよい。このよう
な溶液を得るにはアンモニア等のアルカリ溶液を用いて
中和させると良い。このようにして得られる陽極酸化物
の厚さはゲイト電極１０５と対向の電極との間に印加さ
れる電圧の大きさによって決定される。
【００２１】注目すべきは、バリヤ型の陽極酸化が後の
工程であるにもかかわらず、多孔質の陽極酸化物の外側
にバリヤ型の陽極酸化物ができるのではなく、バリヤ型
の陽極酸化物１０７は多孔質陽極酸化物１０６とゲイト
電極１０５の間に形成されることである。上記の燐酸系
のエッチャントにおいては、多孔質陽極酸化物のエッチ
ングレートはバリヤ型陽極酸化物のエッチングレートの
１０倍以上である。したがって、バリヤ型の陽極酸化物
１０７は、燐酸系のエッチャントでは実質的にエッチン
グされないので、内側のゲイト電極を守ることができ
る。（図１（Ｃ））
工程であるにもかかわらず、多孔質の陽極酸化物の外側
にバリヤ型の陽極酸化物ができるのではなく、バリヤ型
の陽極酸化物１０７は多孔質陽極酸化物１０６とゲイト
電極１０５の間に形成されることである。上記の燐酸系
のエッチャントにおいては、多孔質陽極酸化物のエッチ
ングレートはバリヤ型陽極酸化物のエッチングレートの
１０倍以上である。したがって、バリヤ型の陽極酸化物
１０７は、燐酸系のエッチャントでは実質的にエッチン
グされないので、内側のゲイト電極を守ることができ
る。（図１（Ｃ））
【００２２】以上の工程によって、ゲイト電極の下側に
選択的に絶縁膜１０４の一部（以下、これをゲイト絶縁
膜と称することにする）が残存した構造を得ることがで
きる。そして、このゲイト絶縁膜１０４’は、もともと
多孔質陽極酸化物１０６の下側に存在していたので、ゲ
イト電極１０５、バリヤ型陽極酸化物１０７の下側のみ
ならず、バリヤ型陽極酸化物１０７からｙの距離だけ離
れた位置にまで存在し、その幅ｙは自己整合的に決定さ
れることが特徴である。換言すれば、活性層１０３にお
けるゲイト電極下のチャネル形成領域の外側にはゲイト
絶縁膜１０４’の存在する領域と、存在しない領域とが
自己整合的に形成されるのである。
選択的に絶縁膜１０４の一部（以下、これをゲイト絶縁
膜と称することにする）が残存した構造を得ることがで
きる。そして、このゲイト絶縁膜１０４’は、もともと
多孔質陽極酸化物１０６の下側に存在していたので、ゲ
イト電極１０５、バリヤ型陽極酸化物１０７の下側のみ
ならず、バリヤ型陽極酸化物１０７からｙの距離だけ離
れた位置にまで存在し、その幅ｙは自己整合的に決定さ
れることが特徴である。換言すれば、活性層１０３にお
けるゲイト電極下のチャネル形成領域の外側にはゲイト
絶縁膜１０４’の存在する領域と、存在しない領域とが
自己整合的に形成されるのである。
【００２３】この構造で加速したＮ型もしくはＰ型の不
純物のイオンを活性層に注入すると、絶縁膜１０４が存
在しない（もしくは薄い）領域には多くのイオンが注入
され、（相対的に）高濃度の不純物領域（低抵抗不純物
領域）１０８、１１１が形成される。一方、ゲイト絶縁
膜１０４’が存在する領域では、このゲイト絶縁膜中に
イオンが注入され、それを透過したイオンのみが半導体
に注入されるため、そのイオン注入量は相対的に減少し
て、低濃度の不純物領域（高抵抗不純物領域）１０９、
１１０が形成される。低濃度の不純物領域１０９、１１
０と高濃度の不純物領域１０８、１１１との不純物濃度
の違いは、絶縁膜１０４の厚さ等によって異なるが、通
常、０．５〜３桁、前者の方が小さい。また、ゲイト電
極の下の領域には実質的には不純物が注入されず、真性
または実質的に真性な状態が保たれ、すなわちチャネル
形成領域となる。不純物注入後にはレーザーもしくはそ
れと同等な強光を照射することによって不純物の活性化
をおこなえばよいが、この工程は、いうまでもなく実質
的に１回で十分である。（図１（Ｅ））
純物のイオンを活性層に注入すると、絶縁膜１０４が存
在しない（もしくは薄い）領域には多くのイオンが注入
され、（相対的に）高濃度の不純物領域（低抵抗不純物
領域）１０８、１１１が形成される。一方、ゲイト絶縁
膜１０４’が存在する領域では、このゲイト絶縁膜中に
イオンが注入され、それを透過したイオンのみが半導体
に注入されるため、そのイオン注入量は相対的に減少し
て、低濃度の不純物領域（高抵抗不純物領域）１０９、
１１０が形成される。低濃度の不純物領域１０９、１１
０と高濃度の不純物領域１０８、１１１との不純物濃度
の違いは、絶縁膜１０４の厚さ等によって異なるが、通
常、０．５〜３桁、前者の方が小さい。また、ゲイト電
極の下の領域には実質的には不純物が注入されず、真性
または実質的に真性な状態が保たれ、すなわちチャネル
形成領域となる。不純物注入後にはレーザーもしくはそ
れと同等な強光を照射することによって不純物の活性化
をおこなえばよいが、この工程は、いうまでもなく実質
的に１回で十分である。（図１（Ｅ））
【００２４】
【作用】このように、本発明では高抵抗不純物領域の幅
を陽極酸化物１０６の厚さｙによって自己整合的に制御
することに特徴がある。そして、さらにゲイト絶縁膜１
０４’の端部１１２と高抵抗領域（ＨＲＤ）１１０の端
部１１３を概略一致させることができる。図６に示した
従来の方法ではこのような役割を果たす側壁の幅の制御
は極めて困難であったが、本発明においては、陽極酸化
物１０６の幅は、陽極酸化電流（電荷量）によって決定
されるため、極めて微妙な制御が可能である。
を陽極酸化物１０６の厚さｙによって自己整合的に制御
することに特徴がある。そして、さらにゲイト絶縁膜１
０４’の端部１１２と高抵抗領域（ＨＲＤ）１１０の端
部１１３を概略一致させることができる。図６に示した
従来の方法ではこのような役割を果たす側壁の幅の制御
は極めて困難であったが、本発明においては、陽極酸化
物１０６の幅は、陽極酸化電流（電荷量）によって決定
されるため、極めて微妙な制御が可能である。
【００２５】さらに、上記の工程からも明らかなよう
に、不純物ドーピングの工程が実質的に１回であって
も、低抵抗領域、高抵抗領域を形成でき、さらに、その
後の活性化の工程も１回の処理で済む。このように本発
明では、ドーピング、活性化の工程を減らすことにより
量産性を高めることができる。従来から、ＨＲＤは抵抗
が大きいため、電極とオーム接触させることが難しいこ
と、および、この抵抗のためドレイン電圧の低下をきた
すことが問題となっていた。しかし、他方、ＨＲＤの存
在により、ホットキャリヤの発生を抑止でき、高い信頼
性を得ることができるというメリットも併せ持ってい
た。本発明はこの矛盾する課題を一挙に解決し、自己整
合的に形成される０．１〜１μｍ幅のＨＲＤと、ソース
／ドレイン電極に対してオーム接触を得ることができ
る。
に、不純物ドーピングの工程が実質的に１回であって
も、低抵抗領域、高抵抗領域を形成でき、さらに、その
後の活性化の工程も１回の処理で済む。このように本発
明では、ドーピング、活性化の工程を減らすことにより
量産性を高めることができる。従来から、ＨＲＤは抵抗
が大きいため、電極とオーム接触させることが難しいこ
と、および、この抵抗のためドレイン電圧の低下をきた
すことが問題となっていた。しかし、他方、ＨＲＤの存
在により、ホットキャリヤの発生を抑止でき、高い信頼
性を得ることができるというメリットも併せ持ってい
た。本発明はこの矛盾する課題を一挙に解決し、自己整
合的に形成される０．１〜１μｍ幅のＨＲＤと、ソース
／ドレイン電極に対してオーム接触を得ることができ
る。
【００２６】また、本発明においては図１の陽極酸化物
１０７の厚さを適切に利用することによって、ゲイト電
極の端部と不純物領域の位置関係を任意に変更できる。
この例を図４に示す。例えば、イオンドーピング法（プ
ラズマドーピングともいう）のようにイオンが実質的に
質量分離されないまま注入される方法では、イオンの進
入角度がまちまちであるので、不純物の横方向への広が
りもかなりあり、すなわち、イオンの進入付加さ程度の
横方向への広がりが見込まれる。以下の例では活性層４
０４の厚さを８００Åとする。
１０７の厚さを適切に利用することによって、ゲイト電
極の端部と不純物領域の位置関係を任意に変更できる。
この例を図４に示す。例えば、イオンドーピング法（プ
ラズマドーピングともいう）のようにイオンが実質的に
質量分離されないまま注入される方法では、イオンの進
入角度がまちまちであるので、不純物の横方向への広が
りもかなりあり、すなわち、イオンの進入付加さ程度の
横方向への広がりが見込まれる。以下の例では活性層４
０４の厚さを８００Åとする。
【００２７】したがって、図４（Ａ）に示すように、金
属のゲイト電極４０１の外側に陽極酸化物４０２（図
１、１０８に対応）の厚さ（例えば８００Å）が活性層
４０４と同程度の厚さであれば、ほとんどゲイト電極４
０１の端部４０５と高抵抗不純物領域４０７の端部４０
６が重なりもせず、離れもしない一致状態となる。図４
（Ｂ）のように陽極酸化物４０２の厚さが、例えば３０
００Åと活性層の厚さ８００Åより大きな場合には、ゲ
イト電極の端部４０５と高抵抗不純物領域の端部４０６
が離れたオフセット状態となる。逆に図４（Ｃ）のよう
に陽極酸化物４０２の厚さが小さくなれば、ゲイト電極
と高抵抗不純物領域が重なりあうオーバーラップの状態
となる。このオーバーラップは、図４（Ｄ）のようにゲ
イト電極４０１の周囲に陽極酸化物が存在しない状態で
最大となる。
属のゲイト電極４０１の外側に陽極酸化物４０２（図
１、１０８に対応）の厚さ（例えば８００Å）が活性層
４０４と同程度の厚さであれば、ほとんどゲイト電極４
０１の端部４０５と高抵抗不純物領域４０７の端部４０
６が重なりもせず、離れもしない一致状態となる。図４
（Ｂ）のように陽極酸化物４０２の厚さが、例えば３０
００Åと活性層の厚さ８００Åより大きな場合には、ゲ
イト電極の端部４０５と高抵抗不純物領域の端部４０６
が離れたオフセット状態となる。逆に図４（Ｃ）のよう
に陽極酸化物４０２の厚さが小さくなれば、ゲイト電極
と高抵抗不純物領域が重なりあうオーバーラップの状態
となる。このオーバーラップは、図４（Ｄ）のようにゲ
イト電極４０１の周囲に陽極酸化物が存在しない状態で
最大となる。
【００２８】一般にオフセット状態では、逆方向リーク
電流が低下し、オン／オフ比が向上するという特徴を有
し、例えば、アクティブマトリクス液晶ディスプレーの
画素の制御に用いられるＴＦＴ（画素ＴＦＴ）のよう
に、リーク電流の少ないことが必要とされる用途に適し
ている。しかしながら、ＨＲＤの端部で発生したホット
キャリヤが陽極酸化物にトラップされることによって、
劣化するという欠点も合わせ持つ。
電流が低下し、オン／オフ比が向上するという特徴を有
し、例えば、アクティブマトリクス液晶ディスプレーの
画素の制御に用いられるＴＦＴ（画素ＴＦＴ）のよう
に、リーク電流の少ないことが必要とされる用途に適し
ている。しかしながら、ＨＲＤの端部で発生したホット
キャリヤが陽極酸化物にトラップされることによって、
劣化するという欠点も合わせ持つ。
【００２９】オーバーラップ状態のものでは上記のよう
なホットキャリヤのトラップによる劣化は減少し、ま
た、オン電流が増加するが、リーク電流が増加するとい
う欠点がある。このため、大きな電流駆動能力の要求さ
れる用途、例えば、モノリシック型アクティブマトリク
スの周辺回路にもちいられるＴＦＴ（ドライバーＴＦ
Ｔ）に適している。実際に使用するＴＦＴを図４（Ａ）
〜（Ｄ）のいずれのものとするかは、ＴＦＴの用途によ
って決定されればよい。
なホットキャリヤのトラップによる劣化は減少し、ま
た、オン電流が増加するが、リーク電流が増加するとい
う欠点がある。このため、大きな電流駆動能力の要求さ
れる用途、例えば、モノリシック型アクティブマトリク
スの周辺回路にもちいられるＴＦＴ（ドライバーＴＦ
Ｔ）に適している。実際に使用するＴＦＴを図４（Ａ）
〜（Ｄ）のいずれのものとするかは、ＴＦＴの用途によ
って決定されればよい。
【００３０】
【実施例】〔実施例１〕 図１に本実施例を示す。ま
ず、基板（コーニング７０５９、３００ｍｍ×４００ｍ
ｍもしくは１００ｍｍ×１００ｍｍ）１０１上に下地酸
化膜１０２として厚さ１００〜３００ｎｍの酸化珪素膜
を形成した。この酸化膜の形成方法としては、酸素雰囲
気中でのスパッタ法を使用した。しかし、より量産性を
高めるには、ＴＥＯＳをプラズマＣＶＤ法で分解・堆積
した膜を用いてもよい。
ず、基板（コーニング７０５９、３００ｍｍ×４００ｍ
ｍもしくは１００ｍｍ×１００ｍｍ）１０１上に下地酸
化膜１０２として厚さ１００〜３００ｎｍの酸化珪素膜
を形成した。この酸化膜の形成方法としては、酸素雰囲
気中でのスパッタ法を使用した。しかし、より量産性を
高めるには、ＴＥＯＳをプラズマＣＶＤ法で分解・堆積
した膜を用いてもよい。
【００３１】その後、プラズマＣＶＤ法やＬＰＣＶＤ法
によって非晶質珪素膜を３００〜５０００Å、好ましく
は５００〜１０００Å堆積し、これを、５５０〜６００
℃の還元雰囲気に２４時間放置して、結晶化せしめた。
この工程は、レーザー照射によっておこなってもよい。
そして、このようにして結晶化させた珪素膜をパターニ
ングして島状領域１０３を形成した。さらに、この上に
スパッタ法によって厚さ７０〜１５０ｎｍの酸化珪素膜
１０４を形成した。
によって非晶質珪素膜を３００〜５０００Å、好ましく
は５００〜１０００Å堆積し、これを、５５０〜６００
℃の還元雰囲気に２４時間放置して、結晶化せしめた。
この工程は、レーザー照射によっておこなってもよい。
そして、このようにして結晶化させた珪素膜をパターニ
ングして島状領域１０３を形成した。さらに、この上に
スパッタ法によって厚さ７０〜１５０ｎｍの酸化珪素膜
１０４を形成した。
【００３２】その後、厚さ１０００Å〜３μｍのアルミ
ニウム（１ｗｔ％のＳｉ、もしくは０．１〜０．３ｗｔ
％のＳｃ（スカンジウム）を含む）膜を電子ビーム蒸着
法もしくはスパッタ法によって形成した。そして、アル
ミニウム膜をパターニング、エッチングし、ゲイト電極
１０５を形成した。（図１（Ａ））
ニウム（１ｗｔ％のＳｉ、もしくは０．１〜０．３ｗｔ
％のＳｃ（スカンジウム）を含む）膜を電子ビーム蒸着
法もしくはスパッタ法によって形成した。そして、アル
ミニウム膜をパターニング、エッチングし、ゲイト電極
１０５を形成した。（図１（Ａ））
【００３３】さらにこれに電解液中で電流を通じて陽極
酸化し、厚さ３０００〜６０００Å、例えば、厚さ５０
００Åの陽極酸化物１０６を形成した。陽極酸化は、３
〜２０％のクエン酸もしくはショウ酸、燐酸、クロム
酸、硫酸等の酸性水溶液を用いておこない、１０〜３０
Ｖの一定電流をゲイト電極に印加すればよい。本実施例
ではｐＨ＝０．９〜１．０のシュウ酸溶液（３０℃）中
で電圧を１０Ｖとし、２０〜４０分、陽極酸化した。陽
極酸化物の厚さは陽極酸化時間によって制御した。（図
１（Ｂ））
酸化し、厚さ３０００〜６０００Å、例えば、厚さ５０
００Åの陽極酸化物１０６を形成した。陽極酸化は、３
〜２０％のクエン酸もしくはショウ酸、燐酸、クロム
酸、硫酸等の酸性水溶液を用いておこない、１０〜３０
Ｖの一定電流をゲイト電極に印加すればよい。本実施例
ではｐＨ＝０．９〜１．０のシュウ酸溶液（３０℃）中
で電圧を１０Ｖとし、２０〜４０分、陽極酸化した。陽
極酸化物の厚さは陽極酸化時間によって制御した。（図
１（Ｂ））
【００３４】次に、再び電解溶液中において、ゲイト電
極に電流を印加した。今回は、３〜１０％の酒石液、硼
酸、硝酸が含まれたｐＨ＝６．９〜７．１のエチレング
ルコールアンモニア溶液を用いた。溶液の温度は１０℃
前後の室温より低い方が良好な酸化膜が得られた。この
ため、ゲイト電極の上面および側面にバリヤ型の陽極酸
化物１０７が形成された。陽極酸化物１０７の厚さは印
加電圧に比例し、印加電圧が１５０Ｖで２０００Åの陽
極酸化物が形成された。陽極酸化物１０８の厚さは図４
に示されるような必要とされるオフセット、オーバーラ
ップの大きさによって決定したが、３０００Å以上の厚
さの陽極酸化物を得るには２５０Ｖ以上の高電圧が必要
であり、ＴＦＴの特性に悪影響を及ぼすので３０００Å
以下の厚さとすることが好ましい。本実施例では８０〜
１５０Ｖまで上昇させ、必要とする陽極酸化膜１０７の
厚さによって電圧を選択した。（図１（Ｃ））
極に電流を印加した。今回は、３〜１０％の酒石液、硼
酸、硝酸が含まれたｐＨ＝６．９〜７．１のエチレング
ルコールアンモニア溶液を用いた。溶液の温度は１０℃
前後の室温より低い方が良好な酸化膜が得られた。この
ため、ゲイト電極の上面および側面にバリヤ型の陽極酸
化物１０７が形成された。陽極酸化物１０７の厚さは印
加電圧に比例し、印加電圧が１５０Ｖで２０００Åの陽
極酸化物が形成された。陽極酸化物１０８の厚さは図４
に示されるような必要とされるオフセット、オーバーラ
ップの大きさによって決定したが、３０００Å以上の厚
さの陽極酸化物を得るには２５０Ｖ以上の高電圧が必要
であり、ＴＦＴの特性に悪影響を及ぼすので３０００Å
以下の厚さとすることが好ましい。本実施例では８０〜
１５０Ｖまで上昇させ、必要とする陽極酸化膜１０７の
厚さによって電圧を選択した。（図１（Ｃ））
【００３５】その後、ドライエッチング法によって酸化
珪素膜１０４をエッチングした。このエッチングにおい
ては、等方性エッチングのプラズマモードでも、あるい
は異方性エッチングの反応性イオンエッチングモードで
もよい。ただし、珪素と酸化珪素の選択比を十分に大き
くすることによって、活性層を深くエッチングしないよ
うにすることが重要である。例えば、エッチングガスと
してＣＦ4 を使用すれば陽極酸化物はエッチングされ
ず、酸化珪素膜１０４のみがエッチングされる。また、
多孔質陽極酸化物１０６の下の酸化珪素膜１０４’はエ
ッチングされずに残った。（図１（Ｄ））
珪素膜１０４をエッチングした。このエッチングにおい
ては、等方性エッチングのプラズマモードでも、あるい
は異方性エッチングの反応性イオンエッチングモードで
もよい。ただし、珪素と酸化珪素の選択比を十分に大き
くすることによって、活性層を深くエッチングしないよ
うにすることが重要である。例えば、エッチングガスと
してＣＦ4 を使用すれば陽極酸化物はエッチングされ
ず、酸化珪素膜１０４のみがエッチングされる。また、
多孔質陽極酸化物１０６の下の酸化珪素膜１０４’はエ
ッチングされずに残った。（図１（Ｄ））
【００３６】その後、燐酸、酢酸、硝酸の混酸を用いて
陽極酸化物１０６をエッチングした。このエッチングで
は陽極酸化物１０６のみがエッチングされ、エッチング
レートは約６００Å／分であった。その下のゲイト絶縁
膜１０４’はそのまま残存した。そして、イオンドーピ
ング法によって、ＴＦＴの活性層１０３に、ゲイト電極
部（すなわちゲイト電極とその周囲の陽極酸化膜１０
７）およびゲイト絶縁膜１０４’をマスクとして自己整
合的に不純物を注入し、低抵抗不純物領域（ソース／ド
レイン領域）１０８、１１１、高抵抗不純物領域１０
９、１１０を形成した。ドーピングガスとしてはフォス
フィン（ＰＨ3 ）を用いたため、Ｎ型の不純物領域とな
った。Ｐ型の不純物領域を形成するにはジボラン（Ｂ2
Ｈ6 ）をドーピングガスとして用いればよい。ドーズ量
は５×１０14〜５×１０15ｃｍ-2、加速エネルギーは１
０〜３０ｋＶとした。その後、ＫｒＦエキシマーレーザ
ー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射し
て、活性層中に導入された不純物イオンの活性化をおこ
なった。
陽極酸化物１０６をエッチングした。このエッチングで
は陽極酸化物１０６のみがエッチングされ、エッチング
レートは約６００Å／分であった。その下のゲイト絶縁
膜１０４’はそのまま残存した。そして、イオンドーピ
ング法によって、ＴＦＴの活性層１０３に、ゲイト電極
部（すなわちゲイト電極とその周囲の陽極酸化膜１０
７）およびゲイト絶縁膜１０４’をマスクとして自己整
合的に不純物を注入し、低抵抗不純物領域（ソース／ド
レイン領域）１０８、１１１、高抵抗不純物領域１０
９、１１０を形成した。ドーピングガスとしてはフォス
フィン（ＰＨ3 ）を用いたため、Ｎ型の不純物領域とな
った。Ｐ型の不純物領域を形成するにはジボラン（Ｂ2
Ｈ6 ）をドーピングガスとして用いればよい。ドーズ量
は５×１０14〜５×１０15ｃｍ-2、加速エネルギーは１
０〜３０ｋＶとした。その後、ＫｒＦエキシマーレーザ
ー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射し
て、活性層中に導入された不純物イオンの活性化をおこ
なった。
【００３７】ＳＩＭＳ（二次イオン質量分析法）の結果
によると、領域１０８、１１１の不純物濃度は１×１０
20〜２×１０21ｃｍ-3、領域１０９、１１０では１×１
０17〜２×１０18ｃｍ-3であった。ドーズ量換算では、
前者は５×１０14〜５×１０15ｃｍ-2、後者は２×１０
13〜５×１０14ｃｍ-2であった。この違いはゲイト絶縁
膜１０４’の有無によってもたらされたのであって、一
般的には、低抵抗不順部鵜領域の不純物濃度は、高抵抗
不純物領域のものより０．５〜３桁大きくなる。（図１
（Ｅ））
によると、領域１０８、１１１の不純物濃度は１×１０
20〜２×１０21ｃｍ-3、領域１０９、１１０では１×１
０17〜２×１０18ｃｍ-3であった。ドーズ量換算では、
前者は５×１０14〜５×１０15ｃｍ-2、後者は２×１０
13〜５×１０14ｃｍ-2であった。この違いはゲイト絶縁
膜１０４’の有無によってもたらされたのであって、一
般的には、低抵抗不順部鵜領域の不純物濃度は、高抵抗
不純物領域のものより０．５〜３桁大きくなる。（図１
（Ｅ））
【００３８】最後に、全面に層間絶縁物１１４として、
ＣＶＤ法によって酸化珪素膜を厚さ３０００Å形成し
た。ＴＦＴのソース／ドレインにコンタクトホールを形
成し、アルミニウム配線・電極１１５、１１６を形成し
た。さらに２００〜４００℃で水素アニールをおこなっ
た。以上によって、ＴＦＴが完成された。（図１
（Ｆ））
ＣＶＤ法によって酸化珪素膜を厚さ３０００Å形成し
た。ＴＦＴのソース／ドレインにコンタクトホールを形
成し、アルミニウム配線・電極１１５、１１６を形成し
た。さらに２００〜４００℃で水素アニールをおこなっ
た。以上によって、ＴＦＴが完成された。（図１
（Ｆ））
【００３９】図１に示した手法を用いて、１枚の基板上
に複数のＴＦＴを形成した例を図５（Ａ）に示す。この
例ではＴＦＴはＴＦＴ１〜３の３つを形成した。ＴＦＴ
１および２はドライバーＴＦＴとして用いられるもの
で、図１の陽極酸化物１０８に相当する酸化物５０１、
５０２の厚さを２００〜１０００Å、例えば５００Åの
薄いものとし、若干、ゲイト電極と高抵抗領域（ＨＲ
Ｄ）がオーバーラップとなるようにした。図では、ＴＦ
Ｔ１のドレインとＴＦＴ２のソースとを互いに接続し、
また、ＴＦＴ１のソースを接地し、ＴＦＴ２のドレイン
を電源に接続して、ＣＭＯＳインバータとなるように構
成した例を示す。周辺回路としては、この他にもさまざ
まな回路があるが、それぞれの仕様にしたがって、この
ようなＣＭＯＳ型の回路とすればよい。
に複数のＴＦＴを形成した例を図５（Ａ）に示す。この
例ではＴＦＴはＴＦＴ１〜３の３つを形成した。ＴＦＴ
１および２はドライバーＴＦＴとして用いられるもの
で、図１の陽極酸化物１０８に相当する酸化物５０１、
５０２の厚さを２００〜１０００Å、例えば５００Åの
薄いものとし、若干、ゲイト電極と高抵抗領域（ＨＲ
Ｄ）がオーバーラップとなるようにした。図では、ＴＦ
Ｔ１のドレインとＴＦＴ２のソースとを互いに接続し、
また、ＴＦＴ１のソースを接地し、ＴＦＴ２のドレイン
を電源に接続して、ＣＭＯＳインバータとなるように構
成した例を示す。周辺回路としては、この他にもさまざ
まな回路があるが、それぞれの仕様にしたがって、この
ようなＣＭＯＳ型の回路とすればよい。
【００４０】一方、ＴＦＴ３は画素ＴＦＴとして用いら
れるものであり、陽極酸化物５０３を２０００Åと厚く
して、オフセット状態（図４（Ｂ）に対応）とし、リー
ク電流を抑制した。ＴＦＴ３のソース／ドレイン電極の
一方はＩＴＯの画素電極５０１に接続されている。この
ように陽極酸化物の厚さを変えるには、それぞれのＴＦ
Ｔのゲイト電極の電圧を独立に制御できるように分離し
ておけばよい。なお、ＴＦＴ１およびＴＦＴ３はＮチャ
ネル型ＴＦＴ、ＴＦＴ２はＰチャネル型ＴＦＴである。
れるものであり、陽極酸化物５０３を２０００Åと厚く
して、オフセット状態（図４（Ｂ）に対応）とし、リー
ク電流を抑制した。ＴＦＴ３のソース／ドレイン電極の
一方はＩＴＯの画素電極５０１に接続されている。この
ように陽極酸化物の厚さを変えるには、それぞれのＴＦ
Ｔのゲイト電極の電圧を独立に制御できるように分離し
ておけばよい。なお、ＴＦＴ１およびＴＦＴ３はＮチャ
ネル型ＴＦＴ、ＴＦＴ２はＰチャネル型ＴＦＴである。
【００４１】〔実施例２〕 図２に本実施例を示す。ま
ず、絶縁表面を有する基板（例えばコーニング７０５
９）２０１上に実施例１の（Ａ）、（Ｂ）の工程を用い
て、下地酸化膜２０２、島状性珪素半導体領域（例えば
結晶性珪素半導体）２０３、酸化珪素膜２０４、アルミ
ニウム膜（厚さ２００ｎｍ〜１μｍ）によるゲイト電極
２０５とゲイト電極の上面および側面に多孔質の陽極酸
化物（厚さ３０００Å〜１μｍ、例えば５０００Å）２
０６を形成した。（図２（Ａ）） そして、実施例１と同様にバリヤ型の厚さ１０００〜２
５００Åの陽極酸化物２０７を形成した。そして、ドラ
イエッチング法によって、陽極酸化物２０６をマスクと
して酸化珪素膜２０４を自己整合的にエッチングし、ゲ
イト絶縁膜２０４’を形成した。（図２（Ｂ））
ず、絶縁表面を有する基板（例えばコーニング７０５
９）２０１上に実施例１の（Ａ）、（Ｂ）の工程を用い
て、下地酸化膜２０２、島状性珪素半導体領域（例えば
結晶性珪素半導体）２０３、酸化珪素膜２０４、アルミ
ニウム膜（厚さ２００ｎｍ〜１μｍ）によるゲイト電極
２０５とゲイト電極の上面および側面に多孔質の陽極酸
化物（厚さ３０００Å〜１μｍ、例えば５０００Å）２
０６を形成した。（図２（Ａ）） そして、実施例１と同様にバリヤ型の厚さ１０００〜２
５００Åの陽極酸化物２０７を形成した。そして、ドラ
イエッチング法によって、陽極酸化物２０６をマスクと
して酸化珪素膜２０４を自己整合的にエッチングし、ゲ
イト絶縁膜２０４’を形成した。（図２（Ｂ））
【００４２】さらにこのバリヤ型陽極酸化膜２０７をマ
スクとして、多孔質陽極酸化膜２０６をエッチング除去
した。その後、ゲイト電極部（２０５、２０７）および
ゲイト絶縁膜２０４’をマスクとしてイオンドーピング
法によって不純物注入をおこない、低抵抗不純物領域２
０８、２１１、高抵抗不純物領域２０９、２１０を形成
した。ドーズ量は１〜５×１０14ｃｍ-2、加速電圧は３
０〜９０ｋＶとした。不純物としては燐を用いた。（図
２（Ｃ））
スクとして、多孔質陽極酸化膜２０６をエッチング除去
した。その後、ゲイト電極部（２０５、２０７）および
ゲイト絶縁膜２０４’をマスクとしてイオンドーピング
法によって不純物注入をおこない、低抵抗不純物領域２
０８、２１１、高抵抗不純物領域２０９、２１０を形成
した。ドーズ量は１〜５×１０14ｃｍ-2、加速電圧は３
０〜９０ｋＶとした。不純物としては燐を用いた。（図
２（Ｃ））
【００４３】さらに、全面に適当な金属、例えば、チタ
ン、ニッケル、モリブテン、タングステン、白金、パラ
ジウム等の被膜、例えば、厚さ５０〜５００Åのチタン
膜２１２をスパッタ法によって全面に形成した。この結
果、金属膜（ここではチタン膜）２１２は低抵抗不純物
領域２０８、２１１に密着して形成された。（図２
（Ｄ））
ン、ニッケル、モリブテン、タングステン、白金、パラ
ジウム等の被膜、例えば、厚さ５０〜５００Åのチタン
膜２１２をスパッタ法によって全面に形成した。この結
果、金属膜（ここではチタン膜）２１２は低抵抗不純物
領域２０８、２１１に密着して形成された。（図２
（Ｄ））
【００４４】そして、ＫｒＦエキシマーレーザー（波長
２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、ドー
ピングされた不純物の活性化とともに、金属膜（ここで
はチタン）と活性層の珪素を反応させ、金属珪化物（こ
こでは珪化チタン）の領域２１３、２１４を形成した。
レーザーのエネルギー密度は２００〜４００ｍＪ／ｃｍ
2 、好ましくは２５０〜３００ｍＪ／ｃｍ2 が適当であ
った。また、レーザー照射時には基板を２００〜５００
℃に加熱しておくと、チタン膜の剥離を抑制することは
できた。
２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、ドー
ピングされた不純物の活性化とともに、金属膜（ここで
はチタン）と活性層の珪素を反応させ、金属珪化物（こ
こでは珪化チタン）の領域２１３、２１４を形成した。
レーザーのエネルギー密度は２００〜４００ｍＪ／ｃｍ
2 、好ましくは２５０〜３００ｍＪ／ｃｍ2 が適当であ
った。また、レーザー照射時には基板を２００〜５００
℃に加熱しておくと、チタン膜の剥離を抑制することは
できた。
【００４５】なお、本実施例では上記の如く、エキシマ
ーレーザーを用いたが、他のレーザーを用いてもよいこ
とはいうまでもない。ただし、レーザーを用いるにあた
ってはパルス状のレーザーが好ましい。連続発振レーザ
ーでは照射時間が長いので、熱によって被照射物が熱に
よって膨張することによって剥離するような危険があ
る。
ーレーザーを用いたが、他のレーザーを用いてもよいこ
とはいうまでもない。ただし、レーザーを用いるにあた
ってはパルス状のレーザーが好ましい。連続発振レーザ
ーでは照射時間が長いので、熱によって被照射物が熱に
よって膨張することによって剥離するような危険があ
る。
【００４６】パルスレーザーに関しては、Ｎｄ：ＹＡＧ
レーザー（Ｑスイッチパルス発振が望ましい）のごとき
赤外光レーザーやその第２高調波のごとき可視光、Ｋｒ
Ｆ、ＸｅＣｌ、ＡｒＦ等のエキシマーを使用する各種紫
外光レーザーが使用できるが、金属膜の上面からレーザ
ー照射をおこなう場合には金属膜に反射されないような
波長のレーザーを選択する必要がある。もっとも、金属
膜が極めて薄い場合にはほとんど問題がない。また、レ
ーザー光は、基板側から照射してもよい。この場合には
下に存在するシリコン半導体膜を透過するレーザー光を
選択する必要がある。
レーザー（Ｑスイッチパルス発振が望ましい）のごとき
赤外光レーザーやその第２高調波のごとき可視光、Ｋｒ
Ｆ、ＸｅＣｌ、ＡｒＦ等のエキシマーを使用する各種紫
外光レーザーが使用できるが、金属膜の上面からレーザ
ー照射をおこなう場合には金属膜に反射されないような
波長のレーザーを選択する必要がある。もっとも、金属
膜が極めて薄い場合にはほとんど問題がない。また、レ
ーザー光は、基板側から照射してもよい。この場合には
下に存在するシリコン半導体膜を透過するレーザー光を
選択する必要がある。
【００４７】また、アニールは、可視光線もしくは近赤
外光の照射によるランプアニールによるものでもよい。
ランプアニールを行う場合には、被照射面表面が６００
〜１０００℃程度になるように、６００℃の場合は数分
間、１０００℃の場合は数１０秒間のランプ照射を行う
ようにする。近赤外線（例えば1.2 μｍの赤外線）によ
るアニールは、近赤外線が珪素半導体に選択的に吸収さ
れ、ガラス基板をそれ程加熱せず、しかも一回の照射時
間を短くすることで、ガラス基板に対する加熱を抑える
ことができ、極めて有用である。
外光の照射によるランプアニールによるものでもよい。
ランプアニールを行う場合には、被照射面表面が６００
〜１０００℃程度になるように、６００℃の場合は数分
間、１０００℃の場合は数１０秒間のランプ照射を行う
ようにする。近赤外線（例えば1.2 μｍの赤外線）によ
るアニールは、近赤外線が珪素半導体に選択的に吸収さ
れ、ガラス基板をそれ程加熱せず、しかも一回の照射時
間を短くすることで、ガラス基板に対する加熱を抑える
ことができ、極めて有用である。
【００４８】この後、過酸化水素とアンモニアと水とを
５：２：２で混合したエッチング液でチタン膜のエッチ
ングした。露出した活性層と接触した部分以外のチタン
膜（例えば、ゲイト絶縁膜２０４や陽極酸化膜２０７上
に存在したチタン膜）はそのまま金属状態で残っている
が、このエッチングで除去できる。一方、金属珪化物で
ある珪化チタン２１３、２１４はエッチングされないの
で、残存させることができる。（図２（Ｅ））
５：２：２で混合したエッチング液でチタン膜のエッチ
ングした。露出した活性層と接触した部分以外のチタン
膜（例えば、ゲイト絶縁膜２０４や陽極酸化膜２０７上
に存在したチタン膜）はそのまま金属状態で残っている
が、このエッチングで除去できる。一方、金属珪化物で
ある珪化チタン２１３、２１４はエッチングされないの
で、残存させることができる。（図２（Ｅ））
【００４９】最後に、図２（Ｆ）に示すように、全面に
層間絶縁物２１７として、ＣＶＤ法によって酸化珪素膜
を厚さ２０００Å〜１μｍ、例えば、３０００Å形成
し、ＴＦＴのソース／ドレインにコンタクトホールを形
成し、アルミニウム配線・電極２１８、２１９を２００
０Å〜１μｍ、例えば５０００Åの厚さに形成した。本
実施例においてはアルミニウム配線がコンタクトする部
分は珪化チタンであり、アルミニウムとの界面の安定性
が珪素の場合よりも良好であるので、信頼性の高いコン
タクトが得られた。また、このアルミニウム電極２１
８、２１９と珪化物領域２１３、２１４の間にバリヤメ
タルとして、例えば窒化チタンを形成するとより一層、
信頼性を向上させることができる。本実施例では、珪化
物領域のシート抵抗は１０〜５０Ω／□となった。一
方、高抵抗不純物領域２０９、２１０では１０〜１００
ｋΩ／□となり、この結果、周波数特性が良く、かつ、
高いドレイン電圧でもホットキャリヤ劣化の少ないＴＦ
Ｔを作製することができた。
層間絶縁物２１７として、ＣＶＤ法によって酸化珪素膜
を厚さ２０００Å〜１μｍ、例えば、３０００Å形成
し、ＴＦＴのソース／ドレインにコンタクトホールを形
成し、アルミニウム配線・電極２１８、２１９を２００
０Å〜１μｍ、例えば５０００Åの厚さに形成した。本
実施例においてはアルミニウム配線がコンタクトする部
分は珪化チタンであり、アルミニウムとの界面の安定性
が珪素の場合よりも良好であるので、信頼性の高いコン
タクトが得られた。また、このアルミニウム電極２１
８、２１９と珪化物領域２１３、２１４の間にバリヤメ
タルとして、例えば窒化チタンを形成するとより一層、
信頼性を向上させることができる。本実施例では、珪化
物領域のシート抵抗は１０〜５０Ω／□となった。一
方、高抵抗不純物領域２０９、２１０では１０〜１００
ｋΩ／□となり、この結果、周波数特性が良く、かつ、
高いドレイン電圧でもホットキャリヤ劣化の少ないＴＦ
Ｔを作製することができた。
【００５０】本実施例では、低抵抗不純物領域２１１と
金属珪化物領域とを概略一致させるこができた。特にゲ
イト絶縁膜２０４の端部２１５と高抵抗不純物領域２１
０と低抵抗不純物領域２１１の境界２１６を概略一致せ
しめ、同時にこの端部２１５と金属珪化物領域２１４の
端部とを概略一致せしめた結果、図４（Ａ）〜（Ｄ）に
おける低抵抗不純物領域を金属珪化物領域として置き換
えればよいことは明らかであろう。
金属珪化物領域とを概略一致させるこができた。特にゲ
イト絶縁膜２０４の端部２１５と高抵抗不純物領域２１
０と低抵抗不純物領域２１１の境界２１６を概略一致せ
しめ、同時にこの端部２１５と金属珪化物領域２１４の
端部とを概略一致せしめた結果、図４（Ａ）〜（Ｄ）に
おける低抵抗不純物領域を金属珪化物領域として置き換
えればよいことは明らかであろう。
【００５１】図２に示した手法を用いて、１枚の基板上
に複数のＴＦＴを形成した例を図５（Ｂ）に示す。この
例ではＴＦＴはＴＦＴ１〜３の３つを形成した。ＴＦＴ
１および２はドライバーＴＦＴとしてＣＭＯＳ化した構
成、ここではインバータ構成として用いたもので、図２
の陽極酸化物２０７に相当する酸化物５０５、５０６の
厚さを２００〜１０００Å、例えば５００Åの薄いもの
とし、若干、オーバーラップとなるようにした。一方、
ＴＦＴ３は画素ＴＦＴとして用いられるものであり、陽
極酸化物５０３を２０００Åと厚くして、オフセット状
態とし、リーク電流を抑制した。ＴＦＴ３のソース／ド
レイン電極の一方はＩＴＯの画素電極５０２に接続され
ている。このように陽極酸化物の厚さを変えるには、そ
れぞれのＴＦＴのゲイト電極の電圧を独立に制御できる
ように分離しておけばよい。なお、ＴＦＴ１およびＴＦ
Ｔ３はＮチャネル型ＴＦＴ、ＴＦＴ２はＰチャネル型Ｔ
ＦＴである。
に複数のＴＦＴを形成した例を図５（Ｂ）に示す。この
例ではＴＦＴはＴＦＴ１〜３の３つを形成した。ＴＦＴ
１および２はドライバーＴＦＴとしてＣＭＯＳ化した構
成、ここではインバータ構成として用いたもので、図２
の陽極酸化物２０７に相当する酸化物５０５、５０６の
厚さを２００〜１０００Å、例えば５００Åの薄いもの
とし、若干、オーバーラップとなるようにした。一方、
ＴＦＴ３は画素ＴＦＴとして用いられるものであり、陽
極酸化物５０３を２０００Åと厚くして、オフセット状
態とし、リーク電流を抑制した。ＴＦＴ３のソース／ド
レイン電極の一方はＩＴＯの画素電極５０２に接続され
ている。このように陽極酸化物の厚さを変えるには、そ
れぞれのＴＦＴのゲイト電極の電圧を独立に制御できる
ように分離しておけばよい。なお、ＴＦＴ１およびＴＦ
Ｔ３はＮチャネル型ＴＦＴ、ＴＦＴ２はＰチャネル型Ｔ
ＦＴである。
【００５２】本実施例ではイオンドーピングの工程の後
にチタン膜成膜の工程を配したが、この順番を逆にして
もよい。この場合には、イオン照射の際にチタン膜が全
面を被覆しているので、絶縁基板で問題となった異状帯
電（チャージアップ）防止の上で効果が大である。ま
た、イオンドーピング後にレーザー等によってアニール
してから、チタン膜を形成して、レーザー等の照射、あ
るいは熱アニールによって、珪化チタンを形成してもよ
い。
にチタン膜成膜の工程を配したが、この順番を逆にして
もよい。この場合には、イオン照射の際にチタン膜が全
面を被覆しているので、絶縁基板で問題となった異状帯
電（チャージアップ）防止の上で効果が大である。ま
た、イオンドーピング後にレーザー等によってアニール
してから、チタン膜を形成して、レーザー等の照射、あ
るいは熱アニールによって、珪化チタンを形成してもよ
い。
【００５３】〔実施例３〕 図３に本実施例を示す。ま
ず、基板（コーニング７０５９）３０１上に実施例１の
（Ａ）、（Ｂ）の工程を用いて、下地酸化膜３０２、島
状結晶性半導体領域、例えば珪素半導体領域３０３、酸
化珪素膜３０４、アルミニウム膜（厚さ２０００Å〜１
μｍ）によるゲイト電極３０５とゲイト電極の側面に多
孔質の陽極酸化物（厚さ６０００Å）３０６を形成し
た。（図３（Ａ）） そして、実施例１と同様にバリヤ型の厚さ１０００〜２
５００Åの陽極酸化物３０７を形成した。そして、ドラ
イエッチング法によって、陽極酸化物３０６をマスクと
して酸化珪素膜３０４を自己整合的にエッチングし、ゲ
イト絶縁膜３０４’を形成した。（図３（Ｂ））
ず、基板（コーニング７０５９）３０１上に実施例１の
（Ａ）、（Ｂ）の工程を用いて、下地酸化膜３０２、島
状結晶性半導体領域、例えば珪素半導体領域３０３、酸
化珪素膜３０４、アルミニウム膜（厚さ２０００Å〜１
μｍ）によるゲイト電極３０５とゲイト電極の側面に多
孔質の陽極酸化物（厚さ６０００Å）３０６を形成し
た。（図３（Ａ）） そして、実施例１と同様にバリヤ型の厚さ１０００〜２
５００Åの陽極酸化物３０７を形成した。そして、ドラ
イエッチング法によって、陽極酸化物３０６をマスクと
して酸化珪素膜３０４を自己整合的にエッチングし、ゲ
イト絶縁膜３０４’を形成した。（図３（Ｂ））
【００５４】さらに、多孔質陽極酸化物３０６をエッチ
ングして、ゲイト絶縁膜３０４’の一部を露出せしめ
た。その後、全面に適当な金属、例えば、厚さ５０〜５
００Åのチタン膜３０８をスパッタ法によって全面に形
成した。（図３（Ｃ）） そして、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、
パルス幅２０ｎｓｅｃ）を照射して、チタンと活性層の
珪素を反応させ、珪化チタン領域３０９、３１０を形成
した。レーザーのエネルギー密度は２００〜４００ｍＪ
／ｃｍ2 、好ましくは２５０〜３００ｍＪ／ｃｍ2 が適
当であった。また、レーザー照射時には基板を２００〜
５００℃に加熱しておくと、チタン膜の剥離を抑制する
ことはできた。この工程は、可視光線もしくは近赤外光
の照射によるランプアニールによるものでもよい。
ングして、ゲイト絶縁膜３０４’の一部を露出せしめ
た。その後、全面に適当な金属、例えば、厚さ５０〜５
００Åのチタン膜３０８をスパッタ法によって全面に形
成した。（図３（Ｃ）） そして、ＫｒＦエキシマーレーザー（波長２４８ｎｍ、
パルス幅２０ｎｓｅｃ）を照射して、チタンと活性層の
珪素を反応させ、珪化チタン領域３０９、３１０を形成
した。レーザーのエネルギー密度は２００〜４００ｍＪ
／ｃｍ2 、好ましくは２５０〜３００ｍＪ／ｃｍ2 が適
当であった。また、レーザー照射時には基板を２００〜
５００℃に加熱しておくと、チタン膜の剥離を抑制する
ことはできた。この工程は、可視光線もしくは近赤外光
の照射によるランプアニールによるものでもよい。
【００５５】この後、過酸化水素とアンモニアと水とを
５：２：２で混合したエッチング液でＴｉ膜のエッチン
グした。露出した活性層と接触した部分以外のチタン膜
（例えば、ゲイト絶縁膜３０４’や陽極酸化膜３０７上
に存在したチタン膜）はそのまま金属状態で残っている
が、このエッチングで除去できる。一方、珪化チタン３
０９、３１０はエッチングされないので、残存させるこ
とができる。（図３（Ｄ））
５：２：２で混合したエッチング液でＴｉ膜のエッチン
グした。露出した活性層と接触した部分以外のチタン膜
（例えば、ゲイト絶縁膜３０４’や陽極酸化膜３０７上
に存在したチタン膜）はそのまま金属状態で残っている
が、このエッチングで除去できる。一方、珪化チタン３
０９、３１０はエッチングされないので、残存させるこ
とができる。（図３（Ｄ））
【００５６】その後、ゲイト電極部およびゲイト絶縁膜
３０４’をマスクとしてイオンドーピング法によって不
純物注入をおこない、低抵抗不純物領域（≒珪化チタン
領域）３１１、３１４、高抵抗不純物領域３１２、３１
３を形成した。ドーズ量は１〜５×１０14ｃｍ-2、加速
電圧は３０〜９０ｋＶとした。不純物としては燐を用い
た。（図３（Ｅ））
３０４’をマスクとしてイオンドーピング法によって不
純物注入をおこない、低抵抗不純物領域（≒珪化チタン
領域）３１１、３１４、高抵抗不純物領域３１２、３１
３を形成した。ドーズ量は１〜５×１０14ｃｍ-2、加速
電圧は３０〜９０ｋＶとした。不純物としては燐を用い
た。（図３（Ｅ））
【００５７】そして、再びＫｒＦエキシマーレーザー
（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射し
て、ドーピングされた不純物の活性化をおこなった。こ
の工程は、可視光線もしくは近赤外光の照射によるラン
プアニールによるものでもよい。最後に、ゲイト電極部
（３０５、３０７）をマスクとしてゲイト絶縁膜３０
４’をエッチングした。これはゲイト絶縁膜３０４’に
ドーピングされた不純物による不安定性を避けるために
おこなった。その結果、ゲイト電極部の下部にのみ新た
にゲイト絶縁膜３０４”が残存した。
（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射し
て、ドーピングされた不純物の活性化をおこなった。こ
の工程は、可視光線もしくは近赤外光の照射によるラン
プアニールによるものでもよい。最後に、ゲイト電極部
（３０５、３０７）をマスクとしてゲイト絶縁膜３０
４’をエッチングした。これはゲイト絶縁膜３０４’に
ドーピングされた不純物による不安定性を避けるために
おこなった。その結果、ゲイト電極部の下部にのみ新た
にゲイト絶縁膜３０４”が残存した。
【００５８】そして、図３（Ｆ）に示すように、全面に
層間絶縁物３１５として、ＣＶＤ法によって酸化珪素膜
を厚さ６０００Å形成し、ＴＦＴのソース／ドレインに
コンタクトホールを形成し、アルミニウム配線・電極３
１６、３１７を形成した。以上の工程によって、ＴＦＴ
が完成された。
層間絶縁物３１５として、ＣＶＤ法によって酸化珪素膜
を厚さ６０００Å形成し、ＴＦＴのソース／ドレインに
コンタクトホールを形成し、アルミニウム配線・電極３
１６、３１７を形成した。以上の工程によって、ＴＦＴ
が完成された。
【００５９】
【発明の効果】本発明によって、実質的に１回のドーピ
ングおよび１回のレーザーアニール、ＲＴＡ等の活性化
工程によって、高抵抗不純物領域（ＨＲＤ）を形成する
ことができた。この工程の短縮化は量産性を高め、ＴＦ
Ｔ製造ラインへの投資額を減額するうえで有効である。
また、本発明ではＨＲＤの幅が極めて精度良く形成され
るので、歩留り、均一性の優れたＴＦＴが得られる。
ングおよび１回のレーザーアニール、ＲＴＡ等の活性化
工程によって、高抵抗不純物領域（ＨＲＤ）を形成する
ことができた。この工程の短縮化は量産性を高め、ＴＦ
Ｔ製造ラインへの投資額を減額するうえで有効である。
また、本発明ではＨＲＤの幅が極めて精度良く形成され
るので、歩留り、均一性の優れたＴＦＴが得られる。
【００６０】なお、本発明においてはより特性を向上さ
せるためには、より多くのドーピングやレーザーアニー
ル、ＲＴＡをおこなってもよく、必ずしもドーピングの
回数やレーザーアニール、ＲＴＡの回数を１回に限定す
るものではない。本発明のＴＦＴは、半導体集積回路が
形成された基板上に３次元集積回路を形成する場合で
も、ガラスまたは有機樹脂等の上に形成される場合でも
同様に形成されることはいうまでもないが、いずれの場
合にも絶縁表面上に形成されることを特徴とする。特に
周辺回路を同一基板上に有するモノリシック型アクティ
ブマトリクス回路等の電気光学装置に対する本発明の効
果は著しい。
せるためには、より多くのドーピングやレーザーアニー
ル、ＲＴＡをおこなってもよく、必ずしもドーピングの
回数やレーザーアニール、ＲＴＡの回数を１回に限定す
るものではない。本発明のＴＦＴは、半導体集積回路が
形成された基板上に３次元集積回路を形成する場合で
も、ガラスまたは有機樹脂等の上に形成される場合でも
同様に形成されることはいうまでもないが、いずれの場
合にも絶縁表面上に形成されることを特徴とする。特に
周辺回路を同一基板上に有するモノリシック型アクティ
ブマトリクス回路等の電気光学装置に対する本発明の効
果は著しい。
【００６１】また、本発明において、ＰまたはＮ型の不
純物のイオン注入またはイオンドープに加えて、炭素、
酸素、窒素を同時に添加してもよい。かくすると、逆方
向リーク電流が低減し、また、耐圧も向上する。例えば
アクティブマトリクス回路の画素ＴＦＴとして用いる場
合に有効である。この場合には、図５のＴＦＴ３の陽極
酸化物層の厚さをＴＦＴ１、ＴＦＴ２と同じ厚さとでき
る。
純物のイオン注入またはイオンドープに加えて、炭素、
酸素、窒素を同時に添加してもよい。かくすると、逆方
向リーク電流が低減し、また、耐圧も向上する。例えば
アクティブマトリクス回路の画素ＴＦＴとして用いる場
合に有効である。この場合には、図５のＴＦＴ３の陽極
酸化物層の厚さをＴＦＴ１、ＴＦＴ２と同じ厚さとでき
る。
【図１】 実施例１によるＴＦＴの作製方法を示す。
【図２】 実施例２によるＴＦＴの作製方法を示す。
【図３】 実施例３によるＴＦＴの作製方法を示す。
【図４】 本発明におけるオフセット、オーバーラップ
の関係について示す。
の関係について示す。
【図５】 実施例１および２によって得られたＴＦＴの
集積回路の例を示す。
集積回路の例を示す。
【図６】 従来法によるＴＦＴの作製方法を示す。
１０１ 絶縁基板 １０２ 下地酸化膜（酸化珪素） １０３ 活性層（結晶珪素） １０４ 絶縁膜（酸化珪素） １０４’ ゲイト絶縁膜 １０５ ゲイト電極（アルミニウム） １０６ 陽極酸化物（多孔質酸化アルミニウ
ム） １０７ 陽極酸化物（バリヤ型酸化アルミニウ
ム） １０８、１１１ 低抵抗不純物領域 １１０、１１１ 高抵抗不純物領域（ＨＲＤ） １１２ ゲイト絶縁膜の端部 １１３ 低抵抗不純物領域と高抵抗不純物領域
の境界 １１４ 層間絶縁膜（酸化珪素） １１５、１１６ 金属配線・電極（アルミニウム）
ム） １０７ 陽極酸化物（バリヤ型酸化アルミニウ
ム） １０８、１１１ 低抵抗不純物領域 １１０、１１１ 高抵抗不純物領域（ＨＲＤ） １１２ ゲイト絶縁膜の端部 １１３ 低抵抗不純物領域と高抵抗不純物領域
の境界 １１４ 層間絶縁膜（酸化珪素） １１５、１１６ 金属配線・電極（アルミニウム）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大沼 英人 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 山口 直明 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 須沢 秀臣 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 魚地 秀貴 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内 (72)発明者 竹村 保彦 神奈川県厚木市長谷398番地 株式会社半 導体エネルギー研究所内
Claims (13)
- 【請求項１】 絶縁表面上に形成された薄膜トランジス
タにおいて、 ゲイト電極と、 ゲイト電極の下に存在する真性または実質的に真性のチ
ャネル形成領域と、 前記チャネル形成領域に隣接した１対の高抵抗不純物領
域と、 前記低濃度領域の外側に設けられた１対の低抵抗不純物
領域とを有し、かつ、 前記高抵抗不純物領域はゲイト絶縁膜下に設けられ、か
つ、ゲイト絶縁膜の端部は前記低抵抗不純物領域と高抵
抗不純物領域との境界またはその近傍に存在することを
特徴とする半導体装置。 - 【請求項２】 請求項１において、該低抵抗不純物領域
は、実質的にシリサイドによって構成されていることを
特徴とする半導体装置。 - 【請求項３】 請求項１において、該ゲイト電極の側面
および上面には該ゲイト電極を酸化して得られた酸化物
層が形成されていることを特徴とする半導体装置。 - 【請求項４】 絶縁表面上に形成された薄膜トランジス
タにおいて、 ゲイト電極と、 ゲイト電極の下に存在する実質的に真性のチャネル形成
領域と、 前記チャネル形成領域に隣接した高抵抗不純物領域と、 前記低濃度領域の外側に設けられた低抵抗不純物領域と
を有し、かつ、 前記低抵抗不純物領域はゲイト絶縁膜のない領域に設け
られ、かつ、該低抵抗不純物領域はシリサイドにより構
成されていることを特徴とする半導体装置。 - 【請求項５】 請求項４において、シリサイドはチタン
またはニッケルを含むことを特徴とする半導体装置。 - 【請求項６】 絶得表面上に活性層を、前記活性層上に
第１の絶縁膜を、前記絶縁膜上にゲイト電極材料の被膜
をそれぞれ形成する第１の工程と、 前記ゲイト電極材料をエッチングし、ゲイト電極を形成
する第２の工程と、 前記ゲイト電極に電解溶液中で電流を印加することによ
って、主として該ゲイト電極の上面および側面に第１の
陽極酸化物層を形成する第３の工程と前記第１の陽極酸
化物層をマスクとして、前記第１の絶縁膜をエッチング
し、薄くする、もしくは除去することによってゲイト絶
縁膜とする第４の工程と、 前記第１の陽極酸化物層を選択的に除去する第５の工程
と、 前記ゲイト電極およびゲイト絶縁膜をマスクとして、前
記活性層に選択的にＮ型もしくはＰ型の不純物元素を導
入する第６の工程とを有することを特徴とする半導体装
置の作製方法。 - 【請求項７】 絶縁表面上に活性層を、前記活性層上に
第１の絶縁膜を、前記絶縁膜上にゲイト電極材料の被膜
をそれぞれ形成する第１の工程と、 前記ゲイト電極材料をエッチングし、ゲイト電極を形成
する第２の工程と、 前記ゲイト電極に電解溶液中で電流を印加することによ
って、主として該ゲイト電極の上面および側面に第１の
陽極酸化物層を形成する第３の工程と前記第１の陽極酸
化物層をマスクとして、前記第１の絶縁膜をエッチング
・除去することによって活性層の表面を露出せしめ、ゲ
イト絶縁膜とする第４の工程と、 前記第１の陽極酸化物層を選択的に除去する第５の工程
と、 全面にシリサイドを形成するための金属被膜を密着さ
せ、活性層と選択的に反応させることによって、活性層
中に選択的にシリサイド領域を形成する第６の工程と、 を有することを特徴とする半導体装置の作製方法。 - 【請求項８】 請求項６または７において、第３の工程
と第４の工程の間に、ゲイト電極を陽極酸化することに
よってバリヤ型の第２の陽極酸化物を形成することを特
徴とする半導体装置の作製方法。 - 【請求項９】 請求項６において、第６の工程の後、レ
ーザーもしくは同等な強光を照射することによって不純
物の活性化をおこなうことを特徴とする半導体装置の作
製方法。 - 【請求項１０】 請求項７において、第６の工程におい
て、前記活性層と前記金属被膜の反応は、レーザーもし
くは同等な強光を照射することによっておこなうことを
特徴とする半導体装置の作製方法。 - 【請求項１１】 請求項７において、第６の工程の後、
Ｐ型もしくはＮ型の不純物元素を導入することにより、
高抵抗不純物領域と低抵抗不純物領域とを形成する工程
と、該工程の後、高抵抗不純物領域上のゲイト絶縁膜を
除去する工程とを有することを特徴とする半導体装置の
作製方法。 - 【請求項１２】 請求項６または７において、第１の陽
極酸化物層はｐＨ＝２を越えない酸性の電解溶液中で電
流を印加することによって得られることを特徴とする半
導体装置の作製方法。 - 【請求項１３】 請求項８において、バリヤ型の第２の
陽極酸化物層はｐＨ＝３以上の電解溶液中で電流を印加
することによって得られることを特徴とする半導体装置
の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6253081A JP2805590B2 (ja) | 1993-09-20 | 1994-09-19 | 半導体装置の作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5-256565 | 1993-09-20 | ||
| JP25656593 | 1993-09-20 | ||
| JP6253081A JP2805590B2 (ja) | 1993-09-20 | 1994-09-19 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07169975A true JPH07169975A (ja) | 1995-07-04 |
| JP2805590B2 JP2805590B2 (ja) | 1998-09-30 |
Family
ID=26541031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6253081A Expired - Fee Related JP2805590B2 (ja) | 1993-09-20 | 1994-09-19 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2805590B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07218932A (ja) * | 1993-09-20 | 1995-08-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US6049092A (en) * | 1993-09-20 | 2000-04-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2000356788A (ja) * | 1999-04-15 | 2000-12-26 | Semiconductor Energy Lab Co Ltd | 電気光学装置及び電子機器 |
| US6278131B1 (en) | 1999-01-11 | 2001-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Pixel TFT and driver TFT having different gate insulation width |
| US6316787B1 (en) | 1996-06-04 | 2001-11-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit and fabrication method thereof |
| US6590229B1 (en) | 1999-01-21 | 2003-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for production thereof |
| US6593592B1 (en) | 1999-01-29 | 2003-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having thin film transistors |
| US6882018B2 (en) | 1996-10-31 | 2005-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device that include silicide layers |
| US7122835B1 (en) | 1999-04-07 | 2006-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and a method of manufacturing the same |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54161282A (en) * | 1978-06-12 | 1979-12-20 | Toshiba Corp | Manufacture of mos semiconductor device |
| JPS5837967A (ja) * | 1981-08-31 | 1983-03-05 | Toshiba Corp | Ｍｉｓ型半導体装置の製造方法 |
| JPS58142566A (ja) * | 1982-02-19 | 1983-08-24 | Seiko Epson Corp | 薄膜半導体装置 |
| JPH02159730A (ja) * | 1988-12-14 | 1990-06-19 | Sony Corp | 薄膜トランジスタの形成方法 |
| JPH03203322A (ja) * | 1989-12-29 | 1991-09-05 | Sony Corp | 半導体装置の製造方法 |
| JPH05160153A (ja) * | 1991-12-03 | 1993-06-25 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JPH05226364A (ja) * | 1992-02-14 | 1993-09-03 | Fujitsu Ltd | Ｍｉｓ型電界効果トランジスタの製造方法 |
-
1994
- 1994-09-19 JP JP6253081A patent/JP2805590B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54161282A (en) * | 1978-06-12 | 1979-12-20 | Toshiba Corp | Manufacture of mos semiconductor device |
| JPS5837967A (ja) * | 1981-08-31 | 1983-03-05 | Toshiba Corp | Ｍｉｓ型半導体装置の製造方法 |
| JPS58142566A (ja) * | 1982-02-19 | 1983-08-24 | Seiko Epson Corp | 薄膜半導体装置 |
| JPH02159730A (ja) * | 1988-12-14 | 1990-06-19 | Sony Corp | 薄膜トランジスタの形成方法 |
| JPH03203322A (ja) * | 1989-12-29 | 1991-09-05 | Sony Corp | 半導体装置の製造方法 |
| JPH05160153A (ja) * | 1991-12-03 | 1993-06-25 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JPH05226364A (ja) * | 1992-02-14 | 1993-09-03 | Fujitsu Ltd | Ｍｉｓ型電界効果トランジスタの製造方法 |
Cited By (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07218932A (ja) * | 1993-09-20 | 1995-08-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US6049092A (en) * | 1993-09-20 | 2000-04-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US6867431B2 (en) * | 1993-09-20 | 2005-03-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US6316787B1 (en) | 1996-06-04 | 2001-11-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit and fabrication method thereof |
| US6972435B2 (en) | 1996-06-04 | 2005-12-06 | Semiconductor Energy Laboratory Co., Ltd. | Camera having display device utilizing TFT |
| US7414288B2 (en) | 1996-06-04 | 2008-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having display device |
| US6979841B2 (en) | 1996-06-04 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit and fabrication method thereof |
| US6657228B2 (en) | 1996-06-04 | 2003-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor integrated circuit and fabrication method thereof |
| US8928081B2 (en) | 1996-06-04 | 2015-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having display device |
| US8405149B2 (en) | 1996-06-04 | 2013-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having display device |
| US6882018B2 (en) | 1996-10-31 | 2005-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device that include silicide layers |
| US7223666B2 (en) | 1996-10-31 | 2007-05-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device that includes a silicide region that is not in contact with the lightly doped region |
| US7993992B2 (en) | 1996-10-31 | 2011-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US7622740B2 (en) | 1996-10-31 | 2009-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US7473968B2 (en) | 1999-01-11 | 2009-01-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including a thin film transistor and a storage capacitor |
| US6906347B2 (en) | 1999-01-11 | 2005-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US6278131B1 (en) | 1999-01-11 | 2001-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Pixel TFT and driver TFT having different gate insulation width |
| US6590229B1 (en) | 1999-01-21 | 2003-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for production thereof |
| US7208766B2 (en) | 1999-01-21 | 2007-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for production thereof |
| US6890784B2 (en) | 1999-01-21 | 2005-05-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for production thereof |
| US7727836B2 (en) | 1999-01-21 | 2010-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and process for production thereof |
| US6593592B1 (en) | 1999-01-29 | 2003-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having thin film transistors |
| US6955953B2 (en) | 1999-01-29 | 2005-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device having thin film transistor and capacitor |
| US7575961B2 (en) | 1999-04-07 | 2009-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and a method of manufacturing the same |
| US7122835B1 (en) | 1999-04-07 | 2006-10-17 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and a method of manufacturing the same |
| JP2000356788A (ja) * | 1999-04-15 | 2000-12-26 | Semiconductor Energy Lab Co Ltd | 電気光学装置及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2805590B2 (ja) | 1998-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3212060B2 (ja) | 半導体装置およびその作製方法 | |
| JP2759415B2 (ja) | 半導体装置の作製方法 | |
| JP3030368B2 (ja) | 半導体装置およびその作製方法 | |
| KR100378046B1 (ko) | 반도체장치 제작방법 | |
| JPH07335906A (ja) | 薄膜状半導体装置およびその作製方法 | |
| JP4675433B2 (ja) | 半導体装置の作製方法 | |
| JP2805590B2 (ja) | 半導体装置の作製方法 | |
| JP2840812B2 (ja) | 半導体装置およびその作製方法 | |
| JP2001189462A (ja) | 半導体装置の作製方法 | |
| JPH07135324A (ja) | 薄膜状半導体集積回路 | |
| JPH1065181A (ja) | 半導体装置およびその作製方法 | |
| JP3141979B2 (ja) | 半導体装置およびその作製方法 | |
| JP4417327B2 (ja) | 半導体装置の作製方法 | |
| JP2003023014A (ja) | 半導体装置 | |
| JP3140304B2 (ja) | 半導体装置およびその作製方法 | |
| JP4073672B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2002033328A (ja) | 半導体装置 | |
| JP3600886B2 (ja) | 絶縁ゲイト型トランジスタの作製方法 | |
| JPH09181329A (ja) | 半導体装置およびその作製方法 | |
| JP3393834B2 (ja) | 半導体装置の作製方法 | |
| JP3600890B2 (ja) | 絶縁ゲイト型トランジスタの作製方法 | |
| JP2002033329A (ja) | 半導体装置の作製方法 | |
| JP3360057B2 (ja) | 半導体装置 | |
| JPH11330490A (ja) | 半導体装置およびその作製方法並びに電気光学装置 | |
| JPH0846207A (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080724 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090724 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090724 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090724 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100724 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100724 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |