JPH05160153A - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法Info
- Publication number
- JPH05160153A JPH05160153A JP34813091A JP34813091A JPH05160153A JP H05160153 A JPH05160153 A JP H05160153A JP 34813091 A JP34813091 A JP 34813091A JP 34813091 A JP34813091 A JP 34813091A JP H05160153 A JPH05160153 A JP H05160153A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- wiring
- forming
- gate electrode
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
方法を提供する。 【構成】 基板上に半導体領域102、103、ゲイト
電極・配線104、105を、配線106によって電気
的に接続した状態で形成し、陽極酸化をおこなって、ゲ
イト電極・配線の周囲に陽極酸化物を形成する。その
後、レーザーもしくはそれと同等なエネルギーを有する
電磁波を照射することによって、各配線のパターニング
をおこなう。
Description
するのに適し、信頼性および量産性に優れた薄膜トラン
ジスタの作製方法に関する。本発明の産業上の利用分野
としては、本発明を透明基板上に形成する薄膜トランジ
スタに適用すれば、液晶表示装置やイメージセンサー等
の電気光学装置の駆動回路等を作製することになる。ま
た、単結晶半導体基板上に形成された薄膜トランジスタ
にも適用すれば、メモリーやロジック等の集積回路に利
用されうる。
導体領域を形成し、トランジスタや集積回路を形成する
技術が研究・開発され、一部には実用化されている。特
に、このような絶縁基板上のトランジスタは薄膜トラン
ジスタ(TFT)とよばれ、液晶表示装置やイメージセ
ンサー等を駆動するためにその技術の確立が急がれてい
る。
結晶半導体基板上に形成された半導体回路のうえに、絶
縁層を介してさらに薄膜トランジスタ等で半導体回路を
形成するという立体集積回路技術も、近年、実用化され
るようになった。
材料としては、高温再結晶化による多結晶シリコンや、
気相合成によるアモルファスシリコンが使用されていた
が、前者は、その作製に1000℃近くもの高温が要求
されるため、基板が高価な石英に限定され、また、後者
は電界移動度が低いため、情報量の多い用途には使用で
きなかった。また、半導体基板上にさらにTFTを形成
する場合には高温処理は問題がないが、得られる多結晶
半導体の移動度は小さいものであった。具体的には、N
型シリコンで10〜50cm/Vsであった。これは、
再結晶彼の過程で、何らかのトラップ準位等の欠陥が多
数生じるためであると考えられている。
アニール(低温アニール)やレーザー光を使用したアニ
ール法(レーザーアニール)によってシリコンを結晶化
させる技術が開発された。これらの方法では、基板材料
の選択範囲は拡がり、低コスト化が期待できる。中で
も、レーザーアニールは量産性に優れた技術として注目
されている。さらに、これらの方法では、素子をプレー
ナー型としてセルフアライン的にイオン注入やレーザー
ドーピング法によってソース、ドレインを形成すること
ができ、その場合には寄生容量の削減にも有効である。
また、電界移動度に関しても、N型シリコンで50cm
/Vs以上の特性が再現性よく得られるようになった。
特に、レーザーアニールでは200cm/Vs以上もの
特性が得られる。
ルが積極的に研究されるようになった。レーザーアニー
ルが低温アニールに比べて有利な点を上げるとすれば、 (1)低抵抗金属ゲイトを使用することができる。 (2)電界移動度が大きい。 という2点に収束する。特に(1)に関しては、大面積
の回路(液晶ディスプレー等)において有利であり、ま
た、(2)に関しては、立体集積回路の作製において有
利である。
トのTFTにおいてレーザーアニール法を使用する場合
において、アルミニウムが露出した状態でレーザー照射
をおこなえば、たちまちのうちにアルミニウムが膨張
し、あるいは融解し、アルミニウムのゲイト電極・配線
が剥がれたり、飛散したり、変形してしまった。
タンやタンタル、クロム等の金属材料であっても、ま
た、シリコンやゲルマニウム等の半導体材料であっても
同じことが起こりうる。というのは、これらの材料のあ
るものはアルミニウムに比較して、非常に高い融点を持
っているので融解することは稀だけれども、熱によって
膨張する際に、膨張率が異なるために被膜が剥がれやす
くなるからである。
本発明人らは金属ゲイト配線の周囲を陽極酸化膜で被覆
する方法を提案した(特願平3−237100)。この
方法によれば、陽極酸化膜はレーザー光を吸収する度合
いが低いので、ゲイト電極が剥がれることは回避され
た。
として、ゲイト電極とソース、ドレイン領域の間に任意
の間隔(オフセット領域)を設けて、より特性のよいT
FTを得ることができた。また、陽極酸化膜を緻密な絶
縁膜として利用すれば、多層配線におけるショート等の
欠陥を防止することが期待された。
は、通常、全てのゲイト電極・配線を1つの回路に接続
した状態で陽極酸化をおこなう必要がある。しかし、形
成されたゲイト電極や配線は、使途によっては電気的に
分離される必要がある。しかしながら、そのために公知
のフォトリソグファイー技術を使用することは量産性の
観点から望ましくない。例えば、大面積回路の場合に
は、フォトリソグラフィーの際のマスク合わせには高度
の技術が要求され、マスク合わせの回数を削減すること
が強く望まれている。
極酸化物と、場合によっては、その上下に存在する薄膜
とからなる複合体において、どれも同じようにエッチン
グすることは非常な困難である。例えば、酸化物と金属
(あるいは半導体)は一般に使用されるウェットエッチ
や反応性エッチではエッチング速度が異なる。
極酸化に伴う問題点を解決する技術を提供し、あわせ
て、陽極酸化法によってTFTを作製する際に、もっと
も適した全体的なプロセスを提案するものである。
極・配線間のパターニングをレーザー光あるいは、それ
と同等なエネルギー密度、パワー密度を有する電磁波
を、パターニングを必要とする箇所に照射することによ
ってパターニングすることを特徴とする。本発明でレー
ザー光等を使用することの利点は、マスク合わせが不必
要で大面積化に有利であることと、光学的に透明な材料
はエッチングされることが少なく、不透明な材料のみが
選択的にエッチングされるためオーバーエッチが少ない
こと等が上げられる。特に、後者に関しては、多くの被
膜が多層に重なっている立体集積回路で望ましい特性で
ある。
み合わせれば、その後の成膜プロセスを連続的に処理す
ることが可能であり、例えば、真空中でのレーザーアニ
ールが終了した後、真空を破らずにパターニングをおこ
ない、そのまま、CVDチャンバーに搬送して、層間絶
縁物等を形成するという工程を採用することもできる。
従来は、パターニングのためだけに、真空中から大気中
に取り出し、フォトレジストを塗布して露光するという
工程が必要であったため、それに由来する汚染と歩留り
低下が無視できなかった。
ず、基板101としてコーニング7059ガラスを使用
した。そしてアモルファスシリコン被膜をプラズマCV
D法によって150nmだけ形成した。これを600℃
で60時間、窒素雰囲気中でアニールし、再結晶化させ
た。さらに、これをパターニングして、島状の半導体領
域102および103を複数形成した。ここで、半導体
領域102は後にNチャネルTFTとなる領域で、半導
体領域103はPチャネルTFTとなる領域である。
雰囲気中でのスパッタ法によって、ゲイト酸化膜を厚さ
115nmだけ堆積し、次に、電子ビーム蒸着によって
アルミニウム被膜を形成して、これをパターニングし、
ゲイト電極・配線104および105を形成した。この
ようにして、TFTの外形を整えた。このときのチャネ
ルの大きさは、長さを8μm、幅を20μmとした。ま
た、ゲイト配線104と105は配線106によって電
気的に接続されている。これらの配線は一体として形成
されたものである。
%の硝酸と燐酸の混合したものを用いた。例えばエッチ
ングの温度を40℃としてときは225nm/分であっ
た。
化法によって、ゲイト電極・配線の周囲(上面および側
面)に酸化アルミニウムの被膜を形成した。陽極酸化
は、3%の酒石酸のエチレングリコール溶液を5%アン
モニアで中和して、pHを7.0±0.2とした溶液を
使用しておこなった。まず、溶液中に陰極として白金を
浸し、さらにTFTを基板ごと浸して、配線106を電
源の陽極に接続した。温度は25±2℃に保った。
電流を流し、電圧が250Vに達したら、電圧を一定に
保ったまま通電し、電流が0.005mA/cm2 にな
ったところで電流を止め、陽極酸化を終了させた。この
ようにして得られた陽極酸化膜の厚さは320nmであ
った。
102にN型の不純物領域(ソース、ドレイン)を形成
した。ドーパントとしてはリンイオンを使用し、イオン
エネルギーは70〜100keV、リンの濃度は1〜5
×1013cm-2とした。このイオン注入によって、ソー
ス、ドレイン領域はゲイト電極とかさならない部分(オ
フセット領域)が酸化アルミニウムの厚さ(約300n
m)だけ形成されたものと推定される。また、同様に半
導体領域103にP型の不純物領域を形成した。ドーパ
ントとしては、BF3 + を使用した。ドーズ量、加速エ
ネルギーはリンのドーピングと同じ条件とした。ここま
でで得られた回路の状態を図1(A)に示す。
レーザーはKrFエキシマーレーザーを用い、例えば3
50mJ/cm2 のパワー密度のレーザーパルスを50
ショット照射した。このレーザーアニールによって、イ
オン注入でアモルファス化した部分の再結晶化がなされ
た。しかし同時に、レーザー照射の際、衝撃によって陽
極酸化膜の一部にクラックや穴、アルミニウムの溶出が
観測された。
化をおこない、クラックをふさぎ、露出したアルミニウ
ムの表面を酸化した。ただ、このときは電流の調整に注
意しなければならない。すなわち、クラックの部分や、
アルミニウムの露出した部分の面積は極めて小さいの
で、最初の条件と全く同じ条件の電流を流した場合に
は、電流がそのような狭い部分に集中してしまい、化学
反応(酸化反応)が著しく進行して、局所的に非常な発
熱をもたらし、破壊してしまうことがある。
げていった。例えば、酸化開始時の設定電流は、最初の
陽極酸化の1〜5%程度がよい。この酸化工程ではゲイ
ト電極の表面が一様に酸化されるのではないので、電流
密度という定義は適切ではないが、あえて、最初の条件
と対比する目的で電流密度という単位を使用すると、通
電開始時に5μA/cm2 の電流を流し、1分間に2V
づつ上昇させていった。そして、電圧が250Vとなっ
たところで通電をやめた。この最大電圧の値は必要とさ
れる陽極酸化物の厚さによって決定され、本発明人等の
知見によれば、厚さは最大電圧にほぼ比例する。例え
ば、最大電圧が250Vでは得られる陽極酸化物の厚さ
は320nmであった。
た。その後、真空中でレーザー照射によって、アルミニ
ウム配線をエッチングした。レーザーとしてフラッシュ
ランプ励起のQスイッチNd:YAGレーザー(波長1
064nm)の第2高調波(波長532nm)を使用
し、そのスポット半径を5μmとした。レーザー光のパ
ルス幅は5nsecであった。また、エネルギー密度は
1kJ/cm2 とした。試料をXYステージ上に固定
し、ビームを照射して、例えば、図1(B)において1
07や108で示されるような部分のエッチングをおこ
なった。
間絶縁物を形成し、公知のフォトリソグラフィー技術に
よって電極用孔、例えば109を形成して、半導体領域
あるいはゲイト電極・配線の表面を露出させた。このと
き、エッチングは、層間絶縁物である酸化珪素とゲイト
電極・配線を被覆している酸化アルミニウムのみを選択
的に除去することがのぞまれ、したがって、酸化珪素お
よび酸化アルミニウムに対してのエッチング速度の方
が、アルミニウムおよびシリコンに対してより大きいこ
とが必要とされる。本発明人の知見によれば、いわゆる
バッファー弗酸(弗化水素と弗化アンモニウムが混合さ
れた溶液)では好適なエッチング比が得られた。例え
ば、半導体製造用高純度弗化水素酸(50wt%)と同
弗化アンモニウム溶液(40wt%)とを1:10の比
率で混合した溶液では、酸化アルミニウムのエッチング
速度は60nm/分であるのに対し、アルミニウムは1
5nm/分であるので、本目的には好適である。このよ
うにしてエッチングをおこなった。このときの状態を図
1(B)に示す。
1(C)に示すように配線110や111を得た。さら
に、各P型の半導体領域にコンタクトを形成して、例え
ば、透明導電材料によって画素電極を形成すれば、液晶
ディスプレー用のマトリクス回路が作製される。
ある。最初、PチャネルTFTのゲイト電極は配線10
5に接続されていたのであるが、後に、切断されて、N
チャネルTFTのソース(あるいはドレイン)と接続さ
れた。また、PチャネルTFTのソース(あるいはドレ
イン)は、最終的には配線105に接続された。
を示す。まず、基板301としてコーニング7059ガ
ラスを使用した。そしてアモルファスシリコン被膜をプ
ラズマCVD法によって150nmだけ形成した。これ
を600℃で60時間、窒素雰囲気中でアニールし、再
結晶化させた。さらに、これをパターニングして、島状
の半導体領域302および303を形成した。ここで、
半導体領域102は後にPチャネルTFTとなる領域
で、半導体領域103はNチャネルTFTとなる領域で
ある。
雰囲気中でのスパッタ法によって、ゲイト酸化膜304
を厚さ115nmだけ堆積し、次に、電子ビーム蒸着に
よってアルミニウム被膜を形成して、これをパターニン
グし、PチャネルTFTのゲイト電極306、Nチャネ
ルTFTのゲイト電極307、配線305および308
を形成した。このようにして、TFTの外形を整えた。
このときのチャネルの大きさは、長さを8μm、幅を8
μmとした。また、全てのゲイト電極・配線は電気的に
接続されている。ここまでで得られた回路の状態を図3
(A)に示す。
を通じ、陽極酸化法によって、ゲイト電極・配線305
〜308の周囲(上面および側面)に酸化アルミニウム
の被膜309〜312を形成した。陽極酸化は実施例1
と同様な条件でおこなった。ここまでで得られた回路の
状態を図3(B)に示す。
303を覆った状態でイオン注入法によって、半導体領
域302にP型の不純物領域(ソース、ドレイン)31
4および315を形成した。ドーパントとしては三弗化
ホウソあるいはホウソを使用し、イオンエネルギーは7
0〜100keV、ドーズ量は1〜5×1013cm-2と
した。このイオン注入によって、半導体領域302のソ
ース、ドレイン領域はゲイト電極とかさならない部分
(オフセット領域)が酸化アルミニウムの厚さ(約30
0nm)だけ形成されたものと推定される。ここまでで
得られた回路の状態を図3(C)に示す。
ジスト316によって被覆した状態で、半導体領域30
3にN型の不純物領域317および318を形成した。
ドーパントとしてはリンを使用した。ドーズ量、加速エ
ネルギーはP型不純物のドーピングと同じ条件とした。
ここまでで得られた回路の状態を図3(D)に示す。
レーザーアニールは、試料をXYステージに固定して、
真空中(10-4torr以下)で1×300mm2 の大
きさのレーザー光を移動させながら照射しておこなっ
た。その他の条件は実施例1とおなじであった。さら
に、レーザーアニール終了後、真空を破らずに、XYス
テージを移動させて、実施例1の場合と同じ条件のN
d:YAGレーザー光の第2高調波を照射して、パター
ニングをおこなった。
装置のチャンバーに搬入し、連続的に酸化珪素被膜を堆
積し、これを層間絶縁膜とした。以後の断面については
図4(A)および同図(B)に記述する。まず、図4
(A)の例について述べる。層間絶縁物401を形成し
た後、試料を取り出して公知のフォトリソグラフィー法
によって電極形成用の孔明けをおこなった。実施例1の
場合と同様に、シリコンやアルミニウムはエッチングさ
れず、酸化珪素と酸化アルミニウムのみが選択的にッチ
ングされる必要から、バッファー弗酸をエッチャントに
用いた。マスクはフォトレジストである。
た。図4(A)の場合には、最初に形成され、陽極酸化
膜によって被覆された配線が、2層目の配線と接続する
必要がある場合には、酸化アルミニウムのみがエッチン
グされるように、エッチャントを選ぶ必要がある。この
ようにして孔402が形成される。この方法は、比較的
大きな面積のコンタクトが得られるため、コンタクトの
不良が少なく、コンタクト抵抗も低い。
も採用することができる。この方法では、層間絶縁物4
06を形成した後、公知のフォトリソグラフィー技術と
ウェットエッチング技術を用いて、電極形成用の孔を開
ける。その際には、シリコンのみがエッチングされない
ような条件であればよい。例えば、硝酸と燐酸の混酸に
よるエッチング(アルミニウムのエッチング)と、バッ
ファー弗酸によるエッチング(酸化アルミニウム、酸化
珪素のエッチング)との2段階のエッチングをおこなっ
た。このエッチング工程によって、図の左端の配線の側
面が露出する。そして、この状態で第2の配線408〜
410を形成すればコンタクトが得られる。
ッチングでは、酸化珪素はエッチングされるが、酸化ア
ルミニウムおよびアルミニウムはほとんどエッチングさ
れない。この特性を利用して、配線のコンタクト付近の
酸化珪素のみをエッチングし、その後、バッファー弗酸
によって、配線の周囲の酸化アルミニウムのみをエッチ
ングするという方法も採用できる。このときの反応性イ
オンエッチングの条件としては、ガス流量20scc
m、圧力0.08torr、RFパワー100Wとし
た。酸化珪素のエッチングレイトは10nm/分であっ
た。
面であるので、コンタクトの面積が小さく、不良の発生
が問題となることがある。後者の方法では、コンタクト
は上面も断面も形成できるので有利である。いずれの方
法を採用するかは、作製される製品に対して許されるコ
ストによって決定すればよい。
産性に優れたTFTが作製された。この信頼性を高める
ことはレーザーによるパターニングによって成され、ま
た、その他のエッチング条件の最適化によってなされ
た。このように本発明は、産業上有益であると本発明人
は信ずるものである。
って示す。
ッチング)の跡 109 ・・・電極形成用の孔 110、111・・・第2の配線
Claims (3)
- 【請求項1】 基板上に半導体被膜を形成する工程と、
前記半導体被膜上に絶縁性被膜を形成する工程と、前記
絶縁性被膜上に、半導体もしくは金属被膜を選択的に形
成する工程と、前記半導体もしくは金属被膜の上面およ
び側面に陽極酸化法によって半導体もしくは金属酸化物
被膜を形成する工程と、前記半導体もしくは金属被膜お
よび半導体もしくは金属酸化物被膜に対し、レーザー光
もしくはそれと同等のエネルギーを有する電磁波を照射
して、任意の個所を切断する工程とを有することを特徴
とする半導体装置の作製方法。 - 【請求項2】 陽極酸化法によって形成された半導体も
しくは金属酸化物被膜を上面および側面に有する半導体
もしくは金属材料からなるゲイト電極もしくはそれから
延在する配線の任意の部分に弗化水素と酢酸塩を含有す
る溶液を作用させることによって前記部分の半導体もし
くは金属酸化物被膜を除去し、前記電極もしくは配線の
半導体もしくは金属表面を露出せしめる工程と、前記露
出面に導電性材料被膜を形成することによって電気的接
触部分を形成する工程とを有することを特徴とする半導
体装置の作製方法。 - 【請求項3】 陽極酸化法によって形成された半導体も
しくは金属酸化物被膜を上面および側面に有するゲイト
電極もしくはそれから延在する配線の任意の部分に反応
性イオンエッチング工程を有するエッチングをおこなう
ことによって、前記電極もしくは配線の側面の半導体も
しくは金属表面を露出せしめる工程と、前記部分を覆っ
て、導電性材料を形成することによって電気的接触部分
を形成する工程とを有することを特徴とする半導体装置
の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34813091A JP2750380B2 (ja) | 1991-12-03 | 1991-12-03 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34813091A JP2750380B2 (ja) | 1991-12-03 | 1991-12-03 | 半導体装置の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05160153A true JPH05160153A (ja) | 1993-06-25 |
JP2750380B2 JP2750380B2 (ja) | 1998-05-13 |
Family
ID=18394953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34813091A Expired - Fee Related JP2750380B2 (ja) | 1991-12-03 | 1991-12-03 | 半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2750380B2 (ja) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0738115A (ja) * | 1993-07-20 | 1995-02-07 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JPH0786608A (ja) * | 1993-09-07 | 1995-03-31 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JPH07106594A (ja) * | 1993-10-01 | 1995-04-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JPH07106580A (ja) * | 1993-09-27 | 1995-04-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JPH07111334A (ja) * | 1993-08-20 | 1995-04-25 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JPH07169975A (ja) * | 1993-09-20 | 1995-07-04 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JPH07169974A (ja) * | 1993-09-20 | 1995-07-04 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
US6049092A (en) * | 1993-09-20 | 2000-04-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US6391694B1 (en) | 1994-01-08 | 2002-05-21 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor integrated circuit |
US6455875B2 (en) | 1992-10-09 | 2002-09-24 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor having enhanced field mobility |
US6489632B1 (en) | 1993-01-18 | 2002-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a gate oxide film |
US6624477B1 (en) | 1992-10-09 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US6777763B1 (en) | 1993-10-01 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
US6885027B2 (en) | 1994-06-02 | 2005-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
JP2010098321A (ja) * | 1993-09-20 | 2010-04-30 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5823479A (ja) * | 1981-08-05 | 1983-02-12 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS5921067A (ja) * | 1982-07-27 | 1984-02-02 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JPS61121080A (ja) * | 1984-11-19 | 1986-06-09 | 松下電器産業株式会社 | 薄膜トランジスタアレイの製造方法 |
-
1991
- 1991-12-03 JP JP34813091A patent/JP2750380B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5823479A (ja) * | 1981-08-05 | 1983-02-12 | Fujitsu Ltd | 半導体装置の製造方法 |
JPS5921067A (ja) * | 1982-07-27 | 1984-02-02 | Fujitsu Ltd | 半導体装置およびその製造方法 |
JPS61121080A (ja) * | 1984-11-19 | 1986-06-09 | 松下電器産業株式会社 | 薄膜トランジスタアレイの製造方法 |
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6624477B1 (en) | 1992-10-09 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
US6455875B2 (en) | 1992-10-09 | 2002-09-24 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor having enhanced field mobility |
US6995432B2 (en) | 1993-01-18 | 2006-02-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a gate oxide film with some NTFTS with LDD regions and no PTFTS with LDD regions |
US6489632B1 (en) | 1993-01-18 | 2002-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a gate oxide film |
JPH0738115A (ja) * | 1993-07-20 | 1995-02-07 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JPH07111334A (ja) * | 1993-08-20 | 1995-04-25 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JPH0786608A (ja) * | 1993-09-07 | 1995-03-31 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JPH07169974A (ja) * | 1993-09-20 | 1995-07-04 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
US6049092A (en) * | 1993-09-20 | 2000-04-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JPH07169975A (ja) * | 1993-09-20 | 1995-07-04 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2010098321A (ja) * | 1993-09-20 | 2010-04-30 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP4657361B2 (ja) * | 1993-09-20 | 2011-03-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JPH07106580A (ja) * | 1993-09-27 | 1995-04-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
US5962872A (en) * | 1993-10-01 | 1999-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
US6259120B1 (en) | 1993-10-01 | 2001-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
JPH07106594A (ja) * | 1993-10-01 | 1995-04-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
US6777763B1 (en) | 1993-10-01 | 2004-08-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for fabricating the same |
US6391694B1 (en) | 1994-01-08 | 2002-05-21 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor integrated circuit |
US7459724B2 (en) | 1994-06-02 | 2008-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
US7148506B2 (en) | 1994-06-02 | 2006-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
US6885027B2 (en) | 1994-06-02 | 2005-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
Also Published As
Publication number | Publication date |
---|---|
JP2750380B2 (ja) | 1998-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5891766A (en) | MIS semiconductor device and method of fabricating the same | |
US5977559A (en) | Thin-film transistor having a catalyst element in its active regions | |
JPH06267849A (ja) | 半導体素子の作製方法 | |
JPH07106594A (ja) | 半導体装置およびその作製方法 | |
JP2750380B2 (ja) | 半導体装置の作製方法 | |
JP4675433B2 (ja) | 半導体装置の作製方法 | |
JP2805590B2 (ja) | 半導体装置の作製方法 | |
JP2001189462A (ja) | 半導体装置の作製方法 | |
JP3150792B2 (ja) | 電子回路の作製方法 | |
JPH06275640A (ja) | 薄膜トランジスタおよびその作製方法 | |
JPH06260643A (ja) | 薄膜トランジスタ | |
JP3121944B2 (ja) | 電子回路の作製方法 | |
JP3472231B2 (ja) | 半導体装置 | |
JPH0846207A (ja) | 半導体装置の作製方法 | |
JP2782027B2 (ja) | 電界効果半導体装置の作製方法 | |
JP3226655B2 (ja) | 薄膜トランジスタの作製方法 | |
JP3405971B2 (ja) | 薄膜トランジスタの作製方法 | |
JP3315190B2 (ja) | 薄膜トランジスタの作製方法 | |
JPH05152335A (ja) | 半導体装置の作製方法 | |
JP3493160B2 (ja) | 半導体装置の作製方法 | |
JP3383280B2 (ja) | 半導体装置の作製方法 | |
JP2006093745A (ja) | 半導体装置及びその作製方法 | |
JP2000277752A (ja) | 半導体装置の作製方法 | |
JP2002033329A (ja) | 半導体装置の作製方法 | |
JP2004006976A (ja) | 半導体装置及びその作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |