JPH0786608A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法

Info

Publication number
JPH0786608A
JPH0786608A JP24640893A JP24640893A JPH0786608A JP H0786608 A JPH0786608 A JP H0786608A JP 24640893 A JP24640893 A JP 24640893A JP 24640893 A JP24640893 A JP 24640893A JP H0786608 A JPH0786608 A JP H0786608A
Authority
JP
Japan
Prior art keywords
gate electrode
region
crystal silicon
forming
silicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24640893A
Other languages
English (en)
Other versions
JP3134910B2 (ja
Inventor
Yasuhiko Takemura
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP05246408A priority Critical patent/JP3134910B2/ja
Priority to US08/300,944 priority patent/US5581092A/en
Priority to KR1019940022511A priority patent/KR100287776B1/ko
Publication of JPH0786608A publication Critical patent/JPH0786608A/ja
Application granted granted Critical
Publication of JP3134910B2 publication Critical patent/JP3134910B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 特にゲート電極に逆バイアス電圧が印加され
た際のリーク電流(オフ電流)が低い薄膜トランジスタ
(TFT)を得る。 【構成】 珪素半導体からなるTFTの活性層のうち、
少なくとも、ソース/ドレインを含む領域に酸素、窒素
または炭素等の元素を添加して、ソース/ドレイン領域
の半導体のエネルギーバンドギャップを拡げることによ
ってリーク電流を防止する。さらに、ソース/ドレイン
が酸素、窒素または炭素を添加されることにより生ずる
シート抵抗の増加は、ソース/ドレイン領域のチャネル
から離れた部分をシリサイド化することによって、また
は不純物濃度を高めることによって、シート抵抗を十分
に下げて補償する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ガラス等の絶縁基板、
あるいは各種基板上に形成された絶縁性被膜上に設けら
れた非単結晶珪素膜を有する薄膜トランジスタ(TF
T)、または、それを応用した薄膜集積回路、特にアク
ティブ型液晶表示装置(液晶ディスプレー)用薄膜集積
回路およびその作製方法に関するものである。
【0002】
【従来の技術】近年、ガラス等の絶縁基板上にTFTを
有する半導体装置、例えば、TFTを画素の駆動に用い
るアクティブ型液晶表示装置やイメージセンサー、3次
元集積回路等が開発されている。
【0003】これらの装置に用いられるTFTには、薄
膜状の珪素半導体を用いるのが一般的である。薄膜状の
珪素半導体としては、非晶質珪素半導体(a−Si)か
らなるものと結晶性を有する珪素半導体からなるものの
2つに大別される。非晶質珪素半導体は作製温度が低
く、気相法で比較的容易に作製することが可能で量産性
に富むため、最も一般的に用いられているが、導電率等
の物性が結晶性を有する珪素半導体に比べて劣るため、
今後より高速特性を得る為には、結晶性を有する珪素半
導体からなるTFTの作製方法の確立が強く求められて
いた。尚、結晶性を有する珪素半導体としては、多結晶
珪素、微結晶珪素、結晶成分を含む非晶質珪素、結晶性
と非晶質性の中間の状態を有するセミアモルファス珪素
等が知られている。
【0004】さて、このような非晶質あるいは多結晶
(これらを非単結晶と総称する)の珪素は、単結晶半導
体集積回路に用いられるような単結晶材料に比べると、
はるかに粒界の作用が大きかった。その典型的な例は、
ソース/ドレイン間のリーク電流であった。特にゲイト
電極に逆バイアス電圧(すなわち、Nチャネルトランジ
スタであれば負、Pチャネルトランジスタであれば正)
が印加された場合のリーク電流(オフ電流ともいう)
は、粒界の作用によるものであり、トランジスタの動作
特性を悪化させるものであり、改善が求められていた。
【0005】
【発明が解決しようとする課題】このようなオフ電流
は、ソース/ドレインの不純物領域(N型もしくはP
型)とチャネル形成領域(実質的に真性)の境界におい
て電界が急激に変動するために生じるものであり、単結
晶においては問題とならなかったが、非単結晶において
は、粒界を通して、不純物領域の伝導帯(価電子帯)か
らチャネル形成領域の価電子帯(伝導帯)へ、キャリヤ
がホッピングするのである。したがって、単結晶MOS
デバイスの場合と同様に、電界を緩和させるためにオフ
セット領域を設けることや、不純物領域の不純物濃度を
低くする低濃度ドレイン(LDD)構造を用いることに
よって解決が試みられている。
【0006】図2(A)には、従来のオフセットゲイト
型のTFTの構造の概念図を示す。活性層は、大まかに
言って、5つの領域に分けられる。第1の領域は不純物
濃度の大きな不純物領域(ソース/ドレイン)で領域1
3、17が対応する。第2の領域はオフセット領域また
はLDD領域と称される領域で、領域14、16が対応
し、この領域は実質的に真性の領域、または寄生チャネ
ルの発生を抑制する範囲でソース/ドレインと同じ導電
型でありながら、高い抵抗を呈する領域で、しかも、そ
の上にはゲイト電極は存在しない。第3の領域はチャネ
ル形成領域と呼ばれる領域で領域15に対応し、ゲイト
絶縁膜12を介して、ゲイト電極11の影響を受けて、
伝導型を変化させ、キャリヤの流れやすさをコントロー
ルできる。
【0007】NチャネルTFTにおいて、ゲイト電極に
電圧が印加されず、かつ、ソース/ドレイン間の電圧が
十分に低い場合の、活性層のゲイト絶縁膜近傍のエネル
ギーバンドの様子を図2(B)に示す。ここで、EF
フェルミ面、EI 、EN は、チャネル形成領域および不
純物領域のエネルギーバンドギャップを示し、通常はE
I =EN である。また、オフセット領域のバンドギャッ
プもEI と同じである。このTFTに、ソース/ドレイ
ン間の電圧はそのままにして、ゲイト電極に逆バイアス
(負)の電圧を印加した場合には図2(C)のように、
バンド図が変化する。ここでは、活性層のゲイト電極直
下の部分の電界はEG だけ変化する。
【0008】注目すべきは、オフセット領域14、16
の存在によって、不純物領域とチャネル形成領域の間の
電界が滑らかに変化し、この間のリーク電流を抑制する
効果がある。しかしながら、この状態で、ソース/ドレ
イン間に大きな順バイアス(正)の電圧を印加すると、
ドレイン領域17のバンドが図の実線に示すよりも低下
するので、チャネル形成領域15とドレイン領域17の
間の電界は、オフセット領域16の存在にも関わらず、
より急峻になり、粒界を経由するリーク電流が発生する
こととなる。
【0009】このことは実際の測定においても、ソース
/ドレイン間の電圧VD が小さい間はオフ電流はそれほ
ど目立たなくとも、VD が大きくなると、オフ電流が増
加し、逆バイアス電圧(NチャネルTFTの場合は負の
電圧)が大きくなると、オフ電流がハネ上がるという実
験事実からも証明される。(図2(D)参照) したがって、このオフ電流(特にVD が大きな領域で
の)を減少させるには、VD が大きな場合においてもド
レイン領域とチャネル形成領域の間の電界が滑らかに変
化するような構造を有するTFTを作製しなければなら
ない。
【0010】特に、このようなオフ電流の低減が要求さ
れるのは、活性層中に、結晶化を促進するための金属元
素を微量であるが有する場合である。このような結晶化
を促進する金属元素としては、Ni、Fe、Co、N
i、Ru、Rh、Pd、Os、Ir、Pt、Sc、T
i、V、Cr、Mn、Cu、Zn、Au、Agが知られ
ており、これらの元素を1×1018〜2×1021原子c
-3の濃度で珪素膜に添加することによって、非晶質珪
素の結晶化温度を低下させ、結晶化時間を短縮すること
ができる。しかし、これらの元素が添加された珪素膜
は、これらの元素によってバンドギャップ内に中間的な
準位が生じることがあり、この準位が粒界と同じ作用を
有するためオフ電流が増加することとなった。
【0011】
【課題を解決するための手段】このような問題を解決す
る第1の方法は、半導体のバンドギャップをより大きく
することである。すなわち、図2のような従来のオフセ
ットゲイト型TFTにおいても、半導体のバンドギャッ
プが大きくなれば、チャネル形成領域とドレイン領域の
間のバンドの急峻さは同じでも、伝導帯と価電子帯の間
が大きいので、オフセット領域の効果が大きくなり、チ
ャネル形成領域の価電子帯(伝導帯)からドレイン領域
の伝導帯(価電子帯)へのキャリヤのホッピングは抑制
される。このように珪素半導体のバンドギャップを大き
くするには、炭素、窒素、酸素等のエネルギーバンド幅
を増加させる効果を持つ元素を適量添加することによっ
て実現できる。添加する量が大きければ大きいほど、バ
ンドギャップは増加するが、過剰な添加は半導体特性を
劣化せしめる。本発明人の研究によると、これら元素の
全体の濃度が1×1019〜2×1021cm-3、好ましく
は5×1019〜7×1020cm-3が適当であることが明
らかになった。なお、この不純物元素の濃度の測定は、
SIMS(2次イオン質量分析)法での最低値を意味す
る。
【0012】第1の方法の欠点は、チャネル領域をも酸
素、窒素、炭素等が添加されてしまうために、ゲイト電
極に順バイアス(正)の電圧を印加したときの電流(オ
ン電流)まで小さくなってしまうことである。この問題
を解決するには、図1(A)のように、不純物領域3、
7と、チャネル形成領域5の間に、実質的に真性、また
は寄生チャネルの発生を抑制する範囲で不純物領域3、
7と同じ導電型の高抵抗であり、かつ、バンドギャップ
の大きな領域4、6を設ければよい(第2の方法)。こ
のような領域を有するNチャネルTFTのゲイト電極近
傍のバンド図は、ゲイト電極に電圧が印加されない場合
には、図1(B)のように示される。すなわち、EI
O であり、また、一般に、EI <EN である。すなわ
ち、EI<EO ≦EN の関係、またはNI <NO ≦NN
の関係(ここで、Nは添加された炭素、酸素、窒素の濃
度)を有する。
【0013】また、ゲイト電極に負の電圧が印加された
場合のバンド図は図1(C)のように示される。図から
明らかなように、領域4、6の存在によって、不純物領
域の伝導帯(価電子帯)とチャネル形成領域の価電子帯
(伝導帯)間のキャリヤの移動は著しく妨げられる。こ
の結果、図1(D)に示すように、オフ電流は低下し、
特に、VD が大きくても、オフ電流は従来のオフセット
ゲイト型TFTに比べると安定に推移する。
【0014】このような領域4、6を得るには、第1の
方法と同様に炭素、窒素、酸素等を適量添加することに
よって実現できる。本発明人の研究によると、これら元
素の全体の濃度が1×1019〜2×1021原子cm-3
好ましくは5×1019〜7×1020原子cm-3が適当で
ある。一般には、領域4、6にこれらの元素を添加する
際に、同時に不純物領域3、7にも同量だけ添加するの
が一般的で、その際には、図2(B)において、EO
N (またはNO =NN )となる。
【0015】なお、上記第1および第2の方法では、酸
素、炭素、窒素等の添加にはイオンドーピング法もしく
はイオン注入法を用いればよいが、この際には珪素膜の
結晶性にダメージを与えるので、その後に熱アニールも
しくはレーザーアニール、ランプアニール(RTA)等
の結晶化させ、これらの添加物が均質に珪素と結合し、
かつ、結晶粒界を中和すると同時に、特に第2の方法に
おいてはPまたはN型の不純物が十分に活性化されるこ
とが望ましい。また、特に第1の方法に関しては、珪素
膜の成膜の際に酸素、窒素、炭素等を適量混入させても
よい。なお、第1の方法においては、酸素、窒素、炭素
の濃度はソース/ドレインとチャネル形成領域で変わる
ことはなく、したがって、NI =NO =NN である。以
下にTFTの作製方法の実施例を示し、上記第1および
第2の方法に基づくTFTについて説明する。
【0016】
【実施例】〔実施例1〕図3に本実施例であるTFTの
作製工程の断面図を示す。まず、基板(コーニング70
59)101上にスパッタリング法によって厚さ200
0Åの酸化珪素の下地膜102を形成した。基板は、下
地膜の成膜の前もしくは後に、歪み温度よりも高い温度
でアニールをおこなった後、0.1〜1.0℃/分で歪
み温度以下まで徐冷すると、その後の温度上昇を伴う工
程での基板の収縮が少なく、マスク合わせが容易とな
る。コーニング7059基板では、620〜660℃で
1〜4時間アニールした後、0.01〜1.0℃/分、
好ましくは、0.03〜0.3℃/分で徐冷し、400
〜500℃まで温度が低下した段階で取り出すとよい。
【0017】そして、プラズマCVD法によって、厚さ
200〜2000Å、好ましくは300〜1500Å、
例えば1200Åの真性(I型)の非晶質珪素膜103
を成膜した。さらに、その上にプラズマCVD法によっ
て厚さ100〜800Å、例えば200Åの酸化珪素膜
104を堆積した。こえは、以下の熱アニール工程にお
いて保護膜となり、膜表面の荒れを防止する。
【0018】さらに、イオン注入法によって、酸素イオ
ンを1×1014〜3×1016cm-2、例えば、2×10
15cm-2のドーズ量で注入した。注入は非晶質珪素膜1
03と下地膜102の境界にピークがくるようにエネル
ギーを選択しておこなった。この結果、非晶質珪素膜1
03には、5×1019〜2×1021cm-3(深さによっ
て異なる)の濃度で酸素が導入されたことが2次イオン
質量分析(SIMS)法によって確認された。この酸素
原子の添加は半導体膜の成膜と同時におこなってもよ
い。(図3(A))
【0019】次に、窒素雰囲気下(大気圧)、600℃
で48時間、熱アニールすることによって、珪素膜を結
晶化させた。さらに、酸化珪素膜104を除去し、珪素
膜をパターニングして、真性または実質的に真性な多結
晶珪素膜よりなるTFTの島状の活性層105を形成し
た。活性層105の大きさはTFTのチャネル長とチャ
ネル幅を考慮して決定される。小さなものでは、50μ
m×20μm、大きなものでは100μm×1000μ
mであった。このような活性層を基板上に多く形成し
た。
【0020】そして、プラズマCVD法によって厚さ1
000Åの酸化珪素膜106をゲイト絶縁膜として成膜
した。CVDの原料ガスとしてはTEOS(テトラ・エ
トキシ・シラン、Si(OC2 5 4 )と酸素を用
い、成膜時の基板温度は300〜550℃、例えば40
0℃とした。これは、熱酸化による酸化膜であってもよ
い。
【0021】引き続いて、スパッタリング法によって、
厚さ3000〜8000Å、例えば6000Åのアルミ
ニウム(0.01〜0.25%のスカンジウムもしくは
他のIII a族元素(希土類元素)を含む)を成膜した。
そして、アルミニウム膜をパターニングして、ゲイト電
極107を形成した。アルミニウム以外に、タンタル、
チタンのごとき金属や燐が添加された半導体をゲート電
極材料として用いてもよい。(図3(B))
【0022】さらに、このアルミニウムの電極の表面を
陽極酸化して、表面に酸化物層108を形成した。この
陽極酸化は、酒石酸が1〜5%含まれたエチレングリコ
ール溶液中で行った。得られた酸化物層108の厚さは
2000Åであった。なお、この酸化物108は、後の
イオンドーピング工程において、オフセットゲイト領域
を形成する厚さとなるので、オフセットゲイト領域の長
さを上記陽極酸化工程で決めることができる。(図3
(C))
【0023】次に、イオンドーピング法(プラズマドー
ピング法とも言う)によって、ゲイト電極部(すなわち
ゲイト電極107とその周囲の酸化層108)をマスク
として、自己整合的にN導電型を付与する不純物を珪素
膜105に添加した。ドーピングガスとして、フォスフ
ィン(PH3 )を用い、加速電圧を60〜90kV、例
えば80kVとした。ドーズ量は1×1015〜8×10
15cm-2、例えば、5×1015cm-2とした。この結
果、ソース/ドレインとなるN型の不純物領域109と
110が形成された。
【0024】その後、レーザー光の照射によってアニー
ルをおこない、ドーピングされた不純物の活性化をおこ
なった。レーザー光としては、KrFエキシマレーザー
(波長248nm、パルス幅20nsec)を用いた
が、他のレーザーであってもよい。レーザー光の照射条
件は、エネルギー密度が200〜400mJ/cm2
例えば250mJ/cm2 とし、一か所につき2〜10
ショット、例えば2ショット照射した。このレーザー光
の照射時に基板を200〜450℃程度に加熱すること
によって、効果を増大せしめてもよい。(図3(D))
【0025】また、この工程は、可視または近赤外光に
よるランプアニール(ラピッド・サーマル・アニール、
RTA)による方法でもよい。可視・近赤外線は結晶化
した珪素、または燐またはホウ素が1019〜1021cm
-3添加された非晶質珪素へは吸収されやすく、1000
℃以上の熱アニールにも匹敵する効果的なアニールを行
うことができる。燐またはホウ素が添加されていると、
その不純物散乱により、近赤外線でも十分光が吸収され
る。このことは肉眼による観察でも黒色であることから
十分に推測がつく。その反面、ガラス基板へは吸収され
にくいので、ガラス基板を高温に加熱することがなく、
また短時間の処理ですむので、ガラス基板の縮みが問題
となる工程においては最適な方法であるといえる。
【0026】不純物活性化工程のあと、厚さ6000Å
の酸化珪素膜111を層間絶縁物としてプラズマCVD
法によって形成した。この層間絶縁物としてはポリイミ
ドまたは酸化珪素とポリイミドの二層膜を利用してもよ
い。さらにコンタクトホールを通常より大きく形成し
て、まず、チタンまたはニッケルを全面に100〜50
0Å形成した。さらに、これらにレーザーまたは可視ま
たは近赤外光の強光を照射してソース/ドレイン領域1
09、110の珪素と反応させ、シリサイド領域11
2、113を形成した。その後、珪素と反応しなかった
チタンもしくはニッケルをエッチング除去し、さらに、
金属材料、例えば、窒化チタンとアルミニウムの多層膜
によってTFTの電極・配線114、115を形成し
た。最後に、1気圧の水素雰囲気で350℃、30分の
アニールを行い、TFTを完成した。(図3(E))
【0027】かくすることにより、ゲイト電圧が0Vの
ときのオフ電流は、従来の1×10-10 Aから3×10
-12 Aまで下げることができた。さらに、ドレイン電圧
が+10V、ゲイト電圧が−10Vのときのリーク電流
(オフ電流)は3〜5×10-12 Aと、従来の約30分
の1にまで低減できた。
【0028】〔実施例2〕本実施例の作製工程の概略を
図4に示す。本実施例において、基板201としてはコ
ーニング7059ガラス基板(厚さ1.1mm、300
×400mm)を使用した。まず、基板201を620
〜660℃、1〜4時間アニールした後、0.01〜1
℃/分、好ましくは0.03〜0.3℃/分で徐冷し、
400〜500℃まで低下した段階で室温に取り出し、
ガラス基板を収縮させた。さらにこの基板201上に下
地膜202(酸化珪素)をプラズマCVD法で2000
Åの厚さに形成した。CVDの原料ガスとしてはTEO
Sと酸素を用いた。さらに、LPCVD法もしくはプラ
ズマCVD法で非晶質珪素膜203を1000Å、酸化
珪素膜204を2000Åの厚さにそれぞれ形成した。
そして、公知のフォトリソグラフィー法によって、酸化
珪素膜に領域205に示されるような孔を形成した。そ
の後、スパッタ法によって厚さ5〜20Åのニッケル膜
206を形成した。ニッケル膜206は膜状でなくとも
よい。ニッケル以外にも、非晶質珪素の結晶化を促進す
る元素であればよい。
【0029】さらに、イオン注入法によって、窒素イオ
ンを1×1014〜3×1016cm-2、例えば、2×10
15cm-2のドーズ量で注入した。注入は非晶質珪素膜2
03と酸化珪素膜204の境界にピークがくるようにエ
ネルギーを選択しておこなった。この結果、非晶質珪素
膜203には、1×1020〜1×1021cm-3(深さに
よって異なる)の濃度で窒素が導入されたことが2次イ
オン質量分析(SIMS)法によって確認された。(図
2(A))
【0030】そして、550℃で8時間、または600
℃で4時間の熱アニールをおこなうことによって、珪素
膜の結晶化をおこなった。その際には、ニッケルが珪素
膜を拡散するにしたがって、結晶化が孔205から横方
向に周囲に進行した。結晶成長の長さは、典型的には2
0〜100μmであった。図4(B)において、珪素膜
のうち、領域207は結晶化した領域であり、領域20
8は未結晶化の領域である。(図4(B))
【0031】この熱アニール工程の後、酸化珪素膜20
4を除去し、珪素膜をパターニングしてTFTの島状活
性層209を形成した。さらにテトラ・エトキシ・シラ
ン(TEOS)を原料として、酸素雰囲気中のプラズマ
CVD法によって、酸化珪素のゲイト絶縁膜(厚さ70
〜120nm、典型的には120nm)210を形成し
た。基板温度は350℃とした。さらに、スパッタリン
グ法によって、厚さ6000〜8000Å、例えば60
00Åのアルミニウム(0.01〜0.2%のスカンジ
ウムもしくは他のIII a族元素(希土類元素)を含む)
を成膜し、アルミニウム膜をパターニングしてゲイト電
極を形成した。そして、実施例1と同様に陽極酸化をお
こなうことによってゲイト電極の側面と上面に酸化アル
ミニウムの陽極酸化層を形成した。こうしてゲイト電極
部211を得た。(図4(C))
【0032】その後、N型の不純物として、燐をイオン
ドーピング法で注入し、自己整合的にソース領域21
1、ドレイン領域212を形成した。そして、KrFレ
ーザー光を照射することによって、イオン注入のために
結晶性の劣化した珪素膜の結晶性を改善させた。このと
きにはレーザー光のエネルギー密度は250〜300m
J/cm2 とした。このレーザー照射によって、このT
FTのソース/ドレインのシート抵抗は1〜8kΩ/c
2 となった。また、この工程は可視・近赤外光のラン
プアニールによって行ってもよい。このアニール工程に
よって、活性層は全て結晶化した。(図4(D))
【0033】その後、酸化珪素またはポリイミドによっ
て層間絶縁物213を形成し、さらに、コンタクトホー
ルを形成して、TFTのソース/ドレイン領域にクロム
/アルミニウム多層膜で電極214、215を形成し
た。最後に、水素中で200〜400℃で1時間アニー
ルして、水素化をおこなった。ソース/ドレイン領域の
珪素と電極材料が反応して、コンタクトの部分にはシリ
サイド領域216、217が形成された。このようにし
て、TFTを完成した。より耐湿性を向上させるため
に、さらに全面に窒化珪素、窒化アルミニウム等でパッ
シベーション膜を形成してもよい。(図4(E))
【0034】本実施例で示したTFTは、実施例1のも
のに比較して、より低温・短時間のアニールによって結
晶化して得られるが、活性層中にニッケルを3×1017
〜5×1019cm-3含有することが2次イオン質量分析
(SIMS)法によって確かめられた。従来であれば、
このためにリーク電流が増加したが、本実施例では、活
性層中に同時に窒素も1×1019〜2×1021原子cm
-3、代表的には1×1020〜5×1020原子cm-3存在
するために、リーク電流が減少し、より良好なオフ特性
が得られた。
【0035】また、本実施例では、珪素膜中に導入され
た窒素が珪素の不対結合手を固く終端した。酸素ではそ
れほど顕著な効果は認められなかったが、同様な効果は
炭素を導入することによっても認められる。珪素の不対
結合手は特に粒界に顕著であり、リーク電流の原因とも
なっていたが、本発明によって抑制できた。また、同様
に、珪素膜中に存在するニッケル等の金属元素も窒素も
しくは炭素によって固定化でき、これも半導体特性にと
って好ましかった。
【0036】〔実施例3〕図5を用いて本実施例を説明
する。基板は、コーニング7059を用い、実施例2の
ように、収縮防止のために、事前に640℃で4時間ア
ニールした後、0.1℃で450℃まで徐冷した後、取
り出したものを使用した。まず基板301上に下地膜3
02を形成し、さらに、プラズマCVD法によって厚さ
300〜800Å、例えば800Åの非晶質珪素膜およ
び厚さ2000Åの酸化珪素膜を形成した。そして、酸
化珪素膜に選択的に実施例2のように孔を形成し、その
上から厚さ5〜20Åのニッケル膜をスパッタリング法
によって形成した。
【0037】そして、窒素雰囲気で600℃で4時間の
アニールをおこなうことによって、珪素膜を結晶化し
た。その後、酸化珪素膜を除去し、珪素膜表面を露出さ
せた。そして、酸素、オゾン、あるいは一酸化二窒素等
の酸化雰囲気中において、550℃、1時間の加熱アニ
ールをおこない、珪素膜表面に薄い酸化珪素膜を形成し
た。そして、珪素膜をパターニングして、活性層303
を形成した。珪素膜表面の酸化珪素層は除去した。
【0038】そして、再び、酸化雰囲気において、60
0℃で1時間の熱アニールをおこなうことによって、活
性層の表面に薄い酸化珪素膜304を形成した。熱アニ
ール終了後、基板を2℃/秒以上の速度、好ましくは1
0℃/秒以上の速度で450℃まで急激に冷却した。こ
れは、この熱アニール工程によって、基板が収縮するこ
とを防止するためである。このような急激な冷却が不可
能なアニール炉においては、基板を炉外に取り出して、
室温に放置することによっても同様な効果が得られた。
(図5(A))
【0039】その後、実施例1と同様に酸化珪素のゲイ
ト絶縁膜305、アルミニウムのゲイト電極306を形
成した。アルミニウム以外に、タンタル、チタンのごと
き金属や燐が添加された半導体をゲイト電極材料として
用いてもよいことはいうまでもない。そして、、イオン
ドーピング法によって、ゲイト電極306をマスクとし
て自己整合的に酸素イオンを注入して、活性層中に酸素
濃度の高い領域307、308を形成した。ドーズ量
は、5×1015cm-2とし、活性層303とゲイト絶縁
膜の酸化珪素膜305の境界にピークがくるようにエネ
ルギーを選択しておこなった。この結果、活性層の領域
307、308には、5×1019〜5×1020cm
-3(深さによって異なる)の濃度で酸素が導入されたこ
とが2次イオン質量分析(SIMS)法によって確認さ
れた。また、この場合はNI <NO =NN (または、E
I <EO =EN )である。(図5(B))
【0040】その後、実施例1と同様にゲイト電極を陽
極酸化し、陽極酸化層309を形成した。(図5
(C)) そして、実施例1と同様にゲイト電極306およびその
陽極酸化物層309をマスクとして、自己整合的に活性
層中に不純物(燐)をドーピングし、不純物領域31
0、311を形成した。ドーズ量は、1×1013〜1×
1016cm-2、例えばN+ 型とするには、5×1015
-2とした。そして、これをレーザー照射によって活性
化させた。(図5(D))
【0041】さらに、層間絶縁物312を形成して、こ
れにコンタクトホールを形成し、メタル配線313、3
14を形成した。かくして、チャネル形成領域の外側に
酸素の濃度の高い1対の第1の領域と、その外側に酸素
の濃度が高く、かつ、ソース、ドレインを構成する第2
の領域とを形成することができた。また、この第1の領
域と第2の領域の間にN- 型の領域を設けてもよい。
(図5(E))
【0042】このようにして、図1(A)に示したもの
と同様な構造を有するTFTを形成した。本実施例で
は、チャネル形成領域には酸素がドーピングされていな
いので、実施例1および実施例2の場合に比較してオン
/オフ比の大きなTFTが得られた。特にドレイン電圧
を+10Vと大きなドレイン電圧であっても、ゲイト電
圧を0〜−10Vの間で、リーク電流のない良好な特性
が得られた。
【0043】LDD構造とするには、以下のようにして
もよい。ゲイト電極の陽極酸化物309を500〜10
00Å形成し、まず、N型の不純物を1×1013〜1×
1014cm-2だけイオン注入法等の手段で導入する。さ
らに、再び、陽極酸化をおこなって、その厚さを200
0〜5000Åとし、1×1015〜1×1016cm-2
ドーズ量で同じ導電型の不純物を添加してもよい。かく
して、チャネル形成領域とソース/ドレイン領域の間に
LDD領域または実質的に真性な領域を形成することが
できる。特に酸素はN型不純物としても作用するた
め、、さらに燐を1×1013〜1×1014cm-2添加し
てもよい。
【0044】〔実施例4〕図6を用いて本実施例を説明
する。基板は、コーニング7059を用い、実施例3と
同じプロセスによって、基板401上に、下地酸化珪素
膜402、活性層403、酸化珪素のゲイト絶縁膜40
4、アルミニウムのゲイト電極405を形成した。そし
て、、イオンドーピング法によって、ゲイト電極405
をマスクとして自己整合的に炭素、窒素、酸素、例えば
酸素イオンを注入して、活性層中に酸素濃度の高い領域
を形成した。酸素のドーズ量は、濃度が1×10192
×1021cm-3となるように1×1014〜3×1016
-2、例えば5×1015cm-2とし、活性層403とゲ
イト絶縁膜の酸化珪素膜404の境界にピークがくるよ
うにエネルギーを選択しておこなった。この結果、ソー
ス、ドレインおよび接合を形成する領域の活性層には、
5×1019〜5×1020cm-3(深さによって異なる)
の濃度の酸素を有する領域が形成された。(図6
(A))
【0045】その後、実施例1と同様にゲイト電極を陽
極酸化し、陽極酸化層406を形成し,実施例1と同様
にゲイト電極405およびその陽極酸化物層406をマ
スクとして、自己整合的に活性層中に不純物(燐)をド
ーピングし、不純物領域407、408を形成した。ド
ーズ量は、実施例3よりも小さく、1×1013〜5×1
14cm-2、例えば2×1014cm-2とした。そして、
これをレーザー照射によって活性化させた。この結果、
ソース/ドレインの不純物濃度は1×1018〜5×10
19cm-3となった。(図6(B))
【0046】続いて、厚さ3000〜30000Å、例
えば9000Åの酸化珪素膜409をプラズマCVD法
によって形成した。(図6(C)) 次に、公知のRIE法による異方性ドライエッチングを
行うことによって、この酸化珪素膜409のエッチング
をおこなった。この際、その高さが7000Åあるゲイ
ト電極506の側面においては、その高さ方向の厚さが
膜厚(酸化珪素膜の膜厚9000Åのこと)の約2倍と
なる。また、この際、ゲイト絶縁膜である酸化珪素膜4
04をも続けてエッチングしてしまい、ソース/ドレイ
ン領域407、408を露呈させた。
【0047】以上の工程によって、ゲイト電極の側面に
は概略三角形状の絶縁物410、411が残った。その
後、厚さ50〜500Åのチタン、タングステン、白
金、パラジウム、ニッケル等のシリサイドを形成するの
に適した材料の膜、例えばチタン膜412をスパッタ法
によって形成した。(図6(D)) 次に、これを250〜450℃に予備加熱した状態でレ
ーザー光を照射し、瞬間的に500〜800℃に昇温せ
しめて、チタンとシリコンを反応させ、珪化チタンより
なるシリサイド領域413、414を不純物領域(ソー
ス/ドレイン)上に形成した。珪化チタンは、30〜1
00μΩ・cmという低い抵抗率であるので、実質的な
ソースおよびドレイン領域のシート抵抗は10Ω/□以
下であった。このとき、シリサイドの拡散はガラス基板
に達するまでおこなうと、その後のアルミニウム電極4
16、417のコンタクト部にバリヤ層が不要となり、
工程が簡略化できる。
【0048】この工程は赤外光のランプアニール(RT
A)によるものでもよい。ランプアニールを行う場合に
は、被照射面表面が600〜1000℃程度になるよう
に、600℃の場合は数分間、1000℃(珪素ウェフ
ァーのモニターの温度)の場合は数秒間のランプ照射を
行うようにする。ここでは、EI <EO ≦EN の関係
(NI <NO ≦NN の関係)である。
【0049】この後、過酸化水素とアンモニアと水とを
5:2:2で混合したエッチング液でシリサイドとなら
なかったTi膜のエッチング除去した。この際、珪化チ
タン層413、414はエッチングされないので、残存
させることができる。全面に層間絶縁物415として、
プラズマCVD法によって酸化珪素膜を厚さ5000Å
形成し、TFTのソース/ドレインにコンタクトホール
を形成し、アルミニウム配線・電極416、417を形
成した。以上の工程によって、TFTが完成された。本
実施例では、アルミニウム電極416、417とソース
/ドレインの珪素が直接、接触しない構造になっている
ので極めて良好なコンタクトが得られた。以上によっ
て、TFTが完成された。不純物領域の活性化のため
に、さらに200〜400℃で水素アニールをおこなっ
てもよい。かくして、チャネル形成領域の外側に1対の
酸素の添加された領域とその外側のソース/ドレイン領
域にシリサイド層を1対の領域として形成させた。(図
5(E))
【0050】本実施例で示したTFTは、実質的なソー
ス/ドレインのシート抵抗が、シリサイド領域413、
414によって低減されているので、実施例3の場合に
比べて、ソース/ドレインへのドーピング量を1/10
以下に低くすることができる。そのため、チャネル形成
領域とドレイン領域の間の電界がなだらかになり、ま
た、本発明の効果もあって、よりオフ電流の小さいTF
Tとなった。また、ドーズ量の低減によって、ドーピン
グ工程の時間を従来の1/10以下に低下させることが
できた。
【0051】本発明において、ソース/ドレインのシー
ト抵抗を下げるのに関し、上記以外にソース/ドレイン
の不純物濃度を高める方法、またはそれにシリサイドを
併用することは有効である。加えて、活性層は固相成長
法のみでなく、レーザーアニール、RTA等を用いて
も、または、それと固相成長法を併用してもよいことは
いうまでもない。
【0052】
【発明の効果】以上の実施例からも明らかなように、本
発明によって、TFTのオフ電流を低下させることがで
きた。そして、上記実施例にも示したように、活性層中
に、結晶化促進のための金属元素(ニッケル等)を含有
するTFTにおいては、オフ電流を下げるのに特に効果
的であった。また、実施例4に示したように、本発明に
おいて、ソース/ドレインに密着してシリサイド層を形
成することによって、ソース/ドレインの実質的なシー
ト抵抗を低下せしめ、よって、ソース/ドレインのドー
ズ量を低減することによって、より本発明の効果を高め
ることもできた。
【0053】本発明は、Nチャネル型TFTだけではな
く、Pチャネル型TFTにも同様に適用できる。ただ
し、本発明において、第1の方法(実施例1および実施
例2)のように、チャネル形成領域にも酸素、窒素、炭
素等の元素を導入する場合には、これらの元素によるし
きい値電圧の変動を考慮しなければならない。例えば、
酸素の場合には、珪素中では塩化されたもののうちの1
〜10%がドナーとなるため、弱いN型となる。したが
って、Pチャネル型TFTでもNチャネル型TFTで
も、しきい値は正の方向にシフトする。
【0054】本発明では、特に実施例3、4に示す第2
の方法では、不純物領域とチャネル形成領域の境界部に
は酸素、炭素、窒素等の元素が導入される。従来、この
境界部は、不純物ドーピング、レーザー照射等によっ
て、歪みが大きいことが問題となっていたが、これらの
元素の存在によって、このような格子歪みも緩和され、
結果としてオフ電流を下げる効果を有する。
【0055】本発明は、単に同一種類のTFTが同一基
板に形成されるような半導体回路だけでなく、異種類の
TFTが同一基板に形成されるような半導体集積回路に
おいても、より大きな効果を得ることができる。例え
ば、回路のうちの一部は従来通りのオフセットのないセ
ルフアライン型TFTあるいはオフセットゲイト型TF
Tとし、他の一部に本発明のTFTを用いるような場合
である。
【0056】例えば、液晶ディスプレーに用いられるよ
うなアクティブマトリクス基板において、アクティブマ
トリクス回路とそれを駆動する周辺回路とを同一基板上
に形成したモノリシック型の薄膜集積回路においては、
アクティブマトリス回路に用いられるTFTは、画素に
蓄積された電荷を長時間にわたって保持する必要から、
オフ電流が小さいことが好ましく、本発明を用いて作製
したTFTが適している。
【0057】一方、周辺回路に用いられるTFTは、高
い動作周波数が要求される関係で、オン電流の大きなT
FTが適している。しかしながら、本発明によるTFT
は、オン電流に関しては、従来のものよりも若干、小さ
くなる傾向がある。特に、実施例1および2に示したT
FTにおいては、その傾向が強い。このため、周辺回路
は従来のセルフアライン型もしくはオフセットゲイト型
TFTを用いることが好ましい。
【0058】このように、アクティブマトリクス回路と
周辺回路のTFTを異なるものとすることによって、回
路全体の特性を大幅に向上させることができる。以上の
ように、本発明は工業上、有益なものである。
【図面の簡単な説明】
【図1】 本発明のTFTの構造・特性を示す。
【図2】 従来のTFTの構造・特性を示す。
【図3】 実施例1のTFTの作製工程を示す。
【図4】 実施例2のTFTの作製工程を示す。
【図5】 実施例3のTFTの作製工程を示す。
【図6】 実施例4のTFTの作製工程を示す。
【符号の説明】
1 ゲイト電極 2 ゲイト絶縁膜 3 不純物領域(第1の領域) 4 第2の領域 5 チャネル形成領域(第3の領域) 6 第2の領域 7 不純物領域(第1の領域) 11 ゲイト電極 12 ゲイト絶縁膜 13 不純物領域 14 オフセット領域 15 チャネル形成領域(第3の領域) 16 オフセット領域 17 不純物領域(第1の領域)
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/26 21/265 H01L 21/265 S

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 基板上に非単結晶珪素膜を形成する第1
    の工程と、 前記非単結晶珪素膜の少なくとも島状領域が形成される
    部分に酸素、窒素、炭素のうち少なくとも1つを1×1
    19〜2×1021原子cm-3添加する第2の工程と、 前記非単結晶珪素膜を結晶化のために加熱もしくは強光
    照射によってアニールする第3の工程と、 前記非単結晶珪素膜を島状にパターニングする第4の工
    程と、 前記非単結晶珪素膜上にゲイト絶縁膜とゲイト電極を形
    成する第5の工程と、 前記ゲイト電極の、少なくとも側面を酸化することによ
    って、該側面に前記ゲイト電極材料の酸化物層を形成す
    る第6の工程と、 前記ゲイト電極と側面の酸化物層をマスクとして自己整
    合的に、前記被単結晶珪素膜にPまたはN型の不純物元
    素を導入する第7の工程とを有する半導体装置の作製方
    法。
  2. 【請求項2】 請求項1において、第7の工程の後に、 前記非単結晶珪素膜表面を露出させ、該表面にシリサイ
    ド形成金属を密着して形成する工程を有する半導体装置
    の作製方法。
  3. 【請求項3】 請求項2において、シリサイド形成金属
    はチタンであることを特徴とする半導体装置の作製方
    法。
  4. 【請求項4】 基板上に非単結晶珪素膜領域を形成する
    第1の工程と、 前記非単結晶珪素膜上にゲイト絶縁膜とゲイト電極を形
    成する第2の工程と、 前記非単結晶珪素膜中に前記ゲイト電極をマスクとして
    自己整合的に酸素、窒素、炭素のうち少なくとも1つを
    1×1019〜2×1021原子cm-3添加する第3の工程
    と、 前記ゲイト電極の、少なくとも側面を酸化することによ
    って、該側面に前記ゲイト電極材料の酸化物層を形成す
    る第4の工程と、 前記ゲイト電極と側面の酸化物層をマスクとして自己整
    合的に、前記被単結晶珪素膜にPまたはN型の不純物元
    素を導入する第5の工程とを有する半導体装置の作製方
    法。
  5. 【請求項5】 請求項4において、第5の工程の後に、 前記非単結晶珪素膜表面を露出させ、該表面にシリサイ
    ド形成金属を密着して形成する工程を有する半導体装置
    の作製方法。
  6. 【請求項6】 請求項5において、シリサイド形成金属
    はチタンであることを特徴とする半導体装置の作製方
    法。
  7. 【請求項7】 絶縁表面上に、非単結晶珪素膜からなる
    活性層と、該活性層に密着して形成されたゲイト絶縁膜
    と、該ゲイト絶縁膜上のゲイト電極とを有する薄膜トラ
    ンジスタにおいて、チャネル形成領域とソース/ドレイ
    ンとを形成する半導体層には酸素、炭素、窒素が少なく
    とも1×1019〜2×1021原子cm-3の濃度で含まれ
    ているとともに、前記チャネル形成領域とソース/ドレ
    インとの間の接合より離れた位置において、前記ソース
    /ドレイン領域と接してシリサイド領域が形成されてい
    ることを特徴とする薄膜トランジスタ。
  8. 【請求項8】 請求項7において、シリサイド領域はチ
    タンまたはニッケルを含有することを特徴とする薄膜ト
    ランジスタ。
  9. 【請求項9】 請求項7において、活性層には、非晶質
    珪素の結晶化を促進する金属元素が、選択的に、もしく
    は非選択的に導入されていることを特徴とする薄膜トラ
    ンジスタ。
  10. 【請求項10】 絶縁表面上に、非単結晶珪素膜からな
    る活性層と、該活性層に密着して形成されたゲイト絶縁
    膜と、該ゲイト絶縁膜上のゲイト電極とを有する薄膜ト
    ランジスタにおいて、ゲイト電極の少なくとも側面には
    該ゲイト電極を酸化することによって得られた酸化物層
    が存在し、また、活性層には、ソース/ドレインを構成
    するためのN型またはP型の不純物の含まれている1対
    の第1の領域と、N型またはP型の不純物の濃度が低
    く、かつ、酸素、炭素、窒素が少なくとも1×1019
    2×1021原子cm-3の濃度で含まれていることを特徴
    とする薄膜トランジスタ。
  11. 【請求項11】 請求項10において、第1の領域に密
    着してシリサイド領域が形成されていることを特徴とす
    る薄膜トランジスタ。
  12. 【請求項12】 請求項11において、シリサイド領域
    はチタンを含有することを特徴とする薄膜トランジス
    タ。
  13. 【請求項13】 絶縁表面上に、非単結晶珪素膜からな
    る活性層と、該活性層に密着して形成されたゲイト絶縁
    膜と、該ゲイト絶縁膜上のゲイト電極とを有する薄膜ト
    ランジスタにおいて、ゲイト電極の少なくとも側面には
    該ゲイト電極を酸化することによって得られた酸化物層
    が存在し、また、活性層には、N型またはP型の不純物
    の濃度が低く、かつ、酸素、炭素、窒素が少なくとも1
    ×1019〜1×1021cm-3の濃度で含まれている1対
    の第1の領域と、1つのN型またはP型の不純物濃度が
    低く、かつ、前記第1の領域よりも、酸素、炭素、窒素
    の少なくとも1つの濃度が小さい第2の領域が存在する
    ことを特徴とする薄膜トランジスタ。
JP05246408A 1993-09-07 1993-09-07 半導体装置の作製方法および液晶ディスプレイ用集積回路の作製方法 Expired - Fee Related JP3134910B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP05246408A JP3134910B2 (ja) 1993-09-07 1993-09-07 半導体装置の作製方法および液晶ディスプレイ用集積回路の作製方法
US08/300,944 US5581092A (en) 1993-09-07 1994-09-06 Gate insulated semiconductor device
KR1019940022511A KR100287776B1 (ko) 1993-09-07 1994-09-07 반도체장치및그제작방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05246408A JP3134910B2 (ja) 1993-09-07 1993-09-07 半導体装置の作製方法および液晶ディスプレイ用集積回路の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP36221498A Division JP3765936B2 (ja) 1998-12-21 1998-12-21 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPH0786608A true JPH0786608A (ja) 1995-03-31
JP3134910B2 JP3134910B2 (ja) 2001-02-13

Family

ID=17148055

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05246408A Expired - Fee Related JP3134910B2 (ja) 1993-09-07 1993-09-07 半導体装置の作製方法および液晶ディスプレイ用集積回路の作製方法

Country Status (1)

Country Link
JP (1) JP3134910B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184358A (ja) * 2006-01-05 2007-07-19 Hitachi Displays Ltd 半導体装置及びその製造方法
JP2008147227A (ja) * 2006-12-06 2008-06-26 Seiko Epson Corp 電気光学装置の製造方法、及び電気光学装置、並びに電子機器
JP2010186852A (ja) * 2009-02-12 2010-08-26 Panasonic Corp 半導体装置、その製造方法及びプラズマドーピングシステム
WO2013001778A1 (en) * 2011-06-28 2013-01-03 Canon Kabushiki Kaisha Detection apparatus and detection system
CN103187423A (zh) * 2013-02-04 2013-07-03 合肥京东方光电科技有限公司 一种氧化物薄膜晶体管阵列基板及其制作方法、显示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63168052A (ja) * 1986-12-29 1988-07-12 Nec Corp 薄膜トランジスタとその製造方法
JPH0296375A (ja) * 1988-05-11 1990-04-09 Mitsubishi Electric Corp 半導体装置
JPH02140915A (ja) * 1988-11-22 1990-05-30 Seiko Epson Corp 半導体装置の製造方法
JPH03280420A (ja) * 1990-03-29 1991-12-11 G T C:Kk 半導体薄膜の製造方法
JPH04196171A (ja) * 1990-11-26 1992-07-15 Semiconductor Energy Lab Co Ltd 半導体装置および表示装置
JPH0590512A (ja) * 1991-09-25 1993-04-09 Semiconductor Energy Lab Co Ltd 半導体集積回路およびその作製方法
JPH05160153A (ja) * 1991-12-03 1993-06-25 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63168052A (ja) * 1986-12-29 1988-07-12 Nec Corp 薄膜トランジスタとその製造方法
JPH0296375A (ja) * 1988-05-11 1990-04-09 Mitsubishi Electric Corp 半導体装置
JPH02140915A (ja) * 1988-11-22 1990-05-30 Seiko Epson Corp 半導体装置の製造方法
JPH03280420A (ja) * 1990-03-29 1991-12-11 G T C:Kk 半導体薄膜の製造方法
JPH04196171A (ja) * 1990-11-26 1992-07-15 Semiconductor Energy Lab Co Ltd 半導体装置および表示装置
JPH0590512A (ja) * 1991-09-25 1993-04-09 Semiconductor Energy Lab Co Ltd 半導体集積回路およびその作製方法
JPH05160153A (ja) * 1991-12-03 1993-06-25 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007184358A (ja) * 2006-01-05 2007-07-19 Hitachi Displays Ltd 半導体装置及びその製造方法
JP2008147227A (ja) * 2006-12-06 2008-06-26 Seiko Epson Corp 電気光学装置の製造方法、及び電気光学装置、並びに電子機器
JP2010186852A (ja) * 2009-02-12 2010-08-26 Panasonic Corp 半導体装置、その製造方法及びプラズマドーピングシステム
WO2013001778A1 (en) * 2011-06-28 2013-01-03 Canon Kabushiki Kaisha Detection apparatus and detection system
CN103187423A (zh) * 2013-02-04 2013-07-03 合肥京东方光电科技有限公司 一种氧化物薄膜晶体管阵列基板及其制作方法、显示面板
CN103187423B (zh) * 2013-02-04 2016-03-23 合肥京东方光电科技有限公司 一种氧化物薄膜晶体管阵列基板及其制作方法、显示面板
US9502575B2 (en) 2013-02-04 2016-11-22 Boe Technology Group Co., Ltd. Oxide thin film transistor array substrate having transparent connection structure connecting source electrode and data line of oxide TFT and display panel including the same

Also Published As

Publication number Publication date
JP3134910B2 (ja) 2001-02-13

Similar Documents

Publication Publication Date Title
KR100287776B1 (ko) 반도체장치및그제작방법
US6465284B2 (en) Semiconductor device and method for manufacturing the same
US5569936A (en) Semiconductor device employing crystallization catalyst
US5637515A (en) Method of making thin film transistor using lateral crystallization
JP2794678B2 (ja) 絶縁ゲイト型半導体装置およびその作製方法
JP3344072B2 (ja) 薄膜トランジスタの製造方法
US6346486B2 (en) Transistor device and method of forming the same
JP2649325B2 (ja) 半導体装置の作製方法
US8273613B2 (en) Semiconductor device and method of manufacture thereof
US6507069B1 (en) Semiconductor device and method of manufacture thereof
JP3359689B2 (ja) 半導体回路およびその作製方法
JP3514891B2 (ja) 半導体装置およびその作製方法
US6713330B1 (en) Method of fabricating a thin film transistor
JP3134910B2 (ja) 半導体装置の作製方法および液晶ディスプレイ用集積回路の作製方法
JP3765936B2 (ja) 半導体装置の作製方法
JPH0766426A (ja) 半導体装置およびその作製方法
JP3765975B2 (ja) 半導体装置
JP2003051600A (ja) 薄膜トランジスタ及びその製造方法
JP4364318B2 (ja) 半導体装置
JP2789417B2 (ja) 半導体装置の作製方法
JP3316201B2 (ja) 半導体回路
JP3181901B2 (ja) 薄膜トランジスタ
JP2000004024A (ja) 半導体装置
JP2006135348A (ja) 半導体装置およびその作製方法
JP2896124B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071201

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20081201

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20091201

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091201

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20091201

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101201

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101201

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111201

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111201

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20121201

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121201

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees