JP3765975B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3765975B2 JP3765975B2 JP2000269735A JP2000269735A JP3765975B2 JP 3765975 B2 JP3765975 B2 JP 3765975B2 JP 2000269735 A JP2000269735 A JP 2000269735A JP 2000269735 A JP2000269735 A JP 2000269735A JP 3765975 B2 JP3765975 B2 JP 3765975B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- film
- drain
- active layer
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、ガラス等の絶縁基板、あるいは各種基板上に形成された絶縁性被膜上に設けられた非単結晶珪素膜を有する薄膜トランジスタ（ＴＦＴ）、または、それを応用した薄膜集積回路、特にアクティブ型液晶表示装置（液晶ディスプレー）用薄膜集積回路およびその作製方法に関するものである。
【０００２】
【従来の技術】
近年、ガラス等の絶縁基板上にＴＦＴを有する半導体装置、例えば、ＴＦＴを画素の駆動に用いるアクティブ型液晶表示装置やイメージセンサー、３次元集積回路等が開発されている。
【０００３】
これらの装置に用いられるＴＦＴには、薄膜状の珪素半導体を用いるのが一般的である。薄膜状の珪素半導体としては、非晶質珪素半導体（ａ−Ｓｉ）からなるものと結晶性を有する珪素半導体からなるものの２つに大別される。非晶質珪素半導体は作製温度が低く、気相法で比較的容易に作製することが可能で量産性に富むため、最も一般的に用いられているが、導電率等の物性が結晶性を有する珪素半導体に比べて劣るため、今後より高速特性を得る為には、結晶性を有する珪素半導体からなるＴＦＴの作製方法の確立が強く求められていた。尚、結晶性を有する珪素半導体としては、多結晶珪素、微結晶珪素、結晶成分を含む非晶質珪素、結晶性と非晶質性の中間の状態を有するセミアモルファス珪素等が知られている。
【０００４】
さて、このような非晶質あるいは多結晶（これらを非単結晶と総称する）の珪素は、単結晶半導体集積回路に用いられるような単結晶材料に比べると、はるかに粒界の作用が大きかった。その典型的な例は、ソース／ドレイン間のリーク電流であった。特にゲイト電極に逆バイアス電圧（すなわち、Ｎチャネルトランジスタであれば負、Ｐチャネルトランジスタであれば正）が印加された場合のリーク電流（オフ電流ともいう）は、粒界の作用によるものであり、トランジスタの動作特性を悪化させるものであり、改善が求められていた。
【０００５】
【発明が解決しようとする課題】
このようなオフ電流は、ソース／ドレインの不純物領域（Ｎ型もしくはＰ型）とチャネル形成領域（実質的に真性）の境界において電界が急激に変動するために生じるものであり、単結晶においては問題とならなかったが、非単結晶においては、粒界を通して、不純物領域の伝導帯（価電子帯）からチャネル形成領域の価電子帯（伝導帯）へ、キャリヤがホッピングするのである。
したがって、単結晶ＭＯＳデバイスの場合と同様に、電界を緩和させるためにオフセット領域を設けることや、不純物領域の不純物濃度を低くする低濃度ドレイン（ＬＤＤ）構造を用いることによって解決が試みられている。
【０００６】
図２（Ａ）には、従来のオフセットゲイト型のＴＦＴの構造の概念図を示す。活性層は、大まかに言って、５つの領域に分けられる。第１の領域は不純物濃度の大きな不純物領域（ソース／ドレイン）で領域１３、１７が対応する。第２の領域はオフセット領域またはＬＤＤ領域と称される領域で、領域１４、１６が対応し、この領域は実質的に真性の領域、または寄生チャネルの発生を抑制する範囲でソース／ドレインと同じ導電型でありながら、高い抵抗を呈する領域で、しかも、その上にはゲイト電極は存在しない。第３の領域はチャネル形成領域と呼ばれる領域で領域１５に対応し、ゲイト絶縁膜１２を介して、ゲイト電極１１の影響を受けて、伝導型を変化させ、キャリヤの流れやすさをコントロールできる。
【０００７】
ＮチャネルＴＦＴにおいて、ゲイト電極に電圧が印加されず、かつ、ソース／ドレイン間の電圧が十分に低い場合の、活性層のゲイト絶縁膜近傍のエネルギーバンドの様子を図２（Ｂ）に示す。ここで、ＥF はフェルミ面、ＥI 、ＥN は、チャネル形成領域および不純物領域のエネルギーバンドギャップを示し、通常はＥI ＝ＥN である。また、オフセット領域のバンドギャップもＥI と同じである。このＴＦＴに、ソース／ドレイン間の電圧はそのままにして、ゲイト電極に逆バイアス（負）の電圧を印加した場合には図２（Ｃ）のように、バンド図が変化する。ここでは、活性層のゲイト電極直下の部分の電界はＥG だけ変化する。
【０００８】
注目すべきは、オフセット領域１４、１６の存在によって、不純物領域とチャネル形成領域の間の電界が滑らかに変化し、この間のリーク電流を抑制する効果がある。しかしながら、この状態で、ソース／ドレイン間に大きな順バイアス（正）の電圧を印加すると、ドレイン領域１７のバンドが図の実線に示すよりも低下するので、チャネル形成領域１５とドレイン領域１７の間の電界は、オフセット領域１６の存在にも関わらず、より急峻になり、粒界を経由するリーク電流が発生することとなる。
【０００９】
このことは実際の測定においても、ソース／ドレイン間の電圧ＶD が小さい間はオフ電流はそれほど目立たなくとも、ＶD が大きくなると、オフ電流が増加し、逆バイアス電圧（ＮチャネルＴＦＴの場合は負の電圧）が大きくなると、オフ電流がハネ上がるという実験事実からも証明される。（図２（Ｄ）参照）
したがって、このオフ電流（特にＶD が大きな領域での）を減少させるには、ＶD が大きな場合においてもドレイン領域とチャネル形成領域の間の電界が滑らかに変化するような構造を有するＴＦＴを作製しなければならない。
【００１０】
特に、このようなオフ電流の低減が要求されるのは、活性層中に、結晶化を促進するための金属元素を微量であるが有する場合である。このような結晶化を促進する金属元素としては、Ｎｉ、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｕ、Ｚｎ、Ａｕ、Ａｇが知られており、これらの元素を１×１０ １８ 〜２×１０ ２１ 原子ｃｍ −３ の濃度で珪素膜に添加することによって、非晶質珪素の結晶化温度を低下させ、結晶化時間を短縮することができる。しかし、これらの元素が添加された珪素膜は、これらの元素によってバンドギャップ内に中間的な準位が生じることがあり、この準位が粒界と同じ作用を有するためオフ電流が増加することとなった。
【００１１】
【課題を解決するための手段】
このような問題を解決する第１の方法は、半導体のバンドギャップをより大きくすることである。すなわち、図２のような従来のオフセットゲイト型ＴＦＴにおいても、半導体のバンドギャップが大きくなれば、チャネル形成領域とドレイン領域の間のバンドの急峻さは同じでも、伝導帯と価電子帯の間が大きいので、オフセット領域の効果が大きくなり、チャネル形成領域の価電子帯（伝導帯）からドレイン領域の伝導帯（価電子帯）へのキャリヤのホッピングは抑制される。このように珪素半導体のバンドギャップを大きくするには、炭素、窒素、酸素等のエネルギーバンド幅を増加させる効果を持つ元素を適量添加することによって実現できる。添加する量が大きければ大きいほど、バンドギャップは増加するが、過剰な添加は半導体特性を劣化せしめる。本発明人の研究によると、これら元素の全体の濃度が１×１０ １９ 〜２×１０ ２１ ｃｍ −３ 、好ましくは５×１０ １９ 〜７×１０ ２０ ｃｍ −３ が適当であることが明らかになった。なお、この不純物元素の濃度の測定は、ＳＩＭＳ（２次イオン質量分析）法での最低値を意味する。
【００１２】
第１の方法の欠点は、チャネル領域をも酸素、窒素、炭素等が添加されてしまうために、ゲイト電極に順バイアス（正）の電圧を印加したときの電流（オン電流）まで小さくなってしまうことである。この問題を解決するには、図１（Ａ）のように、不純物領域３、７と、チャネル形成領域５の間に、実質的に真性、または寄生チャネルの発生を抑制する範囲で不純物領域３、７と同じ導電型の高抵抗であり、かつ、バンドギャップの大きな領域４、６を設ければよい（第２の方法）。このような領域を有するＮチャネルＴＦＴのゲイト電極近傍のバンド図は、ゲイト電極に電圧が印加されない場合には、図１（Ｂ）のように示される。すなわち、ＥI ＜ＥO であり、また、一般に、ＥI ＜ＥN である。すなわち、ＥI＜ＥO ≦ＥN の関係、またはＮI ＜ＮO ≦ＮN の関係（ここで、Ｎは添加された炭素、酸素、窒素の濃度）を有する。
【００１３】
また、ゲイト電極に負の電圧が印加された場合のバンド図は図１（Ｃ）のように示される。図から明らかなように、領域４、６の存在によって、不純物領域の伝導帯（価電子帯）とチャネル形成領域の価電子帯（伝導帯）間のキャリヤの移動は著しく妨げられる。この結果、図１（Ｄ）に示すように、オフ電流は低下し、特に、ＶD が大きくても、オフ電流は従来のオフセットゲイト型ＴＦＴに比べると安定に推移する。
【００１４】
このような領域４、６を得るには、第１の方法と同様に炭素、窒素、酸素等を適量添加することによって実現できる。本発明人の研究によると、これら元素の全体の濃度が１×１０ １９ 〜２×１０ ２１ 原子ｃｍ −３ 、好ましくは５×１０ １９ 〜７×１０ ２０ 原子ｃｍ −３ が適当である。一般には、領域４、６にこれらの元素を添加する際に、同時に不純物領域３、７にも同量だけ添加するのが一般的で、その際には、図２（Ｂ）において、ＥO＝ＥN（またはＮO＝ＮN）となる。
【００１５】
なお、上記第１および第２の方法では、酸素、炭素、窒素等の添加にはイオンドーピング法もしくはイオン注入法を用いればよいが、この際には珪素膜の結晶性にダメージを与えるので、その後に熱アニールもしくはレーザーアニール、ランプアニール（ＲＴＡ）等の結晶化させ、これらの添加物が均質に珪素と結合し、かつ、結晶粒界を中和すると同時に、特に第２の方法においてはＰまたはＮ型の不純物が十分に活性化されることが望ましい。また、特に第１の方法に関しては、珪素膜の成膜の際に酸素、窒素、炭素等を適量混入させてもよい。なお、第１の方法においては、酸素、窒素、炭素の濃度はソース／ドレインとチャネル形成領域で変わることはなく、したがって、ＮI ＝ＮO ＝ＮN である。
以下にＴＦＴの作製方法の実施例を示し、上記第１および第２の方法に基づくＴＦＴについて説明する。
【００１６】
【実施例】
〔参考例１〕図３に本参考例であるＴＦＴの作製工程の断面図を示す。まず、基板（コーニング７０５９）１０１上にスパッタリング法によって厚さ２０００Åの酸化珪素の下地膜１０２を形成した。基板は、下地膜の成膜の前もしくは後に、歪み温度よりも高い温度でアニールをおこなった後、０．１〜１．０℃／分で歪み温度以下まで徐冷すると、その後の温度上昇を伴う工程での基板の収縮が少なく、マスク合わせが容易となる。コーニング７０５９基板では、６２０〜６６０℃で１〜４時間アニールした後、０．０１〜１．０℃／分、好ましくは、０．０３〜０．３℃／分で徐冷し、４００〜５００℃まで温度が低下した段階で取り出すとよい。
【００１７】
そして、プラズマＣＶＤ法によって、厚さ２００〜２０００Å、好ましくは３００〜１５００Å、例えば１２００Åの真性（Ｉ型）の非晶質珪素膜１０３を成膜した。さらに、その上にプラズマＣＶＤ法によって厚さ１００〜８００Å、例えば２００Åの酸化珪素膜１０４を堆積した。こえは、以下の熱アニール工程において保護膜となり、膜表面の荒れを防止する。
【００１８】
さらに、イオン注入法によって、酸素イオンを１×１０ １４ 〜３×１０ １６ ｃｍ −２ 、例えば、２×１０ １５ ｃｍ −２ のドーズ量で注入した。注入は非晶質珪素膜１０３と下地膜１０２の境界にピークがくるようにエネルギーを選択しておこなった。この結果、非晶質珪素膜１０３には、５×１０ １９ 〜２×１０ ２１ ｃｍ −３ （深さによって異なる）の濃度で酸素が導入されたことが２次イオン質量分析（ＳＩＭＳ）法によって確認された。この酸素原子の添加は半導体膜の成膜と同時におこなってもよい。（図３（Ａ））
【００１９】
次に、窒素雰囲気下（大気圧）、６００℃で４８時間、熱アニールすることによって、珪素膜を結晶化させた。さらに、酸化珪素膜１０４を除去し、珪素膜をパターニングして、真性または実質的に真性な多結晶珪素膜よりなるＴＦＴの島状の活性層１０５を形成した。活性層１０５の大きさはＴＦＴのチャネル長とチャネル幅を考慮して決定される。小さなものでは、５０μｍ×２０μｍ、大きなものでは１００μｍ×１０００μｍであった。このような活性層を基板上に多く形成した。
【００２０】
そして、プラズマＣＶＤ法によって厚さ１０００Åの酸化珪素膜１０６をゲイト絶縁膜として成膜した。ＣＶＤの原料ガスとしてはＴＥＯＳ（テトラ・エトキシ・シラン、Ｓｉ（ＯＣ2 Ｈ5 ）4 ）と酸素を用い、成膜時の基板温度は３００〜５５０℃、例えば４００℃とした。これは、熱酸化による酸化膜であってもよい。
【００２１】
引き続いて、スパッタリング法によって、厚さ３０００〜８０００Å、例えば６０００Åのアルミニウム（０．０１〜０．２５％のスカンジウムもしくは他のIII ａ族元素（希土類元素）を含む）を成膜した。そして、アルミニウム膜をパターニングして、ゲイト電極１０７を形成した。アルミニウム以外に、タンタル、チタンのごとき金属や燐が添加された半導体をゲート電極材料として用いてもよい。（図３（Ｂ））
【００２２】
さらに、このアルミニウムの電極の表面を陽極酸化して、表面に酸化物層１０８を形成した。この陽極酸化は、酒石酸が１〜５％含まれたエチレングリコール溶液中で行った。得られた酸化物層１０８の厚さは２０００Åであった。なお、この酸化物１０８は、後のイオンドーピング工程において、オフセットゲイト領域を形成する厚さとなるので、オフセットゲイト領域の長さを上記陽極酸化工程で決めることができる。（図３（Ｃ））
【００２３】
次に、イオンドーピング法（プラズマドーピング法とも言う）によって、ゲイト電極部（すなわちゲイト電極１０７とその周囲の酸化層１０８）をマスクとして、自己整合的にＮ導電型を付与する不純物を珪素膜１０５に添加した。ドーピングガスとして、フォスフィン（ＰＨ3）を用い、加速電圧を６０〜９０ｋＶ、例えば８０ｋＶとした。ドーズ量は１×１０ １５ 〜８×１０ １５ ｃｍ −２ 、例えば、５×１０ １５ ｃｍ −２ とした。この結果、ソース／ドレインとなるＮ型の不純物領域１０９と１１０が形成された。
【００２４】
その後、レーザー光の照射によってアニールをおこない、ドーピングされた不純物の活性化をおこなった。レーザー光としては、ＫｒＦエキシマレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用いたが、他のレーザーであってもよい。レーザー光の照射条件は、エネルギー密度が２００〜４００ｍＪ／ｃｍ ２ 、例えば２５０ｍＪ／ｃｍ ２ とし、一か所につき２〜１０ショット、例えば２ショット照射した。このレーザー光の照射時に基板を２００〜４５０℃程度に加熱することによって、効果を増大せしめてもよい。（図３（Ｄ））
【００２５】
また、この工程は、可視または近赤外光によるランプアニール（ラピッド・サーマル・アニール、ＲＴＡ）による方法でもよい。可視・近赤外線は結晶化した珪素、または燐またはホウ素が１０ １９ 〜１０ ２１ ｃｍ−３添加された非晶質珪素へは吸収されやすく、１０００℃以上の熱アニールにも匹敵する効果的なアニールを行うことができる。燐またはホウ素が添加されていると、その不純物散乱により、近赤外線でも十分光が吸収される。このことは肉眼による観察でも黒色であることから十分に推測がつく。その反面、ガラス基板へは吸収されにくいので、ガラス基板を高温に加熱することがなく、また短時間の処理ですむので、ガラス基板の縮みが問題となる工程においては最適な方法であるといえる。
【００２６】
不純物活性化工程のあと、厚さ６０００Åの酸化珪素膜１１１を層間絶縁物としてプラズマＣＶＤ法によって形成した。この層間絶縁物としてはポリイミドまたは酸化珪素とポリイミドの二層膜を利用してもよい。さらにコンタクトホールを通常より大きく形成して、まず、チタンまたはニッケルを全面に１００〜５００Å形成した。さらに、これらにレーザーまたは可視または近赤外光の強光を照射してソース／ドレイン領域１０９、１１０の珪素と反応させ、シリサイド領域１１２、１１３を形成した。その後、珪素と反応しなかったチタンもしくはニッケルをエッチング除去し、さらに、金属材料、例えば、窒化チタンとアルミニウムの多層膜によってＴＦＴの電極・配線１１４、１１５を形成した。最後に、１気圧の水素雰囲気で３５０℃、３０分のアニールを行い、ＴＦＴを完成した。（図３（Ｅ））
【００２７】
かくすることにより、ゲイト電圧が０Ｖのときのオフ電流は、従来の１×１０ −１０ Ａから３×１０ −１２ Ａまで下げることができた。さらに、ドレイン電圧が＋１０Ｖ、ゲイト電圧が−１０Ｖのときのリーク電流（オフ電流）は３〜５×１０ −１２ Ａと、従来の約３０分の１にまで低減できた。
【００２８】
〔参考例２〕本参考例の作製工程の概略を図４に示す。本参考例において、基板２０１としてはコーニング７０５９ガラス基板（厚さ１．１ｍｍ、３００×４００ｍｍ）を使用した。まず、基板２０１を６２０〜６６０℃、１〜４時間アニールした後、０．０１〜１℃／分、好ましくは０．０３〜０．３℃／分で徐冷し、４００〜５００℃まで低下した段階で室温に取り出し、ガラス基板を収縮させた。さらにこの基板２０１上に下地膜２０２（酸化珪素）をプラズマＣＶＤ法で２０００Åの厚さに形成した。ＣＶＤの原料ガスとしてはＴＥＯＳと酸素を用いた。さらに、ＬＰＣＶＤ法もしくはプラズマＣＶＤ法で非晶質珪素膜２０３を１０００Å、酸化珪素膜２０４を２０００Åの厚さにそれぞれ形成した。そして、公知のフォトリソグラフィー法によって、酸化珪素膜に領域２０５に示されるような孔を形成した。その後、スパッタ法によって厚さ５〜２０Åのニッケル膜２０６を形成した。ニッケル膜２０６は膜状でなくともよい。ニッケル以外にも、非晶質珪素の結晶化を促進する元素であればよい。
【００２９】
さらに、イオン注入法によって、窒素イオンを１×１０ １４ 〜３×１０ １６ ｃｍ −２ 、例えば、２×１０ １５ ｃｍ −２ のドーズ量で注入した。注入は非晶質珪素膜２０３と酸化珪素膜２０４の境界にピークがくるようにエネルギーを選択しておこなった。この結果、非晶質珪素膜２０３には、１×１０ ２０ 〜１×１０ ２１ ｃｍ −３ （深さによって異なる）の濃度で窒素が導入されたことが２次イオン質量分析（ＳＩＭＳ）法によって確認された。（図２（Ａ））
【００３０】
そして、５５０℃で８時間、または６００℃で４時間の熱アニールをおこなうことによって、珪素膜の結晶化をおこなった。その際には、ニッケルが珪素膜を拡散するにしたがって、結晶化が孔２０５から横方向に周囲に進行した。結晶成長の長さは、典型的には２０〜１００μｍであった。図４（Ｂ）において、珪素膜のうち、領域２０７は結晶化した領域であり、領域２０８は未結晶化の領域である。（図４（Ｂ））
【００３１】
この熱アニール工程の後、酸化珪素膜２０４を除去し、珪素膜をパターニングしてＴＦＴの島状活性層２０９を形成した。さらにテトラ・エトキシ・シラン（ＴＥＯＳ）を原料として、酸素雰囲気中のプラズマＣＶＤ法によって、酸化珪素のゲイト絶縁膜（厚さ７０〜１２０ｎｍ、典型的には１２０ｎｍ）２１０を形成した。基板温度は３５０℃とした。さらに、スパッタリング法によって、厚さ６０００〜８０００Å、例えば６０００Åのアルミニウム（０．０１〜０．２％のスカンジウムもしくは他のＩＩＩ ａ族元素（希土類元素）を含む）を成膜し、アルミニウム膜をパターニングしてゲイト電極を形成した。そして、参考例１と同様に陽極酸化をおこなうことによってゲイト電極の側面と上面に酸化アルミニウムの陽極酸化層を形成した。こうしてゲイト電極部２１１を得た。（図４（Ｃ））
【００３２】
その後、Ｎ型の不純物として、燐をイオンドーピング法で注入し、自己整合的にソース領域２１１、ドレイン領域２１２を形成した。そして、ＫｒＦレーザー光を照射することによって、イオン注入のために結晶性の劣化した珪素膜の結晶性を改善させた。このときにはレーザー光のエネルギー密度は２５０〜３００ｍＪ／ｃｍ ２ とした。このレーザー照射によって、このＴＦＴのソース／ドレインのシート抵抗は１〜８ｋΩ／ｃｍ ２ となった。また、この工程は可視・近赤外光のランプアニールによって行ってもよい。このアニール工程によって、活性層は全て結晶化した。（図４（Ｄ））
【００３３】
その後、酸化珪素またはポリイミドによって層間絶縁物２１３を形成し、さらに、コンタクトホールを形成して、ＴＦＴのソース／ドレイン領域にクロム／アルミニウム多層膜で電極２１４、２１５を形成した。最後に、水素中で２００〜４００℃で１時間アニールして、水素化をおこなった。ソース／ドレイン領域の珪素と電極材料が反応して、コンタクトの部分にはシリサイド領域２１６、２１７が形成された。このようにして、ＴＦＴを完成した。より耐湿性を向上させるために、さらに全面に窒化珪素、窒化アルミニウム等でパッシベーション膜を形成してもよい。（図４（Ｅ））
【００３４】
本参考例で示したＴＦＴは、参考例１のものに比較して、より低温・短時間のアニールによって結晶化して得られるが、活性層中にニッケルを３×１０ １７ 〜５×１０ １９ ｃｍ −３ 含有することが２次イオン質量分析（ＳＩＭＳ）法によって確かめられた。従来であれば、このためにリーク電流が増加したが、本参考例では、活性層中に同時に窒素も１×１０ １９ 〜２×１０ ２１ 原子ｃｍ −３ 、代表的には１×１０ ２０ 〜５×１０ ２０ 原子ｃｍ −３ 存在するために、リーク電流が減少し、より良好なオフ特性が得られた。
【００３５】
また、本参考例では、珪素膜中に導入された窒素が珪素の不対結合手を固く終端した。酸素ではそれほど顕著な効果は認められなかったが、同様な効果は炭素を導入することによっても認められる。珪素の不対結合手は特に粒界に顕著であり、リーク電流の原因ともなっていたが、本発明によって抑制できた。また、同様に、珪素膜中に存在するニッケル等の金属元素も窒素もしくは炭素によって固定化でき、これも半導体特性にとって好ましかった。
【００３６】
〔実施例１〕図５を用いて本実施例を説明する。基板は、コーニング７０５９を用い、参考例２のように、収縮防止のために、事前に６４０℃で４時間アニールした後、０．１℃で４５０℃まで徐冷した後、取り出したものを使用した。まず基板３０１上に下地膜３０２を形成し、さらに、プラズマＣＶＤ法によって厚さ３００〜８００Å、例えば８００Åの非晶質珪素膜および厚さ２０００Åの酸化珪素膜を形成した。そして、酸化珪素膜に選択的に参考例２のように孔を形成し、その上から厚さ５〜２０Åのニッケル膜をスパッタリング法によって形成した。
【００３７】
そして、窒素雰囲気で６００℃で４時間のアニールをおこなうことによって、珪素膜を結晶化した。その後、酸化珪素膜を除去し、珪素膜表面を露出させた。そして、酸素、オゾン、あるいは一酸化二窒素等の酸化雰囲気中において、５５０℃、１時間の加熱アニールをおこない、珪素膜表面に薄い酸化珪素膜を形成した。そして、珪素膜をパターニングして、活性層３０３を形成した。珪素膜表面の酸化珪素層は除去した。
【００３８】
そして、再び、酸化雰囲気において、６００℃で１時間の熱アニールをおこなうことによって、活性層の表面に薄い酸化珪素膜３０４を形成した。熱アニール終了後、基板を２℃／秒以上の速度、好ましくは１０℃／秒以上の速度で４５０℃まで急激に冷却した。これは、この熱アニール工程によって、基板が収縮することを防止するためである。このような急激な冷却が不可能なアニール炉においては、基板を炉外に取り出して、室温に放置することによっても同様な効果が得られた。（図５（Ａ））
【００３９】
その後、参考例１と同様に酸化珪素のゲイト絶縁膜３０５、アルミニウムのゲイト電極３０６を形成した。アルミニウム以外に、タンタル、チタンのごとき金属や燐が添加された半導体をゲイト電極材料として用いてもよいことはいうまでもない。そして、イオンドーピング法によって、ゲイト電極３０６をマスクとして自己整合的に酸素イオンを注入して、活性層中に酸素濃度の高い領域３０７、３０８を形成した。ドーズ量は、５×１０ １５ ｃｍ −２ とし、活性層３０３とゲイト絶縁膜の酸化珪素膜３０５の境界にピークがくるようにエネルギーを選択しておこなった。この結果、活性層の領域３０７、３０８には、５×１０ １９ 〜５×１０ ２０ ｃｍ −３ （深さによって異なる）の濃度で酸素が導入されたことが２次イオン質量分析（ＳＩＭＳ）法によって確認された。また、この場合はＮI＜ＮO＝ＮN（または、ＥI＜ＥO＝ＥN）である。（図５（Ｂ））
【００４０】
その後、参考例１と同様にゲイト電極を陽極酸化し、陽極酸化層３０９を形成した。（図５（Ｃ））そして、参考例１と同様にゲイト電極３０６およびその陽極酸化物層３０９をマスクとして、自己整合的に活性層中に不純物（燐）をドーピングし、不純物領域３１０、３１１を形成した。ドーズ量は、１×１０ １３ 〜１×１０ １６ ｃｍ −２ 、例えばＮ ＋ 型とするには、５×１０ １５ ｃｍ −２ とした。そして、これをレーザー照射によって活性化させた。（図５（Ｄ））
【００４１】
さらに、層間絶縁物３１２を形成して、これにコンタクトホールを形成し、メタル配線３１３、３１４を形成した。かくして、チャネル形成領域の外側に酸素の濃度の高い１対の第１の領域と、その外側に酸素の濃度が高く、かつ、ソース、ドレインを構成する第２の領域とを形成することができた。また、この第１の領域と第２の領域の間にＮ- 型の領域を設けてもよい。（図５（Ｅ））
【００４２】
このようにして、図１（Ａ）に示したものと同様な構造を有するＴＦＴを形成した。本実施例では、チャネル形成領域には酸素がドーピングされていないので、参考例１および参考例２の場合に比較してオン／オフ比の大きなＴＦＴが得られた。特にドレイン電圧を＋１０Ｖと大きなドレイン電圧であっても、ゲイト電圧を０〜−１０Ｖの間で、リーク電流のない良好な特性が得られた。
【００４３】
ＬＤＤ構造とするには、以下のようにしてもよい。ゲイト電極の陽極酸化物３０９を５００〜１０００Å形成し、まず、Ｎ型の不純物を１×１０ １３ 〜１×１０ １４ ｃｍ −２ だけイオン注入法等の手段で導入する。さらに、再び、陽極酸化をおこなって、その厚さを２０００〜５０００Åとし、１×１０ １５ 〜１×１０ １６ ｃｍ −２ のドーズ量で同じ導電型の不純物を添加してもよい。かくして、チャネル形成領域とソース／ドレイン領域の間にＬＤＤ領域または実質的に真性な領域を形成することができる。特に酸素はＮ型不純物としても作用するため、さらに燐を１×１０ １３ 〜１×１０ １４ ｃｍ −２ 添加してもよい。
【００４４】
〔実施例２〕図６を用いて本実施例を説明する。基板は、コーニング７０５９を用い、実施例１と同じプロセスによって、基板４０１上に、下地酸化珪素膜４０２、活性層４０３、酸化珪素のゲイト絶縁膜４０４、アルミニウムのゲイト電極４０５を形成した。そして、イオンドーピング法によって、ゲイト電極４０５をマスクとして自己整合的に炭素、窒素、酸素、例えば酸素イオンを注入して、活性層中に酸素濃度の高い領域を形成した。酸素のドーズ量は、濃度が１×１０ １９ 〜２×１０ ２１ ｃｍ −３ となるように１×１０ １４ 〜３×１０ １６ ｃｍ −２ 、例えば５×１０ １５ ｃｍ −２ とし、活性層４０３とゲイト絶縁膜の酸化珪素膜４０４の境界にピークがくるようにエネルギーを選択しておこなった。この結果、ソース、ドレインおよび接合を形成する領域の活性層には、５×１０ １９ 〜５×１０ ２０ ｃｍ −３ （深さによって異なる）の濃度の酸素を有する領域が形成された。（図６（Ａ））
【００４５】
その後、参考例１と同様にゲイト電極を陽極酸化し、陽極酸化層４０６を形成し，参考例１と同様にゲイト電極４０５およびその陽極酸化物層４０６をマスクとして、自己整合的に活性層中に不純物（燐）をドーピングし、不純物領域４０７、４０８を形成した。ドーズ量は、実施例１よりも小さく、１×１０ １３ 〜５×１０ １４ ｃｍ −２ 、例えば２×１０ １４ ｃｍ −２ とした。そして、これをレーザー照射によって活性化させた。この結果、ソース／ドレインの不純物濃度は１×１０ １８ 〜５×１０ １９ ｃｍ −３ となった。（図６（Ｂ））
【００４６】
続いて、厚さ３０００〜３００００Å、例えば９０００Åの酸化珪素膜４０９をプラズマＣＶＤ法によって形成した。（図６（Ｃ））
次に、公知のＲＩＥ法による異方性ドライエッチングを行うことによって、この酸化珪素膜４０９のエッチングをおこなった。この際、その高さが７０００Åあるゲイト電極５０６の側面においては、その高さ方向の厚さが膜厚（酸化珪素膜の膜厚９０００Åのこと）の約２倍となる。また、この際、ゲイト絶縁膜である酸化珪素膜４０４をも続けてエッチングしてしまい、ソース／ドレイン領域４０７、４０８を露呈させた。
【００４７】
以上の工程によって、ゲイト電極の側面には概略三角形状の絶縁物４１０、４１１が残った。その後、厚さ５０〜５００Åのチタン、タングステン、白金、パラジウム、ニッケル等のシリサイドを形成するのに適した材料の膜、例えばチタン膜４１２をスパッタ法によって形成した。（図６（Ｄ））
次に、これを２５０〜４５０℃に予備加熱した状態でレーザー光を照射し、瞬間的に５００〜８００℃に昇温せしめて、チタンとシリコンを反応させ、珪化チタンよりなるシリサイド領域４１３、４１４を不純物領域（ソース／ドレイン）上に形成した。珪化チタンは、３０〜１００μΩ・ｃｍという低い抵抗率であるので、実質的なソースおよびドレイン領域のシート抵抗は１０Ω／□以下であった。このとき、シリサイドの拡散はガラス基板に達するまでおこなうと、その後のアルミニウム電極４１６、４１７のコンタクト部にバリヤ層が不要となり、工程が簡略化できる。
【００４８】
この工程は赤外光のランプアニール（ＲＴＡ）によるものでもよい。ランプアニールを行う場合には、被照射面表面が６００〜１０００℃程度になるように、６００℃の場合は数分間、１０００℃（珪素ウェファーのモニターの温度）の場合は数秒間のランプ照射を行うようにする。ここでは、ＥI ＜ＥO ≦ＥN の関係（ＮI ＜ＮO ≦ＮN の関係）である。
【００４９】
この後、過酸化水素とアンモニアと水とを５：２：２で混合したエッチング液でシリサイドとならなかったＴｉ膜のエッチング除去した。この際、珪化チタン層４１３、４１４はエッチングされないので、残存させることができる。全面に層間絶縁物４１５として、プラズマＣＶＤ法によって酸化珪素膜を厚さ５０００Å形成し、ＴＦＴのソース／ドレインにコンタクトホールを形成し、アルミニウム配線・電極４１６、４１７を形成した。以上の工程によって、ＴＦＴが完成された。本実施例では、アルミニウム電極４１６、４１７とソース／ドレインの珪素が直接、接触しない構造になっているので極めて良好なコンタクトが得られた。以上によって、ＴＦＴが完成された。不純物領域の活性化のために、さらに２００〜４００℃で水素アニールをおこなってもよい。
かくして、チャネル形成領域の外側に１対の酸素の添加された領域とその外側のソース／ドレイン領域にシリサイド層を１対の領域として形成させた。（図５（Ｅ））
【００５０】
本実施例で示したＴＦＴは、実質的なソース／ドレインのシート抵抗が、シリサイド領域４１３、４１４によって低減されているので、実施例１の場合に比べて、ソース／ドレインへのドーピング量を１／１０以下に低くすることができる。そのため、チャネル形成領域とドレイン領域の間の電界がなだらかになり、また、本発明の効果もあって、よりオフ電流の小さいＴＦＴとなった。また、ドーズ量の低減によって、ドーピング工程の時間を従来の１／１０以下に低下させることができた。
【００５１】
本発明において、ソース／ドレインのシート抵抗を下げるのに関し、上記以外にソース／ドレインの不純物濃度を高める方法、またはそれにシリサイドを併用することは有効である。加えて、活性層は固相成長法のみでなく、レーザーアニール、ＲＴＡ等を用いても、または、それと固相成長法を併用してもよいことはいうまでもない。
【００５２】
【発明の効果】
以上の実施例からも明らかなように、本発明によって、ＴＦＴのオフ電流を低下させることができた。そして、上記実施例にも示したように、活性層中に、結晶化促進のための金属元素（ニッケル等）を含有するＴＦＴにおいては、オフ電流を下げるのに特に効果的であった。また、実施例２に示したように、本発明において、ソース／ドレインに密着してシリサイド層を形成することによって、ソース／ドレインの実質的なシート抵抗を低下せしめ、よって、ソース／ドレインのドーズ量を低減することによって、より本発明の効果を高めることもできた。
【００５３】
本発明は、Ｎチャネル型ＴＦＴだけではなく、Ｐチャネル型ＴＦＴにも同様に適用できる。ただし、本発明において、第１の方法（参考例１および参考例２）のように、チャネル形成領域にも酸素、窒素、炭素等の元素を導入する場合には、これらの元素によるしきい値電圧の変動を考慮しなければならない。例えば、酸素の場合には、珪素中では塩化されたもののうちの１〜１０％がドナーとなるため、弱いＮ型となる。したがって、Ｐチャネル型ＴＦＴでもＮチャネル型ＴＦＴでも、しきい値は正の方向にシフトする。
【００５４】
本発明では、特に実施例１、２に示す第２の方法では、不純物領域とチャネル形成領域の境界部には酸素、炭素、窒素等の元素が導入される。従来、この境界部は、不純物ドーピング、レーザー照射等によって、歪みが大きいことが問題となっていたが、これらの元素の存在によって、このような格子歪みも緩和され、結果としてオフ電流を下げる効果を有する。
【００５５】
本発明は、単に同一種類のＴＦＴが同一基板に形成されるような半導体回路だけでなく、異種類のＴＦＴが同一基板に形成されるような半導体集積回路においても、より大きな効果を得ることができる。例えば、回路のうちの一部は従来通りのオフセットのないセルフアライン型ＴＦＴあるいはオフセットゲイト型ＴＦＴとし、他の一部に本発明のＴＦＴを用いるような場合である。
【００５６】
例えば、液晶ディスプレーに用いられるようなアクティブマトリクス基板において、アクティブマトリクス回路とそれを駆動する周辺回路とを同一基板上に形成したモノリシック型の薄膜集積回路においては、アクティブマトリス回路に用いられるＴＦＴは、画素に蓄積された電荷を長時間にわたって保持する必要から、オフ電流が小さいことが好ましく、本発明を用いて作製したＴＦＴが適している。
【００５７】
一方、周辺回路に用いられるＴＦＴは、高い動作周波数が要求される関係で、オン電流の大きなＴＦＴが適している。しかしながら、本発明によるＴＦＴは、オン電流に関しては、従来のものよりも若干、小さくなる傾向がある。特に、参考例１および２に示したＴＦＴにおいては、その傾向が強い。このため、周辺回路は従来のセルフアライン型もしくはオフセットゲイト型ＴＦＴを用いることが好ましい。
【００５８】
このように、アクティブマトリクス回路と周辺回路のＴＦＴを異なるものとすることによって、回路全体の特性を大幅に向上させることができる。
以上のように、本発明は工業上、有益なものである。
【図面の簡単な説明】
【図１】 本発明のＴＦＴの構造・特性を示す。
【図２】 従来のＴＦＴの構造・特性を示す。
【図３】 参考例１のＴＦＴの作製工程を示す。
【図４】 参考例２のＴＦＴの作製工程を示す。
【図５】 実施例１のＴＦＴの作製工程を示す。
【図６】 実施例２のＴＦＴの作製工程を示す。
【符号の説明】
１ ゲイト電極
２ ゲイト絶縁膜
３ 不純物領域（第１の領域）
４ 第２の領域
５ チャネル形成領域（第３の領域）
６ 第２の領域
７ 不純物領域（第１の領域）
１１ ゲイト電極
１２ ゲイト絶縁膜
１３ 不純物領域
１４ オフセット領域
１５ チャネル形成領域（第３の領域）
１６ オフセット領域
１７ 不純物領域（第１の領域）
【産業上の利用分野】
本発明は、ガラス等の絶縁基板、あるいは各種基板上に形成された絶縁性被膜上に設けられた非単結晶珪素膜を有する薄膜トランジスタ（ＴＦＴ）、または、それを応用した薄膜集積回路、特にアクティブ型液晶表示装置（液晶ディスプレー）用薄膜集積回路およびその作製方法に関するものである。
【０００２】
【従来の技術】
近年、ガラス等の絶縁基板上にＴＦＴを有する半導体装置、例えば、ＴＦＴを画素の駆動に用いるアクティブ型液晶表示装置やイメージセンサー、３次元集積回路等が開発されている。
【０００３】
これらの装置に用いられるＴＦＴには、薄膜状の珪素半導体を用いるのが一般的である。薄膜状の珪素半導体としては、非晶質珪素半導体（ａ−Ｓｉ）からなるものと結晶性を有する珪素半導体からなるものの２つに大別される。非晶質珪素半導体は作製温度が低く、気相法で比較的容易に作製することが可能で量産性に富むため、最も一般的に用いられているが、導電率等の物性が結晶性を有する珪素半導体に比べて劣るため、今後より高速特性を得る為には、結晶性を有する珪素半導体からなるＴＦＴの作製方法の確立が強く求められていた。尚、結晶性を有する珪素半導体としては、多結晶珪素、微結晶珪素、結晶成分を含む非晶質珪素、結晶性と非晶質性の中間の状態を有するセミアモルファス珪素等が知られている。
【０００４】
さて、このような非晶質あるいは多結晶（これらを非単結晶と総称する）の珪素は、単結晶半導体集積回路に用いられるような単結晶材料に比べると、はるかに粒界の作用が大きかった。その典型的な例は、ソース／ドレイン間のリーク電流であった。特にゲイト電極に逆バイアス電圧（すなわち、Ｎチャネルトランジスタであれば負、Ｐチャネルトランジスタであれば正）が印加された場合のリーク電流（オフ電流ともいう）は、粒界の作用によるものであり、トランジスタの動作特性を悪化させるものであり、改善が求められていた。
【０００５】
【発明が解決しようとする課題】
このようなオフ電流は、ソース／ドレインの不純物領域（Ｎ型もしくはＰ型）とチャネル形成領域（実質的に真性）の境界において電界が急激に変動するために生じるものであり、単結晶においては問題とならなかったが、非単結晶においては、粒界を通して、不純物領域の伝導帯（価電子帯）からチャネル形成領域の価電子帯（伝導帯）へ、キャリヤがホッピングするのである。
したがって、単結晶ＭＯＳデバイスの場合と同様に、電界を緩和させるためにオフセット領域を設けることや、不純物領域の不純物濃度を低くする低濃度ドレイン（ＬＤＤ）構造を用いることによって解決が試みられている。
【０００６】
図２（Ａ）には、従来のオフセットゲイト型のＴＦＴの構造の概念図を示す。活性層は、大まかに言って、５つの領域に分けられる。第１の領域は不純物濃度の大きな不純物領域（ソース／ドレイン）で領域１３、１７が対応する。第２の領域はオフセット領域またはＬＤＤ領域と称される領域で、領域１４、１６が対応し、この領域は実質的に真性の領域、または寄生チャネルの発生を抑制する範囲でソース／ドレインと同じ導電型でありながら、高い抵抗を呈する領域で、しかも、その上にはゲイト電極は存在しない。第３の領域はチャネル形成領域と呼ばれる領域で領域１５に対応し、ゲイト絶縁膜１２を介して、ゲイト電極１１の影響を受けて、伝導型を変化させ、キャリヤの流れやすさをコントロールできる。
【０００７】
ＮチャネルＴＦＴにおいて、ゲイト電極に電圧が印加されず、かつ、ソース／ドレイン間の電圧が十分に低い場合の、活性層のゲイト絶縁膜近傍のエネルギーバンドの様子を図２（Ｂ）に示す。ここで、ＥF はフェルミ面、ＥI 、ＥN は、チャネル形成領域および不純物領域のエネルギーバンドギャップを示し、通常はＥI ＝ＥN である。また、オフセット領域のバンドギャップもＥI と同じである。このＴＦＴに、ソース／ドレイン間の電圧はそのままにして、ゲイト電極に逆バイアス（負）の電圧を印加した場合には図２（Ｃ）のように、バンド図が変化する。ここでは、活性層のゲイト電極直下の部分の電界はＥG だけ変化する。
【０００８】
注目すべきは、オフセット領域１４、１６の存在によって、不純物領域とチャネル形成領域の間の電界が滑らかに変化し、この間のリーク電流を抑制する効果がある。しかしながら、この状態で、ソース／ドレイン間に大きな順バイアス（正）の電圧を印加すると、ドレイン領域１７のバンドが図の実線に示すよりも低下するので、チャネル形成領域１５とドレイン領域１７の間の電界は、オフセット領域１６の存在にも関わらず、より急峻になり、粒界を経由するリーク電流が発生することとなる。
【０００９】
このことは実際の測定においても、ソース／ドレイン間の電圧ＶD が小さい間はオフ電流はそれほど目立たなくとも、ＶD が大きくなると、オフ電流が増加し、逆バイアス電圧（ＮチャネルＴＦＴの場合は負の電圧）が大きくなると、オフ電流がハネ上がるという実験事実からも証明される。（図２（Ｄ）参照）
したがって、このオフ電流（特にＶD が大きな領域での）を減少させるには、ＶD が大きな場合においてもドレイン領域とチャネル形成領域の間の電界が滑らかに変化するような構造を有するＴＦＴを作製しなければならない。
【００１０】
特に、このようなオフ電流の低減が要求されるのは、活性層中に、結晶化を促進するための金属元素を微量であるが有する場合である。このような結晶化を促進する金属元素としては、Ｎｉ、Ｆｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｓｃ、Ｔｉ、Ｖ、Ｃｒ、Ｍｎ、Ｃｕ、Ｚｎ、Ａｕ、Ａｇが知られており、これらの元素を１×１０ １８ 〜２×１０ ２１ 原子ｃｍ −３ の濃度で珪素膜に添加することによって、非晶質珪素の結晶化温度を低下させ、結晶化時間を短縮することができる。しかし、これらの元素が添加された珪素膜は、これらの元素によってバンドギャップ内に中間的な準位が生じることがあり、この準位が粒界と同じ作用を有するためオフ電流が増加することとなった。
【００１１】
【課題を解決するための手段】
このような問題を解決する第１の方法は、半導体のバンドギャップをより大きくすることである。すなわち、図２のような従来のオフセットゲイト型ＴＦＴにおいても、半導体のバンドギャップが大きくなれば、チャネル形成領域とドレイン領域の間のバンドの急峻さは同じでも、伝導帯と価電子帯の間が大きいので、オフセット領域の効果が大きくなり、チャネル形成領域の価電子帯（伝導帯）からドレイン領域の伝導帯（価電子帯）へのキャリヤのホッピングは抑制される。このように珪素半導体のバンドギャップを大きくするには、炭素、窒素、酸素等のエネルギーバンド幅を増加させる効果を持つ元素を適量添加することによって実現できる。添加する量が大きければ大きいほど、バンドギャップは増加するが、過剰な添加は半導体特性を劣化せしめる。本発明人の研究によると、これら元素の全体の濃度が１×１０ １９ 〜２×１０ ２１ ｃｍ −３ 、好ましくは５×１０ １９ 〜７×１０ ２０ ｃｍ −３ が適当であることが明らかになった。なお、この不純物元素の濃度の測定は、ＳＩＭＳ（２次イオン質量分析）法での最低値を意味する。
【００１２】
第１の方法の欠点は、チャネル領域をも酸素、窒素、炭素等が添加されてしまうために、ゲイト電極に順バイアス（正）の電圧を印加したときの電流（オン電流）まで小さくなってしまうことである。この問題を解決するには、図１（Ａ）のように、不純物領域３、７と、チャネル形成領域５の間に、実質的に真性、または寄生チャネルの発生を抑制する範囲で不純物領域３、７と同じ導電型の高抵抗であり、かつ、バンドギャップの大きな領域４、６を設ければよい（第２の方法）。このような領域を有するＮチャネルＴＦＴのゲイト電極近傍のバンド図は、ゲイト電極に電圧が印加されない場合には、図１（Ｂ）のように示される。すなわち、ＥI ＜ＥO であり、また、一般に、ＥI ＜ＥN である。すなわち、ＥI＜ＥO ≦ＥN の関係、またはＮI ＜ＮO ≦ＮN の関係（ここで、Ｎは添加された炭素、酸素、窒素の濃度）を有する。
【００１３】
また、ゲイト電極に負の電圧が印加された場合のバンド図は図１（Ｃ）のように示される。図から明らかなように、領域４、６の存在によって、不純物領域の伝導帯（価電子帯）とチャネル形成領域の価電子帯（伝導帯）間のキャリヤの移動は著しく妨げられる。この結果、図１（Ｄ）に示すように、オフ電流は低下し、特に、ＶD が大きくても、オフ電流は従来のオフセットゲイト型ＴＦＴに比べると安定に推移する。
【００１４】
このような領域４、６を得るには、第１の方法と同様に炭素、窒素、酸素等を適量添加することによって実現できる。本発明人の研究によると、これら元素の全体の濃度が１×１０ １９ 〜２×１０ ２１ 原子ｃｍ −３ 、好ましくは５×１０ １９ 〜７×１０ ２０ 原子ｃｍ −３ が適当である。一般には、領域４、６にこれらの元素を添加する際に、同時に不純物領域３、７にも同量だけ添加するのが一般的で、その際には、図２（Ｂ）において、ＥO＝ＥN（またはＮO＝ＮN）となる。
【００１５】
なお、上記第１および第２の方法では、酸素、炭素、窒素等の添加にはイオンドーピング法もしくはイオン注入法を用いればよいが、この際には珪素膜の結晶性にダメージを与えるので、その後に熱アニールもしくはレーザーアニール、ランプアニール（ＲＴＡ）等の結晶化させ、これらの添加物が均質に珪素と結合し、かつ、結晶粒界を中和すると同時に、特に第２の方法においてはＰまたはＮ型の不純物が十分に活性化されることが望ましい。また、特に第１の方法に関しては、珪素膜の成膜の際に酸素、窒素、炭素等を適量混入させてもよい。なお、第１の方法においては、酸素、窒素、炭素の濃度はソース／ドレインとチャネル形成領域で変わることはなく、したがって、ＮI ＝ＮO ＝ＮN である。
以下にＴＦＴの作製方法の実施例を示し、上記第１および第２の方法に基づくＴＦＴについて説明する。
【００１６】
【実施例】
〔参考例１〕図３に本参考例であるＴＦＴの作製工程の断面図を示す。まず、基板（コーニング７０５９）１０１上にスパッタリング法によって厚さ２０００Åの酸化珪素の下地膜１０２を形成した。基板は、下地膜の成膜の前もしくは後に、歪み温度よりも高い温度でアニールをおこなった後、０．１〜１．０℃／分で歪み温度以下まで徐冷すると、その後の温度上昇を伴う工程での基板の収縮が少なく、マスク合わせが容易となる。コーニング７０５９基板では、６２０〜６６０℃で１〜４時間アニールした後、０．０１〜１．０℃／分、好ましくは、０．０３〜０．３℃／分で徐冷し、４００〜５００℃まで温度が低下した段階で取り出すとよい。
【００１７】
そして、プラズマＣＶＤ法によって、厚さ２００〜２０００Å、好ましくは３００〜１５００Å、例えば１２００Åの真性（Ｉ型）の非晶質珪素膜１０３を成膜した。さらに、その上にプラズマＣＶＤ法によって厚さ１００〜８００Å、例えば２００Åの酸化珪素膜１０４を堆積した。こえは、以下の熱アニール工程において保護膜となり、膜表面の荒れを防止する。
【００１８】
さらに、イオン注入法によって、酸素イオンを１×１０ １４ 〜３×１０ １６ ｃｍ −２ 、例えば、２×１０ １５ ｃｍ −２ のドーズ量で注入した。注入は非晶質珪素膜１０３と下地膜１０２の境界にピークがくるようにエネルギーを選択しておこなった。この結果、非晶質珪素膜１０３には、５×１０ １９ 〜２×１０ ２１ ｃｍ −３ （深さによって異なる）の濃度で酸素が導入されたことが２次イオン質量分析（ＳＩＭＳ）法によって確認された。この酸素原子の添加は半導体膜の成膜と同時におこなってもよい。（図３（Ａ））
【００１９】
次に、窒素雰囲気下（大気圧）、６００℃で４８時間、熱アニールすることによって、珪素膜を結晶化させた。さらに、酸化珪素膜１０４を除去し、珪素膜をパターニングして、真性または実質的に真性な多結晶珪素膜よりなるＴＦＴの島状の活性層１０５を形成した。活性層１０５の大きさはＴＦＴのチャネル長とチャネル幅を考慮して決定される。小さなものでは、５０μｍ×２０μｍ、大きなものでは１００μｍ×１０００μｍであった。このような活性層を基板上に多く形成した。
【００２０】
そして、プラズマＣＶＤ法によって厚さ１０００Åの酸化珪素膜１０６をゲイト絶縁膜として成膜した。ＣＶＤの原料ガスとしてはＴＥＯＳ（テトラ・エトキシ・シラン、Ｓｉ（ＯＣ2 Ｈ5 ）4 ）と酸素を用い、成膜時の基板温度は３００〜５５０℃、例えば４００℃とした。これは、熱酸化による酸化膜であってもよい。
【００２１】
引き続いて、スパッタリング法によって、厚さ３０００〜８０００Å、例えば６０００Åのアルミニウム（０．０１〜０．２５％のスカンジウムもしくは他のIII ａ族元素（希土類元素）を含む）を成膜した。そして、アルミニウム膜をパターニングして、ゲイト電極１０７を形成した。アルミニウム以外に、タンタル、チタンのごとき金属や燐が添加された半導体をゲート電極材料として用いてもよい。（図３（Ｂ））
【００２２】
さらに、このアルミニウムの電極の表面を陽極酸化して、表面に酸化物層１０８を形成した。この陽極酸化は、酒石酸が１〜５％含まれたエチレングリコール溶液中で行った。得られた酸化物層１０８の厚さは２０００Åであった。なお、この酸化物１０８は、後のイオンドーピング工程において、オフセットゲイト領域を形成する厚さとなるので、オフセットゲイト領域の長さを上記陽極酸化工程で決めることができる。（図３（Ｃ））
【００２３】
次に、イオンドーピング法（プラズマドーピング法とも言う）によって、ゲイト電極部（すなわちゲイト電極１０７とその周囲の酸化層１０８）をマスクとして、自己整合的にＮ導電型を付与する不純物を珪素膜１０５に添加した。ドーピングガスとして、フォスフィン（ＰＨ3）を用い、加速電圧を６０〜９０ｋＶ、例えば８０ｋＶとした。ドーズ量は１×１０ １５ 〜８×１０ １５ ｃｍ −２ 、例えば、５×１０ １５ ｃｍ −２ とした。この結果、ソース／ドレインとなるＮ型の不純物領域１０９と１１０が形成された。
【００２４】
その後、レーザー光の照射によってアニールをおこない、ドーピングされた不純物の活性化をおこなった。レーザー光としては、ＫｒＦエキシマレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用いたが、他のレーザーであってもよい。レーザー光の照射条件は、エネルギー密度が２００〜４００ｍＪ／ｃｍ ２ 、例えば２５０ｍＪ／ｃｍ ２ とし、一か所につき２〜１０ショット、例えば２ショット照射した。このレーザー光の照射時に基板を２００〜４５０℃程度に加熱することによって、効果を増大せしめてもよい。（図３（Ｄ））
【００２５】
また、この工程は、可視または近赤外光によるランプアニール（ラピッド・サーマル・アニール、ＲＴＡ）による方法でもよい。可視・近赤外線は結晶化した珪素、または燐またはホウ素が１０ １９ 〜１０ ２１ ｃｍ−３添加された非晶質珪素へは吸収されやすく、１０００℃以上の熱アニールにも匹敵する効果的なアニールを行うことができる。燐またはホウ素が添加されていると、その不純物散乱により、近赤外線でも十分光が吸収される。このことは肉眼による観察でも黒色であることから十分に推測がつく。その反面、ガラス基板へは吸収されにくいので、ガラス基板を高温に加熱することがなく、また短時間の処理ですむので、ガラス基板の縮みが問題となる工程においては最適な方法であるといえる。
【００２６】
不純物活性化工程のあと、厚さ６０００Åの酸化珪素膜１１１を層間絶縁物としてプラズマＣＶＤ法によって形成した。この層間絶縁物としてはポリイミドまたは酸化珪素とポリイミドの二層膜を利用してもよい。さらにコンタクトホールを通常より大きく形成して、まず、チタンまたはニッケルを全面に１００〜５００Å形成した。さらに、これらにレーザーまたは可視または近赤外光の強光を照射してソース／ドレイン領域１０９、１１０の珪素と反応させ、シリサイド領域１１２、１１３を形成した。その後、珪素と反応しなかったチタンもしくはニッケルをエッチング除去し、さらに、金属材料、例えば、窒化チタンとアルミニウムの多層膜によってＴＦＴの電極・配線１１４、１１５を形成した。最後に、１気圧の水素雰囲気で３５０℃、３０分のアニールを行い、ＴＦＴを完成した。（図３（Ｅ））
【００２７】
かくすることにより、ゲイト電圧が０Ｖのときのオフ電流は、従来の１×１０ −１０ Ａから３×１０ −１２ Ａまで下げることができた。さらに、ドレイン電圧が＋１０Ｖ、ゲイト電圧が−１０Ｖのときのリーク電流（オフ電流）は３〜５×１０ −１２ Ａと、従来の約３０分の１にまで低減できた。
【００２８】
〔参考例２〕本参考例の作製工程の概略を図４に示す。本参考例において、基板２０１としてはコーニング７０５９ガラス基板（厚さ１．１ｍｍ、３００×４００ｍｍ）を使用した。まず、基板２０１を６２０〜６６０℃、１〜４時間アニールした後、０．０１〜１℃／分、好ましくは０．０３〜０．３℃／分で徐冷し、４００〜５００℃まで低下した段階で室温に取り出し、ガラス基板を収縮させた。さらにこの基板２０１上に下地膜２０２（酸化珪素）をプラズマＣＶＤ法で２０００Åの厚さに形成した。ＣＶＤの原料ガスとしてはＴＥＯＳと酸素を用いた。さらに、ＬＰＣＶＤ法もしくはプラズマＣＶＤ法で非晶質珪素膜２０３を１０００Å、酸化珪素膜２０４を２０００Åの厚さにそれぞれ形成した。そして、公知のフォトリソグラフィー法によって、酸化珪素膜に領域２０５に示されるような孔を形成した。その後、スパッタ法によって厚さ５〜２０Åのニッケル膜２０６を形成した。ニッケル膜２０６は膜状でなくともよい。ニッケル以外にも、非晶質珪素の結晶化を促進する元素であればよい。
【００２９】
さらに、イオン注入法によって、窒素イオンを１×１０ １４ 〜３×１０ １６ ｃｍ −２ 、例えば、２×１０ １５ ｃｍ −２ のドーズ量で注入した。注入は非晶質珪素膜２０３と酸化珪素膜２０４の境界にピークがくるようにエネルギーを選択しておこなった。この結果、非晶質珪素膜２０３には、１×１０ ２０ 〜１×１０ ２１ ｃｍ −３ （深さによって異なる）の濃度で窒素が導入されたことが２次イオン質量分析（ＳＩＭＳ）法によって確認された。（図２（Ａ））
【００３０】
そして、５５０℃で８時間、または６００℃で４時間の熱アニールをおこなうことによって、珪素膜の結晶化をおこなった。その際には、ニッケルが珪素膜を拡散するにしたがって、結晶化が孔２０５から横方向に周囲に進行した。結晶成長の長さは、典型的には２０〜１００μｍであった。図４（Ｂ）において、珪素膜のうち、領域２０７は結晶化した領域であり、領域２０８は未結晶化の領域である。（図４（Ｂ））
【００３１】
この熱アニール工程の後、酸化珪素膜２０４を除去し、珪素膜をパターニングしてＴＦＴの島状活性層２０９を形成した。さらにテトラ・エトキシ・シラン（ＴＥＯＳ）を原料として、酸素雰囲気中のプラズマＣＶＤ法によって、酸化珪素のゲイト絶縁膜（厚さ７０〜１２０ｎｍ、典型的には１２０ｎｍ）２１０を形成した。基板温度は３５０℃とした。さらに、スパッタリング法によって、厚さ６０００〜８０００Å、例えば６０００Åのアルミニウム（０．０１〜０．２％のスカンジウムもしくは他のＩＩＩ ａ族元素（希土類元素）を含む）を成膜し、アルミニウム膜をパターニングしてゲイト電極を形成した。そして、参考例１と同様に陽極酸化をおこなうことによってゲイト電極の側面と上面に酸化アルミニウムの陽極酸化層を形成した。こうしてゲイト電極部２１１を得た。（図４（Ｃ））
【００３２】
その後、Ｎ型の不純物として、燐をイオンドーピング法で注入し、自己整合的にソース領域２１１、ドレイン領域２１２を形成した。そして、ＫｒＦレーザー光を照射することによって、イオン注入のために結晶性の劣化した珪素膜の結晶性を改善させた。このときにはレーザー光のエネルギー密度は２５０〜３００ｍＪ／ｃｍ ２ とした。このレーザー照射によって、このＴＦＴのソース／ドレインのシート抵抗は１〜８ｋΩ／ｃｍ ２ となった。また、この工程は可視・近赤外光のランプアニールによって行ってもよい。このアニール工程によって、活性層は全て結晶化した。（図４（Ｄ））
【００３３】
その後、酸化珪素またはポリイミドによって層間絶縁物２１３を形成し、さらに、コンタクトホールを形成して、ＴＦＴのソース／ドレイン領域にクロム／アルミニウム多層膜で電極２１４、２１５を形成した。最後に、水素中で２００〜４００℃で１時間アニールして、水素化をおこなった。ソース／ドレイン領域の珪素と電極材料が反応して、コンタクトの部分にはシリサイド領域２１６、２１７が形成された。このようにして、ＴＦＴを完成した。より耐湿性を向上させるために、さらに全面に窒化珪素、窒化アルミニウム等でパッシベーション膜を形成してもよい。（図４（Ｅ））
【００３４】
本参考例で示したＴＦＴは、参考例１のものに比較して、より低温・短時間のアニールによって結晶化して得られるが、活性層中にニッケルを３×１０ １７ 〜５×１０ １９ ｃｍ −３ 含有することが２次イオン質量分析（ＳＩＭＳ）法によって確かめられた。従来であれば、このためにリーク電流が増加したが、本参考例では、活性層中に同時に窒素も１×１０ １９ 〜２×１０ ２１ 原子ｃｍ −３ 、代表的には１×１０ ２０ 〜５×１０ ２０ 原子ｃｍ −３ 存在するために、リーク電流が減少し、より良好なオフ特性が得られた。
【００３５】
また、本参考例では、珪素膜中に導入された窒素が珪素の不対結合手を固く終端した。酸素ではそれほど顕著な効果は認められなかったが、同様な効果は炭素を導入することによっても認められる。珪素の不対結合手は特に粒界に顕著であり、リーク電流の原因ともなっていたが、本発明によって抑制できた。また、同様に、珪素膜中に存在するニッケル等の金属元素も窒素もしくは炭素によって固定化でき、これも半導体特性にとって好ましかった。
【００３６】
〔実施例１〕図５を用いて本実施例を説明する。基板は、コーニング７０５９を用い、参考例２のように、収縮防止のために、事前に６４０℃で４時間アニールした後、０．１℃で４５０℃まで徐冷した後、取り出したものを使用した。まず基板３０１上に下地膜３０２を形成し、さらに、プラズマＣＶＤ法によって厚さ３００〜８００Å、例えば８００Åの非晶質珪素膜および厚さ２０００Åの酸化珪素膜を形成した。そして、酸化珪素膜に選択的に参考例２のように孔を形成し、その上から厚さ５〜２０Åのニッケル膜をスパッタリング法によって形成した。
【００３７】
そして、窒素雰囲気で６００℃で４時間のアニールをおこなうことによって、珪素膜を結晶化した。その後、酸化珪素膜を除去し、珪素膜表面を露出させた。そして、酸素、オゾン、あるいは一酸化二窒素等の酸化雰囲気中において、５５０℃、１時間の加熱アニールをおこない、珪素膜表面に薄い酸化珪素膜を形成した。そして、珪素膜をパターニングして、活性層３０３を形成した。珪素膜表面の酸化珪素層は除去した。
【００３８】
そして、再び、酸化雰囲気において、６００℃で１時間の熱アニールをおこなうことによって、活性層の表面に薄い酸化珪素膜３０４を形成した。熱アニール終了後、基板を２℃／秒以上の速度、好ましくは１０℃／秒以上の速度で４５０℃まで急激に冷却した。これは、この熱アニール工程によって、基板が収縮することを防止するためである。このような急激な冷却が不可能なアニール炉においては、基板を炉外に取り出して、室温に放置することによっても同様な効果が得られた。（図５（Ａ））
【００３９】
その後、参考例１と同様に酸化珪素のゲイト絶縁膜３０５、アルミニウムのゲイト電極３０６を形成した。アルミニウム以外に、タンタル、チタンのごとき金属や燐が添加された半導体をゲイト電極材料として用いてもよいことはいうまでもない。そして、イオンドーピング法によって、ゲイト電極３０６をマスクとして自己整合的に酸素イオンを注入して、活性層中に酸素濃度の高い領域３０７、３０８を形成した。ドーズ量は、５×１０ １５ ｃｍ −２ とし、活性層３０３とゲイト絶縁膜の酸化珪素膜３０５の境界にピークがくるようにエネルギーを選択しておこなった。この結果、活性層の領域３０７、３０８には、５×１０ １９ 〜５×１０ ２０ ｃｍ −３ （深さによって異なる）の濃度で酸素が導入されたことが２次イオン質量分析（ＳＩＭＳ）法によって確認された。また、この場合はＮI＜ＮO＝ＮN（または、ＥI＜ＥO＝ＥN）である。（図５（Ｂ））
【００４０】
その後、参考例１と同様にゲイト電極を陽極酸化し、陽極酸化層３０９を形成した。（図５（Ｃ））そして、参考例１と同様にゲイト電極３０６およびその陽極酸化物層３０９をマスクとして、自己整合的に活性層中に不純物（燐）をドーピングし、不純物領域３１０、３１１を形成した。ドーズ量は、１×１０ １３ 〜１×１０ １６ ｃｍ −２ 、例えばＮ ＋ 型とするには、５×１０ １５ ｃｍ −２ とした。そして、これをレーザー照射によって活性化させた。（図５（Ｄ））
【００４１】
さらに、層間絶縁物３１２を形成して、これにコンタクトホールを形成し、メタル配線３１３、３１４を形成した。かくして、チャネル形成領域の外側に酸素の濃度の高い１対の第１の領域と、その外側に酸素の濃度が高く、かつ、ソース、ドレインを構成する第２の領域とを形成することができた。また、この第１の領域と第２の領域の間にＮ- 型の領域を設けてもよい。（図５（Ｅ））
【００４２】
このようにして、図１（Ａ）に示したものと同様な構造を有するＴＦＴを形成した。本実施例では、チャネル形成領域には酸素がドーピングされていないので、参考例１および参考例２の場合に比較してオン／オフ比の大きなＴＦＴが得られた。特にドレイン電圧を＋１０Ｖと大きなドレイン電圧であっても、ゲイト電圧を０〜−１０Ｖの間で、リーク電流のない良好な特性が得られた。
【００４３】
ＬＤＤ構造とするには、以下のようにしてもよい。ゲイト電極の陽極酸化物３０９を５００〜１０００Å形成し、まず、Ｎ型の不純物を１×１０ １３ 〜１×１０ １４ ｃｍ −２ だけイオン注入法等の手段で導入する。さらに、再び、陽極酸化をおこなって、その厚さを２０００〜５０００Åとし、１×１０ １５ 〜１×１０ １６ ｃｍ −２ のドーズ量で同じ導電型の不純物を添加してもよい。かくして、チャネル形成領域とソース／ドレイン領域の間にＬＤＤ領域または実質的に真性な領域を形成することができる。特に酸素はＮ型不純物としても作用するため、さらに燐を１×１０ １３ 〜１×１０ １４ ｃｍ −２ 添加してもよい。
【００４４】
〔実施例２〕図６を用いて本実施例を説明する。基板は、コーニング７０５９を用い、実施例１と同じプロセスによって、基板４０１上に、下地酸化珪素膜４０２、活性層４０３、酸化珪素のゲイト絶縁膜４０４、アルミニウムのゲイト電極４０５を形成した。そして、イオンドーピング法によって、ゲイト電極４０５をマスクとして自己整合的に炭素、窒素、酸素、例えば酸素イオンを注入して、活性層中に酸素濃度の高い領域を形成した。酸素のドーズ量は、濃度が１×１０ １９ 〜２×１０ ２１ ｃｍ −３ となるように１×１０ １４ 〜３×１０ １６ ｃｍ −２ 、例えば５×１０ １５ ｃｍ −２ とし、活性層４０３とゲイト絶縁膜の酸化珪素膜４０４の境界にピークがくるようにエネルギーを選択しておこなった。この結果、ソース、ドレインおよび接合を形成する領域の活性層には、５×１０ １９ 〜５×１０ ２０ ｃｍ −３ （深さによって異なる）の濃度の酸素を有する領域が形成された。（図６（Ａ））
【００４５】
その後、参考例１と同様にゲイト電極を陽極酸化し、陽極酸化層４０６を形成し，参考例１と同様にゲイト電極４０５およびその陽極酸化物層４０６をマスクとして、自己整合的に活性層中に不純物（燐）をドーピングし、不純物領域４０７、４０８を形成した。ドーズ量は、実施例１よりも小さく、１×１０ １３ 〜５×１０ １４ ｃｍ −２ 、例えば２×１０ １４ ｃｍ −２ とした。そして、これをレーザー照射によって活性化させた。この結果、ソース／ドレインの不純物濃度は１×１０ １８ 〜５×１０ １９ ｃｍ −３ となった。（図６（Ｂ））
【００４６】
続いて、厚さ３０００〜３００００Å、例えば９０００Åの酸化珪素膜４０９をプラズマＣＶＤ法によって形成した。（図６（Ｃ））
次に、公知のＲＩＥ法による異方性ドライエッチングを行うことによって、この酸化珪素膜４０９のエッチングをおこなった。この際、その高さが７０００Åあるゲイト電極５０６の側面においては、その高さ方向の厚さが膜厚（酸化珪素膜の膜厚９０００Åのこと）の約２倍となる。また、この際、ゲイト絶縁膜である酸化珪素膜４０４をも続けてエッチングしてしまい、ソース／ドレイン領域４０７、４０８を露呈させた。
【００４７】
以上の工程によって、ゲイト電極の側面には概略三角形状の絶縁物４１０、４１１が残った。その後、厚さ５０〜５００Åのチタン、タングステン、白金、パラジウム、ニッケル等のシリサイドを形成するのに適した材料の膜、例えばチタン膜４１２をスパッタ法によって形成した。（図６（Ｄ））
次に、これを２５０〜４５０℃に予備加熱した状態でレーザー光を照射し、瞬間的に５００〜８００℃に昇温せしめて、チタンとシリコンを反応させ、珪化チタンよりなるシリサイド領域４１３、４１４を不純物領域（ソース／ドレイン）上に形成した。珪化チタンは、３０〜１００μΩ・ｃｍという低い抵抗率であるので、実質的なソースおよびドレイン領域のシート抵抗は１０Ω／□以下であった。このとき、シリサイドの拡散はガラス基板に達するまでおこなうと、その後のアルミニウム電極４１６、４１７のコンタクト部にバリヤ層が不要となり、工程が簡略化できる。
【００４８】
この工程は赤外光のランプアニール（ＲＴＡ）によるものでもよい。ランプアニールを行う場合には、被照射面表面が６００〜１０００℃程度になるように、６００℃の場合は数分間、１０００℃（珪素ウェファーのモニターの温度）の場合は数秒間のランプ照射を行うようにする。ここでは、ＥI ＜ＥO ≦ＥN の関係（ＮI ＜ＮO ≦ＮN の関係）である。
【００４９】
この後、過酸化水素とアンモニアと水とを５：２：２で混合したエッチング液でシリサイドとならなかったＴｉ膜のエッチング除去した。この際、珪化チタン層４１３、４１４はエッチングされないので、残存させることができる。全面に層間絶縁物４１５として、プラズマＣＶＤ法によって酸化珪素膜を厚さ５０００Å形成し、ＴＦＴのソース／ドレインにコンタクトホールを形成し、アルミニウム配線・電極４１６、４１７を形成した。以上の工程によって、ＴＦＴが完成された。本実施例では、アルミニウム電極４１６、４１７とソース／ドレインの珪素が直接、接触しない構造になっているので極めて良好なコンタクトが得られた。以上によって、ＴＦＴが完成された。不純物領域の活性化のために、さらに２００〜４００℃で水素アニールをおこなってもよい。
かくして、チャネル形成領域の外側に１対の酸素の添加された領域とその外側のソース／ドレイン領域にシリサイド層を１対の領域として形成させた。（図５（Ｅ））
【００５０】
本実施例で示したＴＦＴは、実質的なソース／ドレインのシート抵抗が、シリサイド領域４１３、４１４によって低減されているので、実施例１の場合に比べて、ソース／ドレインへのドーピング量を１／１０以下に低くすることができる。そのため、チャネル形成領域とドレイン領域の間の電界がなだらかになり、また、本発明の効果もあって、よりオフ電流の小さいＴＦＴとなった。また、ドーズ量の低減によって、ドーピング工程の時間を従来の１／１０以下に低下させることができた。
【００５１】
本発明において、ソース／ドレインのシート抵抗を下げるのに関し、上記以外にソース／ドレインの不純物濃度を高める方法、またはそれにシリサイドを併用することは有効である。加えて、活性層は固相成長法のみでなく、レーザーアニール、ＲＴＡ等を用いても、または、それと固相成長法を併用してもよいことはいうまでもない。
【００５２】
【発明の効果】
以上の実施例からも明らかなように、本発明によって、ＴＦＴのオフ電流を低下させることができた。そして、上記実施例にも示したように、活性層中に、結晶化促進のための金属元素（ニッケル等）を含有するＴＦＴにおいては、オフ電流を下げるのに特に効果的であった。また、実施例２に示したように、本発明において、ソース／ドレインに密着してシリサイド層を形成することによって、ソース／ドレインの実質的なシート抵抗を低下せしめ、よって、ソース／ドレインのドーズ量を低減することによって、より本発明の効果を高めることもできた。
【００５３】
本発明は、Ｎチャネル型ＴＦＴだけではなく、Ｐチャネル型ＴＦＴにも同様に適用できる。ただし、本発明において、第１の方法（参考例１および参考例２）のように、チャネル形成領域にも酸素、窒素、炭素等の元素を導入する場合には、これらの元素によるしきい値電圧の変動を考慮しなければならない。例えば、酸素の場合には、珪素中では塩化されたもののうちの１〜１０％がドナーとなるため、弱いＮ型となる。したがって、Ｐチャネル型ＴＦＴでもＮチャネル型ＴＦＴでも、しきい値は正の方向にシフトする。
【００５４】
本発明では、特に実施例１、２に示す第２の方法では、不純物領域とチャネル形成領域の境界部には酸素、炭素、窒素等の元素が導入される。従来、この境界部は、不純物ドーピング、レーザー照射等によって、歪みが大きいことが問題となっていたが、これらの元素の存在によって、このような格子歪みも緩和され、結果としてオフ電流を下げる効果を有する。
【００５５】
本発明は、単に同一種類のＴＦＴが同一基板に形成されるような半導体回路だけでなく、異種類のＴＦＴが同一基板に形成されるような半導体集積回路においても、より大きな効果を得ることができる。例えば、回路のうちの一部は従来通りのオフセットのないセルフアライン型ＴＦＴあるいはオフセットゲイト型ＴＦＴとし、他の一部に本発明のＴＦＴを用いるような場合である。
【００５６】
例えば、液晶ディスプレーに用いられるようなアクティブマトリクス基板において、アクティブマトリクス回路とそれを駆動する周辺回路とを同一基板上に形成したモノリシック型の薄膜集積回路においては、アクティブマトリス回路に用いられるＴＦＴは、画素に蓄積された電荷を長時間にわたって保持する必要から、オフ電流が小さいことが好ましく、本発明を用いて作製したＴＦＴが適している。
【００５７】
一方、周辺回路に用いられるＴＦＴは、高い動作周波数が要求される関係で、オン電流の大きなＴＦＴが適している。しかしながら、本発明によるＴＦＴは、オン電流に関しては、従来のものよりも若干、小さくなる傾向がある。特に、参考例１および２に示したＴＦＴにおいては、その傾向が強い。このため、周辺回路は従来のセルフアライン型もしくはオフセットゲイト型ＴＦＴを用いることが好ましい。
【００５８】
このように、アクティブマトリクス回路と周辺回路のＴＦＴを異なるものとすることによって、回路全体の特性を大幅に向上させることができる。
以上のように、本発明は工業上、有益なものである。
【図面の簡単な説明】
【図１】 本発明のＴＦＴの構造・特性を示す。
【図２】 従来のＴＦＴの構造・特性を示す。
【図３】 参考例１のＴＦＴの作製工程を示す。
【図４】 参考例２のＴＦＴの作製工程を示す。
【図５】 実施例１のＴＦＴの作製工程を示す。
【図６】 実施例２のＴＦＴの作製工程を示す。
【符号の説明】
１ ゲイト電極
２ ゲイト絶縁膜
３ 不純物領域（第１の領域）
４ 第２の領域
５ チャネル形成領域（第３の領域）
６ 第２の領域
７ 不純物領域（第１の領域）
１１ ゲイト電極
１２ ゲイト絶縁膜
１３ 不純物領域
１４ オフセット領域
１５ チャネル形成領域（第３の領域）
１６ オフセット領域
１７ 不純物領域（第１の領域）
Claims (3)
- 絶縁表面上に形成された、非晶質珪素の結晶化を促進する金属元素を含む結晶性の珪素膜をパターニングして形成された活性層と、
前記活性層上に接して形成されたゲイト絶縁膜と、
前記ゲイト絶縁膜上に接して形成されたゲイト電極とを有する薄膜トランジスタを含む半導体装置において、
前記活性層は、チャネル形成領域と、Ｎ型またはＰ型の不純物元素を有するソース領域およびドレイン領域と、前記ソース領域およびドレイン領域と前記チャネル形成領域との間で且つ前記ゲイト電極と重ならない領域に配置された、前記不純物元素が前記ソース領域およびドレイン領域よりも低濃度あるいは実質的に真性の領域とを有し、
前記結晶性の珪素膜は、前記絶縁表面上に非晶質珪素膜を形成した後、前記非晶質珪素膜上に局所的に接するように、前記結晶化を促進するＮｉを含む膜を形成し、前記Ｎｉを含む膜が前記非晶質珪素膜の表面に局所的に接した状態で前記非晶質珪素膜を加熱してＮｉを前記非晶質珪素膜中に拡散させ形成されたものであり、
前記活性層の前記チャネル形成領域を除く領域の全体に酸素、窒素、炭素の少なくとも１つが添加され、
前記活性層の前記チャネル形成領域を除く領域の方が、前記チャネル形成領域よりも酸素、窒素、炭素の全体の濃度が高いことを特徴とする半導体装置。 - 請求項１において、前記不純物元素が前記ソース領域およびドレイン領域よりも低濃度あるいは実質的に真性の領域と前記ソース領域との境界から離れた前記ソース領域の一部及び前記不純物元素が前記ソース領域およびドレイン領域よりも低濃度あるいは実質的に真性の領域と前記ドレイン領域との境界から離れた前記ドレイン領域の一部にシリサイド領域を有することを特徴とする半導体装置。
- 請求項２において、前記シリサイド領域はチタン、タングステン、白金、パラジウムまたはニッケルのシリサイドからなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000269735A JP3765975B2 (ja) | 2000-09-06 | 2000-09-06 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000269735A JP3765975B2 (ja) | 2000-09-06 | 2000-09-06 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36221498A Division JP3765936B2 (ja) | 1998-12-21 | 1998-12-21 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001102596A JP2001102596A (ja) | 2001-04-13 |
| JP3765975B2 true JP3765975B2 (ja) | 2006-04-12 |
Family
ID=18756288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000269735A Expired - Fee Related JP3765975B2 (ja) | 2000-09-06 | 2000-09-06 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3765975B2 (ja) |
-
2000
- 2000-09-06 JP JP2000269735A patent/JP3765975B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001102596A (ja) | 2001-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100287776B1 (ko) | 반도체장치및그제작방법 | |
| US6210997B1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2794678B2 (ja) | 絶縁ゲイト型半導体装置およびその作製方法 | |
| KR100265179B1 (ko) | 반도체장치와 그의 제작방법 | |
| US8017506B2 (en) | Semiconductor device and method for forming the same | |
| US5508533A (en) | Semiconductor device and method of fabricating same | |
| JP3539821B2 (ja) | 半導体装置の作製方法 | |
| JP4802364B2 (ja) | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法 | |
| US6452213B1 (en) | Semiconductor device having first, second and third non-crystalline films sequentially formed on insulating base with second film having thermal conductivity not lower than that of first film and not higher than that of third film, and method of manufacturing the same | |
| KR20020091815A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JP4364930B2 (ja) | 半導体装置 | |
| JPH1197706A (ja) | 半導体装置およびその作製方法 | |
| JP3134910B2 (ja) | 半導体装置の作製方法および液晶ディスプレイ用集積回路の作製方法 | |
| JP3840697B2 (ja) | 半導体装置の製造方法、アクティブマトリクス基板の製造方法、および液晶表示装置の製造方法 | |
| JP3765936B2 (ja) | 半導体装置の作製方法 | |
| JP4430130B2 (ja) | 半導体装置 | |
| JP3765975B2 (ja) | 半導体装置 | |
| JP4364318B2 (ja) | 半導体装置 | |
| JP2003051600A (ja) | 薄膜トランジスタ及びその製造方法 | |
| US20210036163A1 (en) | Thin film transistor and production method therefor | |
| JP2005079319A (ja) | 半導体装置 | |
| JP2006135348A (ja) | 半導体装置およびその作製方法 | |
| JP2003197915A (ja) | 薄膜トランジスタおよび液晶表示装置 | |
| JPH06252170A (ja) | 薄膜トランジスタの製造方法 | |
| JP2000004024A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051222 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060125 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090203 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100203 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100203 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100203 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130203 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130203 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130203 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |