JPH06252170A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH06252170A JPH06252170A JP3332593A JP3332593A JPH06252170A JP H06252170 A JPH06252170 A JP H06252170A JP 3332593 A JP3332593 A JP 3332593A JP 3332593 A JP3332593 A JP 3332593A JP H06252170 A JPH06252170 A JP H06252170A
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- tft
- region
- layer
- laser irradiation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 活性層のｐ−Ｓｉ結晶などに対してダメージ
を与えることを避けつつ不純物の高濃度ドープ領域を形
成するとともにその活性化を簡易に行なうことができる
ようにして、良好で安定した動作特性を実現したＴＦＴ
を簡易に製造する。 【構成】 本発明によれば、ＴＦＴの製作にあたり、オ
ーミックコンタクト層１９の形成工程と、活性層５の結
晶粒界面のダングリングボンドのターミネート工程とを
兼ねて一度にレーザ照射またはＣＶＤ工程で行なうこと
ができ、特にレーザ照射の場合は前記 2工程とソース領
域やドレイン領域の活性化とを一度に行なえるので生産
性を大幅に向上させることができ、しかも製作されたＴ
ＦＴは水素パシベーションが施されているのでリーク電
流が抑えられ、また活性層５の活性化が施されているの
で移動度等の動作特性も良好とすることができる。
を与えることを避けつつ不純物の高濃度ドープ領域を形
成するとともにその活性化を簡易に行なうことができる
ようにして、良好で安定した動作特性を実現したＴＦＴ
を簡易に製造する。 【構成】 本発明によれば、ＴＦＴの製作にあたり、オ
ーミックコンタクト層１９の形成工程と、活性層５の結
晶粒界面のダングリングボンドのターミネート工程とを
兼ねて一度にレーザ照射またはＣＶＤ工程で行なうこと
ができ、特にレーザ照射の場合は前記 2工程とソース領
域やドレイン領域の活性化とを一度に行なえるので生産
性を大幅に向上させることができ、しかも製作されたＴ
ＦＴは水素パシベーションが施されているのでリーク電
流が抑えられ、また活性層５の活性化が施されているの
で移動度等の動作特性も良好とすることができる。
Description
【０００１】
【産業上の利用分野】本発明は薄膜トランジスタの製造
方法に関する。
方法に関する。
【０００２】
【従来の技術】多結晶シリコン薄膜トランジスタ（以
下、ｐ−ＳｉＴＦＴと略称）は、近年、液晶表示装置、
密着センサ、Ｓ−ＲＡＭ等に実用化されるようになり、
さらに開発が活発に進められている。
下、ｐ−ＳｉＴＦＴと略称）は、近年、液晶表示装置、
密着センサ、Ｓ−ＲＡＭ等に実用化されるようになり、
さらに開発が活発に進められている。
【０００３】近年、特に液晶表示装置において、その画
素部分のスイッチング用ＴＦＴと、その画像表示を行な
う部分周辺の同一基板上に前記の画素を駆動するための
周辺駆動回路系（いわゆるＬＣＤドライバ；液晶駆動回
路）とをＴＦＴにて作り込んだ構成の液晶表示装置が開
発されているが、前記のｐ−ＳｉＴＦＴは特にこの分野
に好適の技術として注目されている。
素部分のスイッチング用ＴＦＴと、その画像表示を行な
う部分周辺の同一基板上に前記の画素を駆動するための
周辺駆動回路系（いわゆるＬＣＤドライバ；液晶駆動回
路）とをＴＦＴにて作り込んだ構成の液晶表示装置が開
発されているが、前記のｐ−ＳｉＴＦＴは特にこの分野
に好適の技術として注目されている。
【０００４】ところでこのｐ−ＳｉＴＦＴの特性を向上
させるに際しての課題の一つに、ドレインリーク電流の
低減がある。これは、特に多結晶シリコン薄膜トランジ
スタの場合、接合部の結晶粒界にシリコン原子のダング
リングボンドと呼ばれるトラップ準位が存在し、良好な
ＰＮ接合が形成されていないことから、このような欠陥
を有するドレイン接合部の近傍に電場が集中して異常な
リーク電流が発生するためである。このようなリーク電
流はｐ−ＳｉＴＦＴのオフ時（ｎ型のＴＦＴではゲート
電圧が 0Ｖからマイナスのとき）に発生し、該トランジ
スタのオン／オフのスイッチング動作を十分に機能させ
ないことになる。
させるに際しての課題の一つに、ドレインリーク電流の
低減がある。これは、特に多結晶シリコン薄膜トランジ
スタの場合、接合部の結晶粒界にシリコン原子のダング
リングボンドと呼ばれるトラップ準位が存在し、良好な
ＰＮ接合が形成されていないことから、このような欠陥
を有するドレイン接合部の近傍に電場が集中して異常な
リーク電流が発生するためである。このようなリーク電
流はｐ−ＳｉＴＦＴのオフ時（ｎ型のＴＦＴではゲート
電圧が 0Ｖからマイナスのとき）に発生し、該トランジ
スタのオン／オフのスイッチング動作を十分に機能させ
ないことになる。
【０００５】このようなｐ−ＳｉＴＦＴのオフ時のリー
ク電流を低減させるための対策としては、主に次の 2つ
が考えられる。即ち、 （１）ゲート・ドレイン間の電場の集中を避ける。 （２）ドレイン接合部中の結晶の欠陥を改善する。
ク電流を低減させるための対策としては、主に次の 2つ
が考えられる。即ち、 （１）ゲート・ドレイン間の電場の集中を避ける。 （２）ドレイン接合部中の結晶の欠陥を改善する。
【０００６】このうち、（１）については、既に知られ
た技術としてＬＤＤ（ＬｉｇｈｔＤｏｐｅｄ Ｄｒａｉ
ｎ）がある。これは、ドレイン近傍で電荷分布を持たせ
ることで電場もそれに伴なって分布しドレイン接合部に
電場が集中しなくなるようにして、トランジスタのオフ
時のリーク電流の跳ね上がりを防いでゲート電圧 0Ｖ近
傍の値から上昇させないようにしようとするものであ
る。しかしながらこのＬＤＤを形成するにあたって、不
純物をイオンビームとして高濃度注入する際にドレイン
領域やソース領域などに結晶ダメージが生じるという問
題がある。
た技術としてＬＤＤ（ＬｉｇｈｔＤｏｐｅｄ Ｄｒａｉ
ｎ）がある。これは、ドレイン近傍で電荷分布を持たせ
ることで電場もそれに伴なって分布しドレイン接合部に
電場が集中しなくなるようにして、トランジスタのオフ
時のリーク電流の跳ね上がりを防いでゲート電圧 0Ｖ近
傍の値から上昇させないようにしようとするものであ
る。しかしながらこのＬＤＤを形成するにあたって、不
純物をイオンビームとして高濃度注入する際にドレイン
領域やソース領域などに結晶ダメージが生じるという問
題がある。
【０００７】そこで（２）のような根本的にｐ−ＳｉＴ
ＦＴのドレイン接合部の結晶の欠陥を改善するという方
法が着目され、水素パシベーションという技術が提案さ
れている。これは、形成されたｐ−Ｓｉからなる活性層
に外部から強制的に水素を添加して前記の結晶欠陥を改
善しようというものである。即ち、添加された水素は活
性層のシリコン原子のダングリングボンドのターミネー
タとして働くので、結晶欠陥に捕獲されていたキャリア
が放出されて粒界の電位障壁が低減されて欠陥としての
作用が解消される。このような結晶欠陥の改善による効
果としては、特にゲート電圧が小さなときのドレインリ
ーク電流の低減や移動度の向上、および、しきい値電圧
の低下やしきい値を越えてからのゲート電圧変化に対す
るドレイン電流の増加の急峻化、またそのときの飽和電
流を比較的高くすることができる、などの効果があるこ
とが知られている。
ＦＴのドレイン接合部の結晶の欠陥を改善するという方
法が着目され、水素パシベーションという技術が提案さ
れている。これは、形成されたｐ−Ｓｉからなる活性層
に外部から強制的に水素を添加して前記の結晶欠陥を改
善しようというものである。即ち、添加された水素は活
性層のシリコン原子のダングリングボンドのターミネー
タとして働くので、結晶欠陥に捕獲されていたキャリア
が放出されて粒界の電位障壁が低減されて欠陥としての
作用が解消される。このような結晶欠陥の改善による効
果としては、特にゲート電圧が小さなときのドレインリ
ーク電流の低減や移動度の向上、および、しきい値電圧
の低下やしきい値を越えてからのゲート電圧変化に対す
るドレイン電流の増加の急峻化、またそのときの飽和電
流を比較的高くすることができる、などの効果があるこ
とが知られている。
【０００８】しかしながら、このような水素パシベーシ
ョンを行なう工程を付加することによって、工程数が増
加し、工程の煩雑化を招くという問題がある。
ョンを行なう工程を付加することによって、工程数が増
加し、工程の煩雑化を招くという問題がある。
【０００９】
【発明が解決しようとする課題】上記のように、従来の
ｐ−ＳｉＴＦＴを製造するにあたり、その動作特性を向
上させるに際してＬＤＤ形成工程や水素パシベーション
工程を付加するために、その製造工程が煩雑となり生産
性が低いという問題があった。またオーミックコンタク
ト層を形成する際にイオンビームとして注入する不純物
によりドレイン領域やソース領域等に結晶ダメージが生
じるという問題があった。
ｐ−ＳｉＴＦＴを製造するにあたり、その動作特性を向
上させるに際してＬＤＤ形成工程や水素パシベーション
工程を付加するために、その製造工程が煩雑となり生産
性が低いという問題があった。またオーミックコンタク
ト層を形成する際にイオンビームとして注入する不純物
によりドレイン領域やソース領域等に結晶ダメージが生
じるという問題があった。
【００１０】本発明は、このような問題を解決するため
に成されたもので、その目的は、ドレイン領域やソース
領域のｐ−Ｓｉ結晶などに対してダメージを与えること
を避けつつ不純物が高濃度にドープされたオーミックコ
ンタクト層を形成するとともに、活性層の水素パシベー
ションとその活性化およびＬＤＤの形成を簡易に行なう
ことができ、良好で安定した動作特性を実現したＴＦＴ
を簡易に製造する製造方法を提供することにある。
に成されたもので、その目的は、ドレイン領域やソース
領域のｐ−Ｓｉ結晶などに対してダメージを与えること
を避けつつ不純物が高濃度にドープされたオーミックコ
ンタクト層を形成するとともに、活性層の水素パシベー
ションとその活性化およびＬＤＤの形成を簡易に行なう
ことができ、良好で安定した動作特性を実現したＴＦＴ
を簡易に製造する製造方法を提供することにある。
【００１１】
【課題を解決するための手段】上記問題を解決するため
に、本発明の薄膜トランジスタの製造方法は、絶縁性基
板上に素子分離された多結晶半導体の活性層を形成する
工程と、前記活性層の少なくともチャネル領域上を覆う
絶縁膜を形成する工程と、前記活性層のうちのチャネル
領域に隣接する領域に不純物をドープしてドレイン領域
およびソース領域のうち少なくともドレイン領域を形成
する第１のドープ工程と、前記不純物の元素を含む水素
化合物ガス雰囲気中で前記活性層の前記絶縁膜から露出
した前記ドレイン領域およびソース領域の表面部分にレ
ーザビームを照射して不純物を追加ドープし、前記表面
部分にオーミックコンタクト層を形成するレーザドープ
工程とを具備することを特徴としている。
に、本発明の薄膜トランジスタの製造方法は、絶縁性基
板上に素子分離された多結晶半導体の活性層を形成する
工程と、前記活性層の少なくともチャネル領域上を覆う
絶縁膜を形成する工程と、前記活性層のうちのチャネル
領域に隣接する領域に不純物をドープしてドレイン領域
およびソース領域のうち少なくともドレイン領域を形成
する第１のドープ工程と、前記不純物の元素を含む水素
化合物ガス雰囲気中で前記活性層の前記絶縁膜から露出
した前記ドレイン領域およびソース領域の表面部分にレ
ーザビームを照射して不純物を追加ドープし、前記表面
部分にオーミックコンタクト層を形成するレーザドープ
工程とを具備することを特徴としている。
【００１２】なお、前記の電界集中緩和のための不純物
低濃度ドープ領域とはいわゆるＬＤＤのことである。こ
のＬＤＤはドレイン領域やソース領域のチャネル領域に
隣接する接合部近傍に配設してもよく、あるいはドレイ
ン領域やソース領域の表面部分よりも下の部分すなわち
ドレイン領域やソース領域のオーミックコンタクト層が
形成された部分を除く残りの部分に配設してもよい。
低濃度ドープ領域とはいわゆるＬＤＤのことである。こ
のＬＤＤはドレイン領域やソース領域のチャネル領域に
隣接する接合部近傍に配設してもよく、あるいはドレイ
ン領域やソース領域の表面部分よりも下の部分すなわち
ドレイン領域やソース領域のオーミックコンタクト層が
形成された部分を除く残りの部分に配設してもよい。
【００１３】また、本発明はコプラナ型ＴＦＴの製造お
よび逆スタガ型ＴＦＴの製造のいずれの場合にも適用す
ることができることは言うまでもない。
よび逆スタガ型ＴＦＴの製造のいずれの場合にも適用す
ることができることは言うまでもない。
【００１４】
【作用】本発明によれば、ＴＦＴを製作するにあたり、
オーミックコンタクト層の形成工程と、活性層の結晶粒
界面のダングリングボンドのターミネート工程とを兼ね
て一度にレーザ照射またはＣＶＤ工程で行なうことがで
き、レーザ照射の場合は前記 2工程とドレイン領域およ
びソース領域の活性化とを同一工程で行なうことができ
る。したがって生産性を大幅に向上させることができ、
しかも製作されたＴＦＴは、水素パシベーションが施さ
れているのでリーク電流が抑えられ、また活性層の活性
化が施されているので移動度等の動作特性も良好とする
ことができる。
オーミックコンタクト層の形成工程と、活性層の結晶粒
界面のダングリングボンドのターミネート工程とを兼ね
て一度にレーザ照射またはＣＶＤ工程で行なうことがで
き、レーザ照射の場合は前記 2工程とドレイン領域およ
びソース領域の活性化とを同一工程で行なうことができ
る。したがって生産性を大幅に向上させることができ、
しかも製作されたＴＦＴは、水素パシベーションが施さ
れているのでリーク電流が抑えられ、また活性層の活性
化が施されているので移動度等の動作特性も良好とする
ことができる。
【００１５】
【実施例】以下、本発明に係る薄膜トランジスタの製造
方法の実施例を図面に基づいて詳細に説明する。
方法の実施例を図面に基づいて詳細に説明する。
【００１６】（実施例１）第１の実施例では、本発明を
ｎチャネルのコプラナ型ｐ−ＳｉＴＦＴに適用した場合
について述べる。
ｎチャネルのコプラナ型ｐ−ＳｉＴＦＴに適用した場合
について述べる。
【００１７】図１は第１の実施例のＴＦＴの製造方法を
各工程ごとに示す断面図である。
各工程ごとに示す断面図である。
【００１８】まず、透光性絶縁基板として例えばガラス
基板１を用いて、このガラス基板１上に例えばプラズマ
ＣＶＤ法によりＳｉＯx を堆積してバッファ層３を形成
する。続いて例えばプラズマＣＶＤ法によりａ−Ｓｉ
（非晶質シリコン）膜を被着しこれを島状にフォトエッ
チングして素子分離した後、例えばエキシマレーザアニ
ール法によりａ−Ｓｉを多結晶化してｐ−Ｓｉの活性層
５を形成する。そしてこれらを覆うようにＳｉＯx 膜を
被着してゲート酸化膜７を形成する。（図１−ａ） 続いてゲート酸化膜７の上に例えばスパッタ法によりＭ
ｏやＣｒのような金属膜を被着し活性層５の上面のほぼ
中央部を残してその両脇部分をフォトエッチングしてゲ
ート電極９を形成する。（図１−ｂ） そのゲート電極９をマスクとして用いて、第１のドープ
工程として活性層３のゲート電極９で被覆されることを
避けた部分にプラズマドーピング法により不純物として
Ｐ（燐）イオンを低濃度にドープしてドレイン領域１１
およびソース領域１３を形成するとともにゲート電極９
で被覆された部分にチャネル領域１５を形成する。（図
１−ｃ） そしてゲート酸化膜７をフォトエッチングして、チャネ
ル領域１５に隣接する部分を一部残して活性層５の両脇
部１７を露出させる。（図１−ｄ） 続いてレーザ照射工程として、水素で希釈したホスフィ
ンガス雰囲気中でレーザビームを上記の工程まで形成さ
れたＴＦＴに照射する。このレーザビームは特にＴＦＴ
の活性層５の露出した両脇部１７に照射する。このと
き、レーザ照射によりホスフィンガスにエネルギを与え
るとＰＨx およびＨx が生成され、さらに活性化された
ＰイオンやＨイオンが生成される。そしてゲート酸化膜
７を自己整合マスクとして用いてゲート酸化膜７から露
出した活性層５の表面部分にＰイオンがドープされ、そ
の表面部分にオーミックコンタクト層１９が形成される
とともに、ゲート酸化膜７で被覆された部分にはＰイオ
ンのドープが阻止されるのでその部分すなわちチャネル
領域１５に隣接する部分にはＬＤＤ領域２１が形成され
る。またこのときレーザ照射により与えられるエネルギ
によってＨイオンが活性層５に拡散し、多結晶シリコン
結晶粒界のダングリングボンドをターミネートして安定
的に終端させる。さらにはこのときレーザ照射により与
えられる熱エネルギによりドレイン領域１１、ソース領
域１３、ＬＤＤ領域２１など不純物が低濃度にドープさ
れた領域の活性化も行なわれる。（図１−ｅ） そして例えばプラズマＣＶＤ法により層間絶縁膜２３を
形成し、コンタクトホール２５、２７を穿設した後、Ｍ
ｏ、Ｃｒのような金属膜をスパッタ成膜しフォトエッチ
ングしてドレイン配線２９およびソース配線３１を形成
する。
基板１を用いて、このガラス基板１上に例えばプラズマ
ＣＶＤ法によりＳｉＯx を堆積してバッファ層３を形成
する。続いて例えばプラズマＣＶＤ法によりａ−Ｓｉ
（非晶質シリコン）膜を被着しこれを島状にフォトエッ
チングして素子分離した後、例えばエキシマレーザアニ
ール法によりａ−Ｓｉを多結晶化してｐ−Ｓｉの活性層
５を形成する。そしてこれらを覆うようにＳｉＯx 膜を
被着してゲート酸化膜７を形成する。（図１−ａ） 続いてゲート酸化膜７の上に例えばスパッタ法によりＭ
ｏやＣｒのような金属膜を被着し活性層５の上面のほぼ
中央部を残してその両脇部分をフォトエッチングしてゲ
ート電極９を形成する。（図１−ｂ） そのゲート電極９をマスクとして用いて、第１のドープ
工程として活性層３のゲート電極９で被覆されることを
避けた部分にプラズマドーピング法により不純物として
Ｐ（燐）イオンを低濃度にドープしてドレイン領域１１
およびソース領域１３を形成するとともにゲート電極９
で被覆された部分にチャネル領域１５を形成する。（図
１−ｃ） そしてゲート酸化膜７をフォトエッチングして、チャネ
ル領域１５に隣接する部分を一部残して活性層５の両脇
部１７を露出させる。（図１−ｄ） 続いてレーザ照射工程として、水素で希釈したホスフィ
ンガス雰囲気中でレーザビームを上記の工程まで形成さ
れたＴＦＴに照射する。このレーザビームは特にＴＦＴ
の活性層５の露出した両脇部１７に照射する。このと
き、レーザ照射によりホスフィンガスにエネルギを与え
るとＰＨx およびＨx が生成され、さらに活性化された
ＰイオンやＨイオンが生成される。そしてゲート酸化膜
７を自己整合マスクとして用いてゲート酸化膜７から露
出した活性層５の表面部分にＰイオンがドープされ、そ
の表面部分にオーミックコンタクト層１９が形成される
とともに、ゲート酸化膜７で被覆された部分にはＰイオ
ンのドープが阻止されるのでその部分すなわちチャネル
領域１５に隣接する部分にはＬＤＤ領域２１が形成され
る。またこのときレーザ照射により与えられるエネルギ
によってＨイオンが活性層５に拡散し、多結晶シリコン
結晶粒界のダングリングボンドをターミネートして安定
的に終端させる。さらにはこのときレーザ照射により与
えられる熱エネルギによりドレイン領域１１、ソース領
域１３、ＬＤＤ領域２１など不純物が低濃度にドープさ
れた領域の活性化も行なわれる。（図１−ｅ） そして例えばプラズマＣＶＤ法により層間絶縁膜２３を
形成し、コンタクトホール２５、２７を穿設した後、Ｍ
ｏ、Ｃｒのような金属膜をスパッタ成膜しフォトエッチ
ングしてドレイン配線２９およびソース配線３１を形成
する。
【００１９】このようにしてｎチャネルのコプラナ型Ｔ
ＦＴが完成する。
ＦＴが完成する。
【００２０】上記のように、本発明によれば、ＴＦＴを
製作するにあたりオーミックコンタクト層１９の形成と
活性層５の活性化と活性層５の結晶粒界面のダングリン
グボンドのターミネートとを兼ねて一度にレーザ照射工
程で行なうことができるので、生産性を大幅に向上させ
ることができ、しかも製作されたＴＦＴは水素パシベー
ションが施されているのでリーク電流が抑えられ、また
活性層５の活性化が施されているので移動度等の動作特
性も良好なものとすることができる。
製作するにあたりオーミックコンタクト層１９の形成と
活性層５の活性化と活性層５の結晶粒界面のダングリン
グボンドのターミネートとを兼ねて一度にレーザ照射工
程で行なうことができるので、生産性を大幅に向上させ
ることができ、しかも製作されたＴＦＴは水素パシベー
ションが施されているのでリーク電流が抑えられ、また
活性層５の活性化が施されているので移動度等の動作特
性も良好なものとすることができる。
【００２１】次に、上記のような製造方法におけるレー
ザ照射工程（図１−ｅ）に用いられる製造装置を説明す
る。図２はその製造装置の構造を示す図である。
ザ照射工程（図１−ｅ）に用いられる製造装置を説明す
る。図２はその製造装置の構造を示す図である。
【００２２】この製造装置は、レーザ部２０１とチャン
バ部２０３とからその主要部が構成されている。レーザ
部２０１は、例えばＸｅＣｌエキシマレーザビームを発
射するレーザ２０５源と、レーザビームを導く光学系２
０７と、ビームの強度を均一化するビームホモジナイザ
２０９とを有している。またチャンバ部２０３は、チャ
ンバ筐体２１１とガス供給部２１３とガス排出部２１５
とビーム入射窓２１７と、サンプルホルダ２１９とを有
している。
バ部２０３とからその主要部が構成されている。レーザ
部２０１は、例えばＸｅＣｌエキシマレーザビームを発
射するレーザ２０５源と、レーザビームを導く光学系２
０７と、ビームの強度を均一化するビームホモジナイザ
２０９とを有している。またチャンバ部２０３は、チャ
ンバ筐体２１１とガス供給部２１３とガス排出部２１５
とビーム入射窓２１７と、サンプルホルダ２１９とを有
している。
【００２３】まずガス排出部２１５を作動させてチャン
バ筐体２１１内を排気し、ガス供給部２１３から水素で
希釈したホスフィンガスを導入する。続いて、レーザ源
２０５から発射されたレーザビームが光学系２０７によ
り導かれビームホモジナイザ２０９でビーム強度を均一
化されて、チャンバ筐体２１１内のサンプルホルダ２１
９に載置されている図１（ｄ）に示す状態まで形成され
た製造途中のＴＦＴアレイ基板２２１に照射される。こ
のようにして、前述の図１（ｅ）に示したレーザ照射工
程を実行することができる。
バ筐体２１１内を排気し、ガス供給部２１３から水素で
希釈したホスフィンガスを導入する。続いて、レーザ源
２０５から発射されたレーザビームが光学系２０７によ
り導かれビームホモジナイザ２０９でビーム強度を均一
化されて、チャンバ筐体２１１内のサンプルホルダ２１
９に載置されている図１（ｄ）に示す状態まで形成され
た製造途中のＴＦＴアレイ基板２２１に照射される。こ
のようにして、前述の図１（ｅ）に示したレーザ照射工
程を実行することができる。
【００２４】（実施例２）この第２の実施例では、本発
明をｐチャネルの逆スタガ型ｐ−ＳｉＴＦＴに適用した
場合について述べる。
明をｐチャネルの逆スタガ型ｐ−ＳｉＴＦＴに適用した
場合について述べる。
【００２５】図３は第２の実施例のＴＦＴの製造方法を
各工程ごとに示す断面図である。
各工程ごとに示す断面図である。
【００２６】まず、透光性絶縁基板としてガラス基板３
０１を用いて、このガラス基板３０１上に例えばプラズ
マＣＶＤ法によりＳｉＯx を堆積してバッファ層３０３
を形成する。続いて例えばスパッタ法によりＭｏやＣｒ
のような金属膜を被着しフォトエッチングしてゲート電
極３０５を形成する。（図３−ａ） 続いてこれらを覆うように例えばプラズマＣＶＤ法によ
りＳｉＯx 膜を被着してゲート酸化膜３０７を形成す
る。そして例えばプラズマＣＶＤ法によりａ−Ｓｉ（非
晶質シリコン）膜を被着しこれを島状にフォトエッチン
グして素子分離した後、例えばエキシマレーザアニール
によりａ−Ｓｉを多結晶化してｐ−Ｓｉの活性層３０９
を形成する。（図３−ｂ） そしてその上に例えばプラズマＣＶＤ法により一旦Ｓｉ
Ｏx 膜を成膜し、裏面露光を用いたフォトエッチングに
より活性層３０９の上面のほぼ中央部を残してその両脇
部分上のＳｉＯx 膜を除去してストッパ層３１１を形成
し、その活性層３０９の両脇部分３１３を露出させる。
そして前記のストッパ層３１１をマスクとして用いて、
活性層３０９の露出した両脇部分３１３にプラズマドー
ピング法により不純物としてＢ（ホウ素）を低濃度にド
ープしてドレイン領域３１５およびソース領域３１７を
形成するとともにストッパ層３１１で被覆された部分に
チャネル領域３１９を形成する。（図３−ｃ） 続いてレーザ照射工程として、水素で希釈したジボラン
雰囲気中でレーザビームを上記の図３−ｃの状態まで形
成されたＴＦＴに照射する。このレーザビームは特にＴ
ＦＴの活性層３０９の露出した両脇部分３１３に照射す
る。このとき、レーザ照射によりジボランにエネルギを
与えると活性化されたＢイオンやＨイオンが生成され
る。そしてこのＢイオンが活性層３０９の露出している
両脇部分の表面部分にドープされ、その表面部分にオー
ミックコンタクト層３２１が形成されるとともに、その
オーミックコンタクト層３２１が形成された表面部分を
除いて下の部分はＢイオンが到達せず不純物低濃度ドー
プ領域のままに保たれてＬＤＤ領域３２３が形成され、
またストッパ層３１１で被覆された部分もＢイオンが到
達せずチャネル領域３１９として保たれる。またこのレ
ーザ照射により与えられるエネルギによってＨイオンが
活性層３０９に拡散し、その多結晶シリコン結晶粒界の
ダングリングボンドをターミネートして安定的に終端さ
せる。このときレーザ照射によって与えられる熱エネル
ギによりチャネル領域３１９、ドレイン領域３１５、ソ
ース領域３１７、ＬＤＤ領域３２３など不純物が低濃度
にドープされた領域の活性化も行なわれる。（図３−
ｄ） 続いてオーミックコンタクト層３２１の表面ほぼ全面を
覆うようにＭｏを被着した後、アニーリングおよび不要
部分の剥離を行なってシリサイド層３２５を形成し、そ
の上にアルミニウム膜をスパッタ成膜しフォトエッチン
グしてドレイン電極３２７およびソース電極３２９を形
成する。（図３−ｅ） そして例えばプラズマＣＶＤ法により保護膜３３１を形
成しこれにコンタクトホール３３３、３３５を穿設し、
さらにアルミニウム膜をスパッタ成膜しこれをパターニ
ングしてドレイン配線３３７およびソース配線３３９を
形成する。
０１を用いて、このガラス基板３０１上に例えばプラズ
マＣＶＤ法によりＳｉＯx を堆積してバッファ層３０３
を形成する。続いて例えばスパッタ法によりＭｏやＣｒ
のような金属膜を被着しフォトエッチングしてゲート電
極３０５を形成する。（図３−ａ） 続いてこれらを覆うように例えばプラズマＣＶＤ法によ
りＳｉＯx 膜を被着してゲート酸化膜３０７を形成す
る。そして例えばプラズマＣＶＤ法によりａ−Ｓｉ（非
晶質シリコン）膜を被着しこれを島状にフォトエッチン
グして素子分離した後、例えばエキシマレーザアニール
によりａ−Ｓｉを多結晶化してｐ−Ｓｉの活性層３０９
を形成する。（図３−ｂ） そしてその上に例えばプラズマＣＶＤ法により一旦Ｓｉ
Ｏx 膜を成膜し、裏面露光を用いたフォトエッチングに
より活性層３０９の上面のほぼ中央部を残してその両脇
部分上のＳｉＯx 膜を除去してストッパ層３１１を形成
し、その活性層３０９の両脇部分３１３を露出させる。
そして前記のストッパ層３１１をマスクとして用いて、
活性層３０９の露出した両脇部分３１３にプラズマドー
ピング法により不純物としてＢ（ホウ素）を低濃度にド
ープしてドレイン領域３１５およびソース領域３１７を
形成するとともにストッパ層３１１で被覆された部分に
チャネル領域３１９を形成する。（図３−ｃ） 続いてレーザ照射工程として、水素で希釈したジボラン
雰囲気中でレーザビームを上記の図３−ｃの状態まで形
成されたＴＦＴに照射する。このレーザビームは特にＴ
ＦＴの活性層３０９の露出した両脇部分３１３に照射す
る。このとき、レーザ照射によりジボランにエネルギを
与えると活性化されたＢイオンやＨイオンが生成され
る。そしてこのＢイオンが活性層３０９の露出している
両脇部分の表面部分にドープされ、その表面部分にオー
ミックコンタクト層３２１が形成されるとともに、その
オーミックコンタクト層３２１が形成された表面部分を
除いて下の部分はＢイオンが到達せず不純物低濃度ドー
プ領域のままに保たれてＬＤＤ領域３２３が形成され、
またストッパ層３１１で被覆された部分もＢイオンが到
達せずチャネル領域３１９として保たれる。またこのレ
ーザ照射により与えられるエネルギによってＨイオンが
活性層３０９に拡散し、その多結晶シリコン結晶粒界の
ダングリングボンドをターミネートして安定的に終端さ
せる。このときレーザ照射によって与えられる熱エネル
ギによりチャネル領域３１９、ドレイン領域３１５、ソ
ース領域３１７、ＬＤＤ領域３２３など不純物が低濃度
にドープされた領域の活性化も行なわれる。（図３−
ｄ） 続いてオーミックコンタクト層３２１の表面ほぼ全面を
覆うようにＭｏを被着した後、アニーリングおよび不要
部分の剥離を行なってシリサイド層３２５を形成し、そ
の上にアルミニウム膜をスパッタ成膜しフォトエッチン
グしてドレイン電極３２７およびソース電極３２９を形
成する。（図３−ｅ） そして例えばプラズマＣＶＤ法により保護膜３３１を形
成しこれにコンタクトホール３３３、３３５を穿設し、
さらにアルミニウム膜をスパッタ成膜しこれをパターニ
ングしてドレイン配線３３７およびソース配線３３９を
形成する。
【００２７】このようにしてｐチャネルの逆スタガ型Ｔ
ＦＴが完成する。（図３−ｆ） 上記のように、本発明によれば、ＴＦＴを製作するにあ
たりオーミックコンタクト層３２１の形成と活性層３０
９の活性化と活性層３０９の結晶粒界面のダングリング
ボンドのターミネート（水素パシベーション）とを兼ね
て一度にレーザ照射工程で行なうことができるので、生
産性を大幅に向上させることができ、しかも製作された
ＴＦＴは水素パシベーションが施されているのでリーク
電流が抑えられ、また活性層３０９の活性化が施されて
いるので移動度等の動作特性も良好なものとすることが
できる。
ＦＴが完成する。（図３−ｆ） 上記のように、本発明によれば、ＴＦＴを製作するにあ
たりオーミックコンタクト層３２１の形成と活性層３０
９の活性化と活性層３０９の結晶粒界面のダングリング
ボンドのターミネート（水素パシベーション）とを兼ね
て一度にレーザ照射工程で行なうことができるので、生
産性を大幅に向上させることができ、しかも製作された
ＴＦＴは水素パシベーションが施されているのでリーク
電流が抑えられ、また活性層３０９の活性化が施されて
いるので移動度等の動作特性も良好なものとすることが
できる。
【００２８】（実施例３）この第３の実施例では、本発
明をｎチャネルのコプラナ型ｐ−ＳｉＴＦＴの製造に適
用しオーミックコンタクト層を選択的に堆積して形成す
る場合について説明する。図４は、第３の実施例のＴＦ
Ｔの製造方法を各工程ごとに示す断面図である。
明をｎチャネルのコプラナ型ｐ−ＳｉＴＦＴの製造に適
用しオーミックコンタクト層を選択的に堆積して形成す
る場合について説明する。図４は、第３の実施例のＴＦ
Ｔの製造方法を各工程ごとに示す断面図である。
【００２９】まず、透光性絶縁基板としてガラス基板４
０１を用いて、このガラス基板４０１上に例えばプラズ
マＣＶＤ法によりＳｉＯx を堆積してバッファ層４０３
を形成する。続いて例えばプラズマＣＶＤ法によりａ−
Ｓｉ（非晶質シリコン）膜を被着しこれを島状にフォト
エッチングして素子分離した後、例えばエキシマレーザ
アニールによりａ−Ｓｉを多結晶化してｐ−Ｓｉの活性
層４０５を形成する。そしてこれらを覆うようにＳｉＯ
x 膜を被着してゲート酸化膜４０７を形成する。（図４
−ａ） 続いてゲート酸化膜４０７の上に例えばスパッタ法によ
りＭｏやＣｒのような金属膜を被着し活性層４０５の上
面の中央部を残してその両脇部分をフォトエッチングし
てゲート電極４０９を形成する。（図４−ｂ） そして活性層４０５の両脇部４１１に対応する部分のゲ
ート酸化膜４０７をフォトエッチングにより除去して活
性層４０５の両脇部４１１を露出させる。（図４−ｃ） 続いて選択成長法により、前記の活性層４０５の露出し
ている両脇部４１１上およびゲート電極４０９上に選択
的にｎ+ ドープシリコンを被着させ、活性層４０５の露
出している両脇部４１１上にオーミックコンタクト層４
１３を形成する。このとき用いる選択成長法について
は、例えばK.Baert,et.al;Mat.Res.Soc.Symp.Proc.,Vol
164.,1990,pp359 〜 364に詳細に記載されている。具体
的には、本実施例では例えば原料ガスとしてＳｉＨ4 、
ＰＨ3 、ＳｉＦ4 を用いて、ＳｉＨ4 に 0.1ｍｏｌ％の
ＰＨ3 を添加したガスの流量を 1〜 3ｓｃｃｍとし、Ｓ
ｉＦ4 ガスの流量を90ｓｃｃｍとし、基板温度を 310〜
350℃とし、ＲＦパワーを50〜70Ｗの範囲の条件に設定
したＲＦプラズマＣＶＤ法によりｎ+ ドープシリコンを
選択成長させた。このとき、ｎ+ ドープシリコンを選択
成長させる際のＣＶＤ工程で与えられる熱エネルギ等に
より活性化されたＨイオンが生成される。このＨイオン
が活性層４０５に拡散し、多結晶シリコン結晶粒界のダ
ングリングボンドをターミネートして安定的に終端させ
る。（図４−ｄ） そして前述のゲート電極４０９をマスクとして用いて自
己整合的に不純物をドーピングして、ドレイン領域４１
５、ソース領域４１７およびＬＤＤ領域４１９を形成す
るとともにゲート電極４０９で被服された部分にチャネ
ル領域４２１を形成する。（図４−ｅ） 続いて図４−ｅに示す状態まで形成されたＴＦＴに例え
ばＸｅＣｌエキシマレーザビームを 100〜 400ｍＪ／ｃ
ｍ2 の範囲の強度で照射してアニーリングを施すこと
で、前記のｎ+ ドープシリコンからなるオーミックコン
タクト層４１３中の水素イオンを活性層４０５に拡散さ
せ、多結晶シリコン結晶粒界のダングリングボンドをタ
ーミネートして安定的に終端させる。このときレーザ照
射によって与えられる熱エネルギにより、ドレイン領域
４１５、ソース領域４１７、ＬＤＤ領域４１９など不純
物が低濃度にドープされた領域の活性化も行なわれる。
（図４−ｆ） そして例えばプラズマＣＶＤ法により層間絶縁膜４２３
を形成し、コンタクトホール４２５を穿設した後、Ｍ
ｏ、Ｃｒのような金属膜をスパッタ成膜しフォトエッチ
ングしてドレイン配線４２７およびソース配線４２９を
形成する。
０１を用いて、このガラス基板４０１上に例えばプラズ
マＣＶＤ法によりＳｉＯx を堆積してバッファ層４０３
を形成する。続いて例えばプラズマＣＶＤ法によりａ−
Ｓｉ（非晶質シリコン）膜を被着しこれを島状にフォト
エッチングして素子分離した後、例えばエキシマレーザ
アニールによりａ−Ｓｉを多結晶化してｐ−Ｓｉの活性
層４０５を形成する。そしてこれらを覆うようにＳｉＯ
x 膜を被着してゲート酸化膜４０７を形成する。（図４
−ａ） 続いてゲート酸化膜４０７の上に例えばスパッタ法によ
りＭｏやＣｒのような金属膜を被着し活性層４０５の上
面の中央部を残してその両脇部分をフォトエッチングし
てゲート電極４０９を形成する。（図４−ｂ） そして活性層４０５の両脇部４１１に対応する部分のゲ
ート酸化膜４０７をフォトエッチングにより除去して活
性層４０５の両脇部４１１を露出させる。（図４−ｃ） 続いて選択成長法により、前記の活性層４０５の露出し
ている両脇部４１１上およびゲート電極４０９上に選択
的にｎ+ ドープシリコンを被着させ、活性層４０５の露
出している両脇部４１１上にオーミックコンタクト層４
１３を形成する。このとき用いる選択成長法について
は、例えばK.Baert,et.al;Mat.Res.Soc.Symp.Proc.,Vol
164.,1990,pp359 〜 364に詳細に記載されている。具体
的には、本実施例では例えば原料ガスとしてＳｉＨ4 、
ＰＨ3 、ＳｉＦ4 を用いて、ＳｉＨ4 に 0.1ｍｏｌ％の
ＰＨ3 を添加したガスの流量を 1〜 3ｓｃｃｍとし、Ｓ
ｉＦ4 ガスの流量を90ｓｃｃｍとし、基板温度を 310〜
350℃とし、ＲＦパワーを50〜70Ｗの範囲の条件に設定
したＲＦプラズマＣＶＤ法によりｎ+ ドープシリコンを
選択成長させた。このとき、ｎ+ ドープシリコンを選択
成長させる際のＣＶＤ工程で与えられる熱エネルギ等に
より活性化されたＨイオンが生成される。このＨイオン
が活性層４０５に拡散し、多結晶シリコン結晶粒界のダ
ングリングボンドをターミネートして安定的に終端させ
る。（図４−ｄ） そして前述のゲート電極４０９をマスクとして用いて自
己整合的に不純物をドーピングして、ドレイン領域４１
５、ソース領域４１７およびＬＤＤ領域４１９を形成す
るとともにゲート電極４０９で被服された部分にチャネ
ル領域４２１を形成する。（図４−ｅ） 続いて図４−ｅに示す状態まで形成されたＴＦＴに例え
ばＸｅＣｌエキシマレーザビームを 100〜 400ｍＪ／ｃ
ｍ2 の範囲の強度で照射してアニーリングを施すこと
で、前記のｎ+ ドープシリコンからなるオーミックコン
タクト層４１３中の水素イオンを活性層４０５に拡散さ
せ、多結晶シリコン結晶粒界のダングリングボンドをタ
ーミネートして安定的に終端させる。このときレーザ照
射によって与えられる熱エネルギにより、ドレイン領域
４１５、ソース領域４１７、ＬＤＤ領域４１９など不純
物が低濃度にドープされた領域の活性化も行なわれる。
（図４−ｆ） そして例えばプラズマＣＶＤ法により層間絶縁膜４２３
を形成し、コンタクトホール４２５を穿設した後、Ｍ
ｏ、Ｃｒのような金属膜をスパッタ成膜しフォトエッチ
ングしてドレイン配線４２７およびソース配線４２９を
形成する。
【００３０】このようにしてｎチャネルのコプラナ型Ｔ
ＦＴが完成する。
ＦＴが完成する。
【００３１】上記のように、本発明によれば、ＴＦＴを
製作するにあたりオーミックコンタクト層４１３を選択
成長法により形成し、また活性層４０５の活性化と活性
層４０５の結晶粒界面のダングリングボンドのターミネ
ートとを兼ねて一度のレーザ照射工程で行なうことがで
きるので、生産性を大幅に向上させることができ、しか
も製作されたＴＦＴは水素パシベーションが施されてい
るのでリーク電流が抑えられ、また活性層４０５の活性
化が施されているので移動度等の動作特性も良好なもの
とすることができる。
製作するにあたりオーミックコンタクト層４１３を選択
成長法により形成し、また活性層４０５の活性化と活性
層４０５の結晶粒界面のダングリングボンドのターミネ
ートとを兼ねて一度のレーザ照射工程で行なうことがで
きるので、生産性を大幅に向上させることができ、しか
も製作されたＴＦＴは水素パシベーションが施されてい
るのでリーク電流が抑えられ、また活性層４０５の活性
化が施されているので移動度等の動作特性も良好なもの
とすることができる。
【００３２】（実施例４）この第４の実施例では、本発
明を逆スタガ型ｐ−ＳｉＴＦＴの製造に適用しオーミッ
クコンタクト層を堆積して形成する場合について説明す
る。図５は、第４の実施例のＴＦＴの製造方法を各工程
ごとに示す断面図である。
明を逆スタガ型ｐ−ＳｉＴＦＴの製造に適用しオーミッ
クコンタクト層を堆積して形成する場合について説明す
る。図５は、第４の実施例のＴＦＴの製造方法を各工程
ごとに示す断面図である。
【００３３】まず、透光性絶縁基板としてガラス基板５
０１を用いて、このガラス基板５０１上に例えばプラズ
マＣＶＤ法によりＳｉＯx を堆積してバッファ層５０３
を形成する。続いて例えばスパッタ法によりＭｏやＣｒ
のような金属膜を被着しフォトエッチングしてゲート電
極５０５を形成する。そしてこれらを覆うようにＳｉＯ
x 膜を被着してゲート酸化膜５０７を形成する。（図５
−ａ） 続いて例えばプラズマＣＶＤ法によりａ−Ｓｉ（非晶質
シリコン）膜を被着した後、例えばエキシマレーザアニ
ールによりａ−Ｓｉを多結晶化してｐ−Ｓｉとし、これ
をフォトエッチングして島状に素子分離して活性層５０
９を形成する。（図５−ｂ） そしてその上に例えばプラズマＣＶＤ法により一旦Ｓｉ
Ｏx 膜を成膜し、裏面露光を用いたフォトエッチングに
より活性層５０９の上面のほぼ中央部を残してその両脇
部分５１１上のＳｉＯx 膜を除去してストッパ層５１３
を形成し、その活性層５０９の両脇部分５１１を露出さ
せる。（図５−ｃ） 続いて選択成長法により、前記の活性層５０９の露出し
ている両脇部５１１上に選択的にｎ+ ドープシリコンを
被着させてオーミックコンタクト層５１５を形成する。
このとき用いる選択成長法については、上述の第３の実
施例と同様の方法を用いればよい。このとき、ｎ+ ドー
プシリコンを選択成長させるＣＶＤ工程で与えられる熱
エネルギ等により、活性化されたＨイオンが生成され
る。このＨイオンが活性層５０９に拡散し、多結晶シリ
コン結晶粒界のダングリングボンドをターミネートして
安定的に終端させる。さらにはこのとき与えられる熱エ
ネルギにより活性層５０９の不純物が低濃度にドープさ
れた領域の活性化も行なわれる。（図５−ｄ） そして前述のストッパ層５１３をマスクとして用いて、
ストッパ層５１３で覆われることを避けた活性層５０９
の両脇部５１１に不純物をドーピングして、ドレイン領
域５１７、ソース領域５１９を形成するとともにストッ
パ層５１３で被覆された部分にはチャネル領域５２１を
形成する。
０１を用いて、このガラス基板５０１上に例えばプラズ
マＣＶＤ法によりＳｉＯx を堆積してバッファ層５０３
を形成する。続いて例えばスパッタ法によりＭｏやＣｒ
のような金属膜を被着しフォトエッチングしてゲート電
極５０５を形成する。そしてこれらを覆うようにＳｉＯ
x 膜を被着してゲート酸化膜５０７を形成する。（図５
−ａ） 続いて例えばプラズマＣＶＤ法によりａ−Ｓｉ（非晶質
シリコン）膜を被着した後、例えばエキシマレーザアニ
ールによりａ−Ｓｉを多結晶化してｐ−Ｓｉとし、これ
をフォトエッチングして島状に素子分離して活性層５０
９を形成する。（図５−ｂ） そしてその上に例えばプラズマＣＶＤ法により一旦Ｓｉ
Ｏx 膜を成膜し、裏面露光を用いたフォトエッチングに
より活性層５０９の上面のほぼ中央部を残してその両脇
部分５１１上のＳｉＯx 膜を除去してストッパ層５１３
を形成し、その活性層５０９の両脇部分５１１を露出さ
せる。（図５−ｃ） 続いて選択成長法により、前記の活性層５０９の露出し
ている両脇部５１１上に選択的にｎ+ ドープシリコンを
被着させてオーミックコンタクト層５１５を形成する。
このとき用いる選択成長法については、上述の第３の実
施例と同様の方法を用いればよい。このとき、ｎ+ ドー
プシリコンを選択成長させるＣＶＤ工程で与えられる熱
エネルギ等により、活性化されたＨイオンが生成され
る。このＨイオンが活性層５０９に拡散し、多結晶シリ
コン結晶粒界のダングリングボンドをターミネートして
安定的に終端させる。さらにはこのとき与えられる熱エ
ネルギにより活性層５０９の不純物が低濃度にドープさ
れた領域の活性化も行なわれる。（図５−ｄ） そして前述のストッパ層５１３をマスクとして用いて、
ストッパ層５１３で覆われることを避けた活性層５０９
の両脇部５１１に不純物をドーピングして、ドレイン領
域５１７、ソース領域５１９を形成するとともにストッ
パ層５１３で被覆された部分にはチャネル領域５２１を
形成する。
【００３４】。このとき不純物は活性層の膜厚方向の途
中まで到達するがそれ以上は到達せず、この不純物が到
達しないままで残った活性層５０９の下方の部分にＬＤ
Ｄ領域５２３が形成される。あるいはこの活性層５０９
の両脇部５１１を膜厚方向にわたり全体的にＬＤＤ領域
５２３として形成してもよい。（図５−ｅ） 続いて図５−ｅに示す状態のＴＦＴに表面から例えばＸ
ｅＣｌエキシマレーザビームを 100〜 400ｍＪ／ｃｍ2
の範囲の強度で照射してアニーリングを施すことで、前
記のｎ+ ドープシリコンからなるオーミックコンタクト
層５１５中の水素イオンを活性層５０９のチャネル領域
５２１に拡散させ、多結晶シリコン結晶粒界のダングリ
ングボンドをターミネートして安定的に終端させる。こ
のとき、レーザ照射により与えられる熱エネルギにより
チャネル領域５２１、ドレイン領域５１７、ソース領域
５１９、ＬＤＤ領域５２３など不純物が低濃度にドープ
された領域の活性化も行なわれる。（図５−ｆ） そして例えばプラズマＣＶＤ法により層間絶縁膜５２５
を形成し、コンタクトホール５２７を穿設した後、Ｍ
ｏ、Ｃｒのような金属膜をスパッタ成膜しフォトエッチ
ングしてドレイン配線５２９およびソース配線５３１を
形成する。（図５−ｇ） このようにしてｎチャネルの逆スタガ型ｐ−ＳｉＴＦＴ
が完成する。
中まで到達するがそれ以上は到達せず、この不純物が到
達しないままで残った活性層５０９の下方の部分にＬＤ
Ｄ領域５２３が形成される。あるいはこの活性層５０９
の両脇部５１１を膜厚方向にわたり全体的にＬＤＤ領域
５２３として形成してもよい。（図５−ｅ） 続いて図５−ｅに示す状態のＴＦＴに表面から例えばＸ
ｅＣｌエキシマレーザビームを 100〜 400ｍＪ／ｃｍ2
の範囲の強度で照射してアニーリングを施すことで、前
記のｎ+ ドープシリコンからなるオーミックコンタクト
層５１５中の水素イオンを活性層５０９のチャネル領域
５２１に拡散させ、多結晶シリコン結晶粒界のダングリ
ングボンドをターミネートして安定的に終端させる。こ
のとき、レーザ照射により与えられる熱エネルギにより
チャネル領域５２１、ドレイン領域５１７、ソース領域
５１９、ＬＤＤ領域５２３など不純物が低濃度にドープ
された領域の活性化も行なわれる。（図５−ｆ） そして例えばプラズマＣＶＤ法により層間絶縁膜５２５
を形成し、コンタクトホール５２７を穿設した後、Ｍ
ｏ、Ｃｒのような金属膜をスパッタ成膜しフォトエッチ
ングしてドレイン配線５２９およびソース配線５３１を
形成する。（図５−ｇ） このようにしてｎチャネルの逆スタガ型ｐ−ＳｉＴＦＴ
が完成する。
【００３５】このように逆スタガ型ｐ−ＳｉＴＦＴにお
いても、本発明は有効であって、オーミックコンタクト
層５１５を選択成長法により形成し、また活性層５０９
の活性化と活性層５０９の結晶粒界面のダングリングボ
ンドのターミネートとを兼ねて一度のレーザ照射工程で
行なうことができるので、生産性を大幅に向上させるこ
とができ、しかも製作されたＴＦＴは水素パシベーショ
ンが施されているのでリーク電流が抑えられ、また活性
層５０９の活性化が施されているので移動度等の動作特
性も良好なものとすることができる。
いても、本発明は有効であって、オーミックコンタクト
層５１５を選択成長法により形成し、また活性層５０９
の活性化と活性層５０９の結晶粒界面のダングリングボ
ンドのターミネートとを兼ねて一度のレーザ照射工程で
行なうことができるので、生産性を大幅に向上させるこ
とができ、しかも製作されたＴＦＴは水素パシベーショ
ンが施されているのでリーク電流が抑えられ、また活性
層５０９の活性化が施されているので移動度等の動作特
性も良好なものとすることができる。
【００３６】このように、本発明によれば、従来の別工
程の水素パシベーション工程や数十時間もの時間が必要
な炉アニール工程等を用いることなく、簡易で短時間に
行なえるレーザ照射による活性化を行なうことによっ
て、従来のＴＦＴと同様あるいはそれを凌駕する性能を
有するＴＦＴを簡易かつ安定的に高スループットで得る
ことができる。
程の水素パシベーション工程や数十時間もの時間が必要
な炉アニール工程等を用いることなく、簡易で短時間に
行なえるレーザ照射による活性化を行なうことによっ
て、従来のＴＦＴと同様あるいはそれを凌駕する性能を
有するＴＦＴを簡易かつ安定的に高スループットで得る
ことができる。
【００３７】なお、第３、第４の実施例ではｎチャネル
のｐ−ＳｉＴＦＴを製造する場合を説明したが、本発明
はｐチャネルのｐ−ＳｉＴＦＴにも適用できる。その場
合には活性層にドープする不純物をｐ型のものに変更す
ればよいことは言うまでもない。また、第３、第４の実
施例では図５−ｄに示すｎ+ ドープシリコンを選択成長
させた後に図５−ｅに示す不純物ドーピングを行なって
いるが、これを逆の順序とし、図５−ｅに示す不純物ド
ーピングを行なった後に図５−ｄに示すｎ+ ドープシリ
コンを選択成長させるようにしてもよい。
のｐ−ＳｉＴＦＴを製造する場合を説明したが、本発明
はｐチャネルのｐ−ＳｉＴＦＴにも適用できる。その場
合には活性層にドープする不純物をｐ型のものに変更す
ればよいことは言うまでもない。また、第３、第４の実
施例では図５−ｄに示すｎ+ ドープシリコンを選択成長
させた後に図５−ｅに示す不純物ドーピングを行なって
いるが、これを逆の順序とし、図５−ｅに示す不純物ド
ーピングを行なった後に図５−ｄに示すｎ+ ドープシリ
コンを選択成長させるようにしてもよい。
【００３８】その他、本発明の要旨を逸脱しない範囲
で、ＴＦＴの各部位の形成材料などの変更が種々可能で
あることは言うまでもない。
で、ＴＦＴの各部位の形成材料などの変更が種々可能で
あることは言うまでもない。
【００３９】
【発明の効果】以上、詳細な説明で明示したように、本
発明の製造方法によれば、活性層のｐ−Ｓｉ結晶などに
対してダメージを与えることを避けつつオーミックコン
タクト層を形成するとともに、活性層の水素パシベーシ
ョンおよび活性化を簡易に行なうことができ、良好で安
定した動作特性を実現したＴＦＴを簡易に製造すること
ができる。
発明の製造方法によれば、活性層のｐ−Ｓｉ結晶などに
対してダメージを与えることを避けつつオーミックコン
タクト層を形成するとともに、活性層の水素パシベーシ
ョンおよび活性化を簡易に行なうことができ、良好で安
定した動作特性を実現したＴＦＴを簡易に製造すること
ができる。
【図１】第１の実施例の製造方法を示すＴＦＴ断面図。
【図２】第２の実施例の製造方法を示すＴＦＴ断面図。
【図３】本発明の製造方法に用いるレーザ照射装置の構
造を示す図。
造を示す図。
【図４】第３の実施例の製造方法を示すＴＦＴ断面図。
【図５】第４の実施例の製造方法を示すＴＦＴ断面図。
１…ガラス基板、３…バッファ層、５…活性層、７…ゲ
ート酸化膜、９…ゲート電極、１１…ドレイン領域、１
３…ソース領域、１５…チャネル領域、１７…活性層の
露出した両脇部、１９…オーミックコンタクト層、２１
…ＬＤＤ領域、２３…保護層、２５、２７…コンタクト
ホール、２９…ドレイン配線、３１…ソース配線
ート酸化膜、９…ゲート電極、１１…ドレイン領域、１
３…ソース領域、１５…チャネル領域、１７…活性層の
露出した両脇部、１９…オーミックコンタクト層、２１
…ＬＤＤ領域、２３…保護層、２５、２７…コンタクト
ホール、２９…ドレイン配線、３１…ソース配線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 川久 慶人 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内
Claims (1)
- 【請求項１】 絶縁性基板上に素子分離された多結晶半
導体の活性層を形成する工程と、 前記活性層の少なくともチャネル領域上を覆う絶縁膜を
形成する工程と、 前記活性層のうちのチャネル領域に隣接する領域に不純
物をドープしてドレイン領域およびソース領域のうち少
なくともドレイン領域を形成する第１のドープ工程と、 前記不純物の元素を含む水素化合物ガス雰囲気中で前記
活性層の前記絶縁膜から露出した前記ドレイン領域およ
びソース領域の表面部分にレーザビームを照射して不純
物を追加ドープし、前記表面部分にオーミックコンタク
ト層を形成するレーザドープ工程とを具備することを特
徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3332593A JPH06252170A (ja) | 1993-02-23 | 1993-02-23 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3332593A JPH06252170A (ja) | 1993-02-23 | 1993-02-23 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06252170A true JPH06252170A (ja) | 1994-09-09 |
Family
ID=12383410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3332593A Withdrawn JPH06252170A (ja) | 1993-02-23 | 1993-02-23 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06252170A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5739043A (en) * | 1992-03-25 | 1998-04-14 | Kanegafuchi Chemical Industry Co., Ltd. | Method for producing a substrate having crystalline silicon nuclei for forming a polysilicon thin film |
| US5824574A (en) * | 1995-03-17 | 1998-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor material, a semiconductor device using the same, and a manufacturing method thereof |
| US6444506B1 (en) * | 1995-10-25 | 2002-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing silicon thin film devices using laser annealing in a hydrogen mixture gas followed by nitride formation |
| KR100443034B1 (ko) * | 1995-10-13 | 2004-10-08 | 소니 가부시끼 가이샤 | 박막반도체장치 |
| JP2011009730A (ja) * | 2009-05-28 | 2011-01-13 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及びその作製方法、表示装置及びその作製方法、並びに電子機器 |
-
1993
- 1993-02-23 JP JP3332593A patent/JPH06252170A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5739043A (en) * | 1992-03-25 | 1998-04-14 | Kanegafuchi Chemical Industry Co., Ltd. | Method for producing a substrate having crystalline silicon nuclei for forming a polysilicon thin film |
| US5824574A (en) * | 1995-03-17 | 1998-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor material, a semiconductor device using the same, and a manufacturing method thereof |
| US6373075B1 (en) * | 1995-03-17 | 2002-04-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising a semiconductor film having substantially no grain boundary |
| US6610996B2 (en) * | 1995-03-17 | 2003-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device using a semiconductor film having substantially no grain boundary |
| KR100443034B1 (ko) * | 1995-10-13 | 2004-10-08 | 소니 가부시끼 가이샤 | 박막반도체장치 |
| US6444506B1 (en) * | 1995-10-25 | 2002-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing silicon thin film devices using laser annealing in a hydrogen mixture gas followed by nitride formation |
| JP2011009730A (ja) * | 2009-05-28 | 2011-01-13 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及びその作製方法、表示装置及びその作製方法、並びに電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100287776B1 (ko) | 반도체장치및그제작방법 | |
| US7528406B2 (en) | Semiconductor integrated circuit and method of fabricating same | |
| US6875999B2 (en) | Semiconductor integrated circuit | |
| US5508533A (en) | Semiconductor device and method of fabricating same | |
| US5834071A (en) | Method for forming a thin film transistor | |
| KR19980016968A (ko) | 셀프얼라인 박막트랜지스터 제조방법 | |
| JPH06252170A (ja) | 薄膜トランジスタの製造方法 | |
| JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH09260671A (ja) | 薄膜トランジスタおよびそれを用いた液晶表示装置 | |
| JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
| JP3134910B2 (ja) | 半導体装置の作製方法および液晶ディスプレイ用集積回路の作製方法 | |
| JPH07202209A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH11274502A (ja) | 薄膜トランジスタおよび薄膜トランジスタの製造方法 | |
| JP3398665B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3774278B2 (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JP3765936B2 (ja) | 半導体装置の作製方法 | |
| JPH11204800A (ja) | 薄膜トランジスタ、およびその製造方法、並びに不純物導入装置 | |
| JP3413699B2 (ja) | 半導体装置およびその製造方法 | |
| JP3467571B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2705550B2 (ja) | Ｃｍｏｓ薄膜トランジスタおよびその製造方法 | |
| JPH07193252A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3181901B2 (ja) | 薄膜トランジスタ | |
| JPH09326495A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0684944A (ja) | 薄膜トランジスタ | |
| JP3953605B2 (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000509 |