JPH09260671A - 薄膜トランジスタおよびそれを用いた液晶表示装置 - Google Patents
薄膜トランジスタおよびそれを用いた液晶表示装置Info
- Publication number
- JPH09260671A JPH09260671A JP6840796A JP6840796A JPH09260671A JP H09260671 A JPH09260671 A JP H09260671A JP 6840796 A JP6840796 A JP 6840796A JP 6840796 A JP6840796 A JP 6840796A JP H09260671 A JPH09260671 A JP H09260671A
- Authority
- JP
- Japan
- Prior art keywords
- region
- hydrogen concentration
- channel region
- source
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】本発明は、ＴＦＴ特性に優れ、移動度が高く、
しかもＬＤＤ領域の活性化が容易である薄膜トランジス
タおよび低消費電力・高速駆動が可能な液晶表示装置を
提供することを目的とする。 【解決手段】ゲート電極と、前記ゲート電極にゲート絶
縁膜を介して設けられたチャネル領域と、前記チャネル
領域の両側に設けられたソース領域およびドレイン領域
とを具備し、前記チャネル領域中の水素濃度が前記ソー
ス領域およびドレイン領域中の水素濃度よりも低いこ
と、または前記ゲート絶縁膜の前記チャネル領域に隣接
する領域中の水素濃度が前記ゲート絶縁膜の前記ソース
領域およびドレイン領域に隣接する領域中の水素濃度よ
りも低いことを特徴としている。
しかもＬＤＤ領域の活性化が容易である薄膜トランジス
タおよび低消費電力・高速駆動が可能な液晶表示装置を
提供することを目的とする。 【解決手段】ゲート電極と、前記ゲート電極にゲート絶
縁膜を介して設けられたチャネル領域と、前記チャネル
領域の両側に設けられたソース領域およびドレイン領域
とを具備し、前記チャネル領域中の水素濃度が前記ソー
ス領域およびドレイン領域中の水素濃度よりも低いこ
と、または前記ゲート絶縁膜の前記チャネル領域に隣接
する領域中の水素濃度が前記ゲート絶縁膜の前記ソース
領域およびドレイン領域に隣接する領域中の水素濃度よ
りも低いことを特徴としている。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
およびそれを用いた液晶表示装置に関する。
およびそれを用いた液晶表示装置に関する。
【０００２】
【従来の技術】プラズマ、発光ダイオード、液晶等を用
いた表示デバイスは、表示部の薄型化が可能であり、事
務機器やコンピュータ等の表示装置あるいは特殊な表示
装置への用途として要求が高まっている。これらの中
で、アモルファスシリコン（ａ−Ｓｉ）またはポリシリ
コン（ｐｏｌｙ−Ｓｉ）を用いた薄膜トランジスタ（Ｔ
ＦＴ）をスイッチング素子としてマトリクス上に配した
液晶表示装置（ＴＦＴ−ＬＣＤ）は、表示品位が高く、
低消費電力であるため、その開発が盛んに行われてい
る。
いた表示デバイスは、表示部の薄型化が可能であり、事
務機器やコンピュータ等の表示装置あるいは特殊な表示
装置への用途として要求が高まっている。これらの中
で、アモルファスシリコン（ａ−Ｓｉ）またはポリシリ
コン（ｐｏｌｙ−Ｓｉ）を用いた薄膜トランジスタ（Ｔ
ＦＴ）をスイッチング素子としてマトリクス上に配した
液晶表示装置（ＴＦＴ−ＬＣＤ）は、表示品位が高く、
低消費電力であるため、その開発が盛んに行われてい
る。
【０００３】特に、ポリシリコンを用いたＴＦＴは、ア
モルファスシリコンを用いたＴＦＴよりも移動度が１０
倍から１００倍程度高い。このため、その利点を利用し
て画素スイッチング素子だけでなく、周辺駆動回路にも
ポリシリコンを用いた、画素ＴＦＴと駆動回路ＴＦＴを
同一基板上に同時に形成する駆動回路一体型ＴＦＴ−Ｌ
ＣＤの研究開発が盛んに行われている。
モルファスシリコンを用いたＴＦＴよりも移動度が１０
倍から１００倍程度高い。このため、その利点を利用し
て画素スイッチング素子だけでなく、周辺駆動回路にも
ポリシリコンを用いた、画素ＴＦＴと駆動回路ＴＦＴを
同一基板上に同時に形成する駆動回路一体型ＴＦＴ−Ｌ
ＣＤの研究開発が盛んに行われている。
【０００４】ポリシリコンをＴＦＴ−ＬＣＤに用いる際
の課題として、リーク電流の低減、移動度の増加、サブ
スレッシュホルド領域の急峻性向上（＝Ｓ値の低下）等
の特性向上がある。これらを同時に改善できる既知の方
法として、水素プラズマ処理を施す方法がある。この方
法は、ＴＦＴ完成後あるいはＴＦＴ形成中に水素プラズ
マ処理を施し、水素プラズマで発生した水素ラジカルに
より活性層（チャネル領域およびソース領域・ドレイン
領域）のポリシリコン中のダングリングボンドを終端す
る方法である。この方法を用いると活性層中に水素が注
入されて水素濃度が上昇する。
の課題として、リーク電流の低減、移動度の増加、サブ
スレッシュホルド領域の急峻性向上（＝Ｓ値の低下）等
の特性向上がある。これらを同時に改善できる既知の方
法として、水素プラズマ処理を施す方法がある。この方
法は、ＴＦＴ完成後あるいはＴＦＴ形成中に水素プラズ
マ処理を施し、水素プラズマで発生した水素ラジカルに
より活性層（チャネル領域およびソース領域・ドレイン
領域）のポリシリコン中のダングリングボンドを終端す
る方法である。この方法を用いると活性層中に水素が注
入されて水素濃度が上昇する。
【０００５】この場合、水素プラズマ処理は、活性層ま
で水素を到達させるために２００〜４００℃で数時間程
度で行われる。この水素プラズマ処理は、アニールされ
る状態が長時間にわたるため、チャネル領域およびソー
ス領域・ドレイン領域が同時に水素終端される。このと
き、水素がゲート絶縁膜中に拡散し、ゲート絶縁膜中に
トラップ準位あるいは固定電荷が形成され、これにより
閾値電圧（Ｖth）、ゲートリーク、耐圧等のＴＦＴ特性
が劣化する。このため、ＴＦＴの信頼性が低下し、歩留
りも低下する。
で水素を到達させるために２００〜４００℃で数時間程
度で行われる。この水素プラズマ処理は、アニールされ
る状態が長時間にわたるため、チャネル領域およびソー
ス領域・ドレイン領域が同時に水素終端される。このと
き、水素がゲート絶縁膜中に拡散し、ゲート絶縁膜中に
トラップ準位あるいは固定電荷が形成され、これにより
閾値電圧（Ｖth）、ゲートリーク、耐圧等のＴＦＴ特性
が劣化する。このため、ＴＦＴの信頼性が低下し、歩留
りも低下する。
【０００６】その一例を図９に示す。これは、ｎ−ｃｈ
（ｎチャネル）ＴＦＴの例である。図９（Ａ）に示すよ
うに水素化前で閾値電圧が正であったものが、図９
（Ｂ）に示すように水素化後で負になっている。このよ
うに、水素プラズマ処理により、閾値電圧が低くなるこ
とが分かる。
（ｎチャネル）ＴＦＴの例である。図９（Ａ）に示すよ
うに水素化前で閾値電圧が正であったものが、図９
（Ｂ）に示すように水素化後で負になっている。このよ
うに、水素プラズマ処理により、閾値電圧が低くなるこ
とが分かる。
【０００７】図１０に液晶駆動回路によく用いられるＴ
ＦＴの組み合わせであるＣ−ＭＯＳ回路を示す。ソース
領域・ドレイン領域で水素終端されてゲート絶縁膜に水
素が拡散すると、ｎ−ｃｈのＴＦＴで負の閾値電圧をも
つ場合において、ｎ−ｃｈがオフ時（入力１；ｌｏｗ、
例えば入力２；ｈｉｇｈ）でも、電流が本来一定電圧に
している出力２に流れるために消費電力が大きくなり、
出力１に所望の電圧が印加されるのに時間がかかる等の
問題点がある。
ＦＴの組み合わせであるＣ−ＭＯＳ回路を示す。ソース
領域・ドレイン領域で水素終端されてゲート絶縁膜に水
素が拡散すると、ｎ−ｃｈのＴＦＴで負の閾値電圧をも
つ場合において、ｎ−ｃｈがオフ時（入力１；ｌｏｗ、
例えば入力２；ｈｉｇｈ）でも、電流が本来一定電圧に
している出力２に流れるために消費電力が大きくなり、
出力１に所望の電圧が印加されるのに時間がかかる等の
問題点がある。
【０００８】一方、活性層中の水素量が少ない場合で
は、チャネル領域中のダングリングボンドが水素により
充分に終端されないので、チャネル領域中のトラップ準
位密度が増加し、移動度を低下させる。また、活性層中
の水素量が少ないと、ＬＤＤ（Lightly Doped Drain ）
構造のＴＦＴのｎ- 領域が低温で活性化することが困難
になる。
は、チャネル領域中のダングリングボンドが水素により
充分に終端されないので、チャネル領域中のトラップ準
位密度が増加し、移動度を低下させる。また、活性層中
の水素量が少ないと、ＬＤＤ（Lightly Doped Drain ）
構造のＴＦＴのｎ- 領域が低温で活性化することが困難
になる。
【０００９】
【発明が解決しようとする課題】上記のように、活性層
中の水素濃度がチャネル領域およびソース領域・ドレイ
ン領域で近似的に等しい場合に、活性層中の水素量が多
いと、ゲート絶縁膜への水素の拡散により、Ｖth等の特
性劣化が生じ、活性層中の水素量が少ないと、チャネル
領域中のダングリングボンドが多く、移動度が低下し、
ｎ- 領域（ＬＤＤ領域）の活性化が困難であるという問
題がある。
中の水素濃度がチャネル領域およびソース領域・ドレイ
ン領域で近似的に等しい場合に、活性層中の水素量が多
いと、ゲート絶縁膜への水素の拡散により、Ｖth等の特
性劣化が生じ、活性層中の水素量が少ないと、チャネル
領域中のダングリングボンドが多く、移動度が低下し、
ｎ- 領域（ＬＤＤ領域）の活性化が困難であるという問
題がある。
【００１０】本発明はかかる点に鑑みてなされたもので
あり、ＴＦＴ特性に優れ、移動度が高く、しかもＬＤＤ
領域の活性化が容易である薄膜トランジスタおよび低消
費電力・高速駆動が可能な液晶表示装置を提供すること
を目的とする。
あり、ＴＦＴ特性に優れ、移動度が高く、しかもＬＤＤ
領域の活性化が容易である薄膜トランジスタおよび低消
費電力・高速駆動が可能な液晶表示装置を提供すること
を目的とする。
【００１１】
【課題を解決するための手段】本発明の第１の発明は、
ゲート電極と、前記ゲート電極にゲート絶縁膜を介して
設けられたチャネル領域と、前記チャネル領域の両側に
設けられたソース領域およびドレイン領域とを具備し、
前記チャネル領域中の水素濃度が前記ソース領域および
ドレイン領域中の水素濃度よりも低いことを特徴とする
薄膜トランジスタを提供する。
ゲート電極と、前記ゲート電極にゲート絶縁膜を介して
設けられたチャネル領域と、前記チャネル領域の両側に
設けられたソース領域およびドレイン領域とを具備し、
前記チャネル領域中の水素濃度が前記ソース領域および
ドレイン領域中の水素濃度よりも低いことを特徴とする
薄膜トランジスタを提供する。
【００１２】すなわち、本発明の第１の発明は、ゲート
電極と、前記ゲート電極にゲート絶縁膜を介して設けら
れたチャネル領域と、前記チャネル領域の両側に設けら
れ、ＬＤＤ領域を含むソース領域およびドレイン領域と
を具備し、前記チャネル領域中の水素濃度と前記がソー
ス領域およびドレイン領域中の水素濃度が異なり、前記
チャネル領域中の水素濃度が前記チャネル領域を構成す
る材料のダングリングボンドを終端させるために充分な
最低濃度であり、前記ソース領域およびドレイン領域中
の水素濃度が前記ＬＤＤ領域を活性化するために充分な
最高濃度であることを特徴とする薄膜トランジスタを提
供する。
電極と、前記ゲート電極にゲート絶縁膜を介して設けら
れたチャネル領域と、前記チャネル領域の両側に設けら
れ、ＬＤＤ領域を含むソース領域およびドレイン領域と
を具備し、前記チャネル領域中の水素濃度と前記がソー
ス領域およびドレイン領域中の水素濃度が異なり、前記
チャネル領域中の水素濃度が前記チャネル領域を構成す
る材料のダングリングボンドを終端させるために充分な
最低濃度であり、前記ソース領域およびドレイン領域中
の水素濃度が前記ＬＤＤ領域を活性化するために充分な
最高濃度であることを特徴とする薄膜トランジスタを提
供する。
【００１３】本発明の第２の発明は、ゲート電極と、前
記ゲート電極にゲート絶縁膜を介して設けられたチャネ
ル領域と、前記チャネル領域の両側に設けられたソース
領域およびドレイン領域とを具備し、前記ゲート絶縁膜
の前記チャネル領域に隣接する領域中の水素濃度が前記
ゲート絶縁膜の前記ソース領域およびドレイン領域に隣
接する領域中の水素濃度よりも低いことを特徴とする薄
膜トランジスタを提供する。
記ゲート電極にゲート絶縁膜を介して設けられたチャネ
ル領域と、前記チャネル領域の両側に設けられたソース
領域およびドレイン領域とを具備し、前記ゲート絶縁膜
の前記チャネル領域に隣接する領域中の水素濃度が前記
ゲート絶縁膜の前記ソース領域およびドレイン領域に隣
接する領域中の水素濃度よりも低いことを特徴とする薄
膜トランジスタを提供する。
【００１４】すなわち、本発明の第２の発明は、ゲート
電極と、前記ゲート電極にゲート絶縁膜を介して設けら
れたチャネル領域と、前記チャネル領域の両側に設けら
れ、ＬＤＤ領域を含むソース領域およびドレイン領域と
を具備し、前記チャネル領域中の水素濃度と前記がソー
ス領域およびドレイン領域中の水素濃度が異なり、前記
ゲート絶縁膜の前記チャネル領域に隣接する領域中の水
素濃度が薄膜トランジスタの閾値の極性（正負）が変わ
らない程度の濃度であり、前記ゲート絶縁膜の前記ソー
ス領域およびドレイン領域に隣接する領域中の水素濃度
が前記チャネル領域への水素終端が起り易い程度の濃度
であることを特徴とする薄膜トランジスタを提供する。
電極と、前記ゲート電極にゲート絶縁膜を介して設けら
れたチャネル領域と、前記チャネル領域の両側に設けら
れ、ＬＤＤ領域を含むソース領域およびドレイン領域と
を具備し、前記チャネル領域中の水素濃度と前記がソー
ス領域およびドレイン領域中の水素濃度が異なり、前記
ゲート絶縁膜の前記チャネル領域に隣接する領域中の水
素濃度が薄膜トランジスタの閾値の極性（正負）が変わ
らない程度の濃度であり、前記ゲート絶縁膜の前記ソー
ス領域およびドレイン領域に隣接する領域中の水素濃度
が前記チャネル領域への水素終端が起り易い程度の濃度
であることを特徴とする薄膜トランジスタを提供する。
【００１５】本発明において、前記チャネル領域が、光
でアニールすることにより形成されたポリシリコンで構
成されていることが好ましい。また、本発明は、それぞ
れの表面上に電極を有する一対の基板と、前記電極が対
向するようにして配置した前記一対の基板間に挟持され
た液晶層とを具備し、前記一対の基板の一方の基板上に
上記薄膜トランジスタが設けられていることを特徴とす
る液晶表示装置を提供する。
でアニールすることにより形成されたポリシリコンで構
成されていることが好ましい。また、本発明は、それぞ
れの表面上に電極を有する一対の基板と、前記電極が対
向するようにして配置した前記一対の基板間に挟持され
た液晶層とを具備し、前記一対の基板の一方の基板上に
上記薄膜トランジスタが設けられていることを特徴とす
る液晶表示装置を提供する。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して具体的に説明する。本発明者らは、水素濃度
がチャネル領域およびソース領域・ドレイン領域で近似
的に等しい場合に起こる問題を、チャネル領域およびソ
ース領域・ドレイン領域もしくはゲート絶縁膜のチャネ
ル領域と隣接する領域およびゲート絶縁膜のソース領域
およびドレイン領域と隣接する領域で水素濃度を異なら
せることにより解決した。
を参照して具体的に説明する。本発明者らは、水素濃度
がチャネル領域およびソース領域・ドレイン領域で近似
的に等しい場合に起こる問題を、チャネル領域およびソ
ース領域・ドレイン領域もしくはゲート絶縁膜のチャネ
ル領域と隣接する領域およびゲート絶縁膜のソース領域
およびドレイン領域と隣接する領域で水素濃度を異なら
せることにより解決した。
【００１７】すなわち、本発明の薄膜トランジスタは、
チャネル領域中の水素濃度がソース領域およびドレイン
領域中の水素濃度よりも低いこと、またはゲート絶縁膜
のチャネル領域に隣接する領域中の水素濃度がゲート絶
縁膜のソース領域およびドレイン領域に隣接する領域中
の水素濃度よりも低いことを特徴としている。
チャネル領域中の水素濃度がソース領域およびドレイン
領域中の水素濃度よりも低いこと、またはゲート絶縁膜
のチャネル領域に隣接する領域中の水素濃度がゲート絶
縁膜のソース領域およびドレイン領域に隣接する領域中
の水素濃度よりも低いことを特徴としている。
【００１８】このように、水素濃度を場所毎に異ならせ
ることにより、個々に特性の向上を図ることができる。
例えば、ゲート絶縁膜のチャネル領域と隣接する領域中
の水素濃度をゲート絶縁膜のソース領域およびドレイン
領域に隣接する領域中の水素濃度よりも比較的低くする
ことにより、図２に示すように、閾値の極性を変えず、
すなわち閾値電圧（Ｖth）を低くすることができる。ま
た、ゲートリーク、耐圧等のＴＦＴ特性を向上させるこ
とができる。このため、ＴＦＴの信頼性や歩留りが向上
する。一方、チャネル領域中の水素濃度をソース領域お
よびドレイン領域中の水素濃度よりも比較的低くするこ
とにより、充分にダングリングボンドを終端させること
ができ、移動度を高くすることができる。また、ＴＦＴ
のＬＤＤ領域を低温で活性化することが容易となる。
ることにより、個々に特性の向上を図ることができる。
例えば、ゲート絶縁膜のチャネル領域と隣接する領域中
の水素濃度をゲート絶縁膜のソース領域およびドレイン
領域に隣接する領域中の水素濃度よりも比較的低くする
ことにより、図２に示すように、閾値の極性を変えず、
すなわち閾値電圧（Ｖth）を低くすることができる。ま
た、ゲートリーク、耐圧等のＴＦＴ特性を向上させるこ
とができる。このため、ＴＦＴの信頼性や歩留りが向上
する。一方、チャネル領域中の水素濃度をソース領域お
よびドレイン領域中の水素濃度よりも比較的低くするこ
とにより、充分にダングリングボンドを終端させること
ができ、移動度を高くすることができる。また、ＴＦＴ
のＬＤＤ領域を低温で活性化することが容易となる。
【００１９】このように、活性層（チャネル領域および
ソース領域・ドレイン領域）および／またはゲート絶縁
膜に水素濃度分布を持たせる本発明によれば、チャネル
領域およびソース領域・ドレイン領域で近似的に等しい
場合に起こる相反する問題を同時に解決することができ
る。
ソース領域・ドレイン領域）および／またはゲート絶縁
膜に水素濃度分布を持たせる本発明によれば、チャネル
領域およびソース領域・ドレイン領域で近似的に等しい
場合に起こる相反する問題を同時に解決することができ
る。
【００２０】本発明において、チャネル領域であるチャ
ネル領域を構成する材料としては、ポリシリコン、アモ
ルファスシリコン等を用いることができ、ソース領域・
ドレイン領域やゲート電極を構成する材料としては、Ａ
ｌ，Ｃｒ，Ｍｏ，ＭｏＴａ，ＭｏＷ等を用いることがで
き、ゲート絶縁膜としては、シリコン酸化膜、シリコン
窒化膜等を用いることができる。なお、ＬＤＤ領域の不
純物濃度は、２×１０15〜５×１０17原子／ｃｍ3 であ
る。
ネル領域を構成する材料としては、ポリシリコン、アモ
ルファスシリコン等を用いることができ、ソース領域・
ドレイン領域やゲート電極を構成する材料としては、Ａ
ｌ，Ｃｒ，Ｍｏ，ＭｏＴａ，ＭｏＷ等を用いることがで
き、ゲート絶縁膜としては、シリコン酸化膜、シリコン
窒化膜等を用いることができる。なお、ＬＤＤ領域の不
純物濃度は、２×１０15〜５×１０17原子／ｃｍ3 であ
る。
【００２１】本発明の第１の発明において、チャネル領
域を構成する材料のダングリングボンドを終端させるた
めに充分な最低の水素濃度は約１×１０20〜１×１０21
原子／ｃｍ3 であることが好ましく、ＬＤＤ領域を活性
化するために充分な最高の水素濃度は約５×１０20原子
／ｃｍ3 であることが好ましい。なお、ダングリングボ
ンドが終端するとは、ダングリングボンドに水素が結合
した状態を意味し、活性層中のトラップ準位が低くな
る。ＬＤＤ領域を活性化するとは、ＬＤＤ領域の活性化
率が向上した状態を意味する。
域を構成する材料のダングリングボンドを終端させるた
めに充分な最低の水素濃度は約１×１０20〜１×１０21
原子／ｃｍ3 であることが好ましく、ＬＤＤ領域を活性
化するために充分な最高の水素濃度は約５×１０20原子
／ｃｍ3 であることが好ましい。なお、ダングリングボ
ンドが終端するとは、ダングリングボンドに水素が結合
した状態を意味し、活性層中のトラップ準位が低くな
る。ＬＤＤ領域を活性化するとは、ＬＤＤ領域の活性化
率が向上した状態を意味する。
【００２２】本発明の第２の発明において、薄膜トラン
ジスタの閾値の極性（正負）が変わらない程度の水素濃
度は、初期のＴＦＴ特性（Ｖth）に依存するが、例えば
約１×１０19〜５×１０20原子／ｃｍ3 であることが好
ましく、チャネル領域への水素終端が起り易い程度の水
素濃度は約５×１０20〜１×１０21原子／ｃｍ3 である
ことが好ましい。なお、水素終端が起り易いとは、ダン
グリングボンドより多い水素が存在する状態を意味す
る。
ジスタの閾値の極性（正負）が変わらない程度の水素濃
度は、初期のＴＦＴ特性（Ｖth）に依存するが、例えば
約１×１０19〜５×１０20原子／ｃｍ3 であることが好
ましく、チャネル領域への水素終端が起り易い程度の水
素濃度は約５×１０20〜１×１０21原子／ｃｍ3 である
ことが好ましい。なお、水素終端が起り易いとは、ダン
グリングボンドより多い水素が存在する状態を意味す
る。
【００２３】本発明において、活性層（チャネル領域お
よびソース領域・ドレイン領域）および／またはゲート
絶縁膜に水素濃度分布を持たせる水素処理としては、水
素イオンドーピング処理（Ｈ Ｉ／Ｄ）や水素イオンイ
ンプランテーション（Ｈ Ｉ／Ｉ）が挙げられる。この
ようなＨ Ｉ／ＤやＨ Ｉ／Ｉは、図１に示すように、
従来の水素処理である水素プラズマ処理と異なり、水素
濃度と打込み深さとの間の関係において急峻なプロファ
イルを有している。このため、水素の打込み位置の制御
が容易である。したがって、本発明の薄膜トランジスタ
のような水素濃度分布を実現することができる。これら
のＨ Ｉ／ＤやＨ Ｉ／Ｉは、温度を上げずに行うこと
ができ、しかもタクトタイムが短いので好ましい方法で
ある。特に、Ｈ Ｉ／Ｄはタクトタイムも短く、大型基
板にも対応することができるので有利である。なお、こ
れらのＨ Ｉ／ＤやＨ Ｉ／Ｉは、ＴＦＴ完成後に施し
ても良く、ＴＦＴ形成中に施しても良い。
よびソース領域・ドレイン領域）および／またはゲート
絶縁膜に水素濃度分布を持たせる水素処理としては、水
素イオンドーピング処理（Ｈ Ｉ／Ｄ）や水素イオンイ
ンプランテーション（Ｈ Ｉ／Ｉ）が挙げられる。この
ようなＨ Ｉ／ＤやＨ Ｉ／Ｉは、図１に示すように、
従来の水素処理である水素プラズマ処理と異なり、水素
濃度と打込み深さとの間の関係において急峻なプロファ
イルを有している。このため、水素の打込み位置の制御
が容易である。したがって、本発明の薄膜トランジスタ
のような水素濃度分布を実現することができる。これら
のＨ Ｉ／ＤやＨ Ｉ／Ｉは、温度を上げずに行うこと
ができ、しかもタクトタイムが短いので好ましい方法で
ある。特に、Ｈ Ｉ／Ｄはタクトタイムも短く、大型基
板にも対応することができるので有利である。なお、こ
れらのＨ Ｉ／ＤやＨ Ｉ／Ｉは、ＴＦＴ完成後に施し
ても良く、ＴＦＴ形成中に施しても良い。
【００２４】本発明において、チャネル領域を構成する
材料としては、光でアニールすることにより形成された
ポリシリコンを用いることが好ましい。この場合、用い
る光としては、紫外レーザ光、可視レーザ光等が挙げら
れ、アニール処理は、１００〜５００ｍＪ／ｃｍ2 のエ
ネルギーの光で２０ｎｓｅｃ〜１ｓｅｃ程度行う。これ
らの条件は、シリコン膜厚や下地膜等により異なる。
材料としては、光でアニールすることにより形成された
ポリシリコンを用いることが好ましい。この場合、用い
る光としては、紫外レーザ光、可視レーザ光等が挙げら
れ、アニール処理は、１００〜５００ｍＪ／ｃｍ2 のエ
ネルギーの光で２０ｎｓｅｃ〜１ｓｅｃ程度行う。これ
らの条件は、シリコン膜厚や下地膜等により異なる。
【００２５】本発明において、基板としては、ガラス基
板、石英基板、サファイア基板、プラスチック基板等の
絶縁基板を用いることができる。また、電極を構成する
材料としては、Ａｌ，Ｃｒ，Ｍｏ，ＡｌＳｉ，ＭｏＴ
ａ，ＭｏＷ等を挙げることができる。また、液晶層に含
まれる液晶材料としては、アクティブマトリクス方式に
使用されるすべての液晶材料を用いることができる。
板、石英基板、サファイア基板、プラスチック基板等の
絶縁基板を用いることができる。また、電極を構成する
材料としては、Ａｌ，Ｃｒ，Ｍｏ，ＡｌＳｉ，ＭｏＴ
ａ，ＭｏＷ等を挙げることができる。また、液晶層に含
まれる液晶材料としては、アクティブマトリクス方式に
使用されるすべての液晶材料を用いることができる。
【００２６】本発明は、ｎ−ｃｈ（ｎチャネル）のＴＦ
Ｔにも、ｐ−ｃｈ（ｐチャネル）のＴＦＴにも適用する
ことができる。また、本発明は、ＴＦＴの構造には依存
しないので、コプラナ型、逆スタガ型、スタガ型等の各
種の構造のＴＦＴに用いることができる。また、上記第
１の発明と第２の発明を組み合わせて実施しても良い。
この場合には、両方の発明の上記効果を同時に実現する
ことができる。
Ｔにも、ｐ−ｃｈ（ｐチャネル）のＴＦＴにも適用する
ことができる。また、本発明は、ＴＦＴの構造には依存
しないので、コプラナ型、逆スタガ型、スタガ型等の各
種の構造のＴＦＴに用いることができる。また、上記第
１の発明と第２の発明を組み合わせて実施しても良い。
この場合には、両方の発明の上記効果を同時に実現する
ことができる。
【００２７】次に、本発明の薄膜トランジスタの実施形
態を図３に基づいて詳細に説明する。図３は本発明の薄
膜トランジスタの一実施形態を示す概略図である。図中
１０１は絶縁基板であるガラス基板を示す。ガラス基板
１０１上には、シリコン酸化膜あるいはシリコン窒化膜
からなるバッファ層１０２が形成されており、バッファ
層１０２上には、ポリシリコン膜１０３が形成されてい
る。このポリシリコン膜１０３は、チャネル領域１０３
ａと、ソース領域・ドレイン領域１０３ｂとから構成さ
れている。さらに、ソース領域・ドレイン領域１０３ｂ
は、さらに低濃度不純物注入領域（ＬＤＤ領域）１０３
ｂ−１と、高濃度不純物注入領域１０３ｂ−２とから構
成されている。
態を図３に基づいて詳細に説明する。図３は本発明の薄
膜トランジスタの一実施形態を示す概略図である。図中
１０１は絶縁基板であるガラス基板を示す。ガラス基板
１０１上には、シリコン酸化膜あるいはシリコン窒化膜
からなるバッファ層１０２が形成されており、バッファ
層１０２上には、ポリシリコン膜１０３が形成されてい
る。このポリシリコン膜１０３は、チャネル領域１０３
ａと、ソース領域・ドレイン領域１０３ｂとから構成さ
れている。さらに、ソース領域・ドレイン領域１０３ｂ
は、さらに低濃度不純物注入領域（ＬＤＤ領域）１０３
ｂ−１と、高濃度不純物注入領域１０３ｂ−２とから構
成されている。
【００２８】ポリシリコン膜１０３上には、シリコン酸
化膜からなるゲート絶縁膜１０４が形成されている。こ
のゲート絶縁膜１０４は、チャネル領域に隣接した部分
１０４ａと、ソース領域・ドレイン領域１０３ｂに隣接
した部分１０４ｂとから構成されている。ゲート絶縁膜
１０４には、ソース領域・ドレイン領域１０３ｂの高濃
度不純物注入領域１０３ｂ−２が露出するような開口部
が形成されており、ＩＴＯ，ＡｌＳｉ，Ａｌ，ＭｏＡｌ
等からなるソース電極１０５、ドレイン電極１０６がこ
の開口部を通じてそれぞれの高濃度不純物注入領域１０
３ｂ−２と電気的に接続するように形成されている。ゲ
ート絶縁膜１０４上のソース電極１０５とドレイン電極
１０６との間には、Ｍｏ，ＭｏＴａ，ＭｏＷ，Ｃｒ，Ａ
ｌＳｉ，Ａｌ等からなるパターニングされたゲート電極
１０７が形成されており、また、ゲート電極１０７上に
は、シリコン酸化膜あるいはシリコン窒化膜等からなる
層間絶縁膜１０８が形成されている。
化膜からなるゲート絶縁膜１０４が形成されている。こ
のゲート絶縁膜１０４は、チャネル領域に隣接した部分
１０４ａと、ソース領域・ドレイン領域１０３ｂに隣接
した部分１０４ｂとから構成されている。ゲート絶縁膜
１０４には、ソース領域・ドレイン領域１０３ｂの高濃
度不純物注入領域１０３ｂ−２が露出するような開口部
が形成されており、ＩＴＯ，ＡｌＳｉ，Ａｌ，ＭｏＡｌ
等からなるソース電極１０５、ドレイン電極１０６がこ
の開口部を通じてそれぞれの高濃度不純物注入領域１０
３ｂ−２と電気的に接続するように形成されている。ゲ
ート絶縁膜１０４上のソース電極１０５とドレイン電極
１０６との間には、Ｍｏ，ＭｏＴａ，ＭｏＷ，Ｃｒ，Ａ
ｌＳｉ，Ａｌ等からなるパターニングされたゲート電極
１０７が形成されており、また、ゲート電極１０７上に
は、シリコン酸化膜あるいはシリコン窒化膜等からなる
層間絶縁膜１０８が形成されている。
【００２９】上記構成を有する薄膜トランジスタにおい
て、チャネル領域１０３ａの水素濃度（例えば１０20原
子／ｃｍ3 ）がソース領域・ドレイン領域１０３ｂの水
素濃度（例えば１０21原子／ｃｍ3 ）よりも低く、チャ
ネル領域に隣接した部分１０４ａの水素濃度（例えば１
０20原子／ｃｍ3 ）がソース領域・ドレイン領域１０３
ｂに隣接した部分１０４ｂの水素濃度（例えば１０21原
子／ｃｍ3 ）よりも低い。この場合、一つの膜または層
内で水素濃度分布を形成するために、Ｈ Ｉ／Ｄ（水素
イオンドーピング）を行う。
て、チャネル領域１０３ａの水素濃度（例えば１０20原
子／ｃｍ3 ）がソース領域・ドレイン領域１０３ｂの水
素濃度（例えば１０21原子／ｃｍ3 ）よりも低く、チャ
ネル領域に隣接した部分１０４ａの水素濃度（例えば１
０20原子／ｃｍ3 ）がソース領域・ドレイン領域１０３
ｂに隣接した部分１０４ｂの水素濃度（例えば１０21原
子／ｃｍ3 ）よりも低い。この場合、一つの膜または層
内で水素濃度分布を形成するために、Ｈ Ｉ／Ｄ（水素
イオンドーピング）を行う。
【００３０】チャネル領域１０３ａの水素濃度をソース
領域・ドレイン領域１０３ｂの水素濃度よりも低くいの
で、ソース領域・ドレイン領域１０３ｂのうち、特に、
低濃度不純物注入領域１０３ｂ−１の活性化を低温アニ
ールにより短時間で行うことができる。
領域・ドレイン領域１０３ｂの水素濃度よりも低くいの
で、ソース領域・ドレイン領域１０３ｂのうち、特に、
低濃度不純物注入領域１０３ｂ−１の活性化を低温アニ
ールにより短時間で行うことができる。
【００３１】また、ゲート絶縁膜のチャネル領域に隣接
した部分１０４ａの水素濃度をソース領域・ドレイン領
域に隣接した部分１０４ｂの水素濃度よりも低くいの
で、実質的にゲート絶縁膜として働くチャネル領域に隣
接した部分１０４ａ中の固定電荷密度を下げ、あるいは
良好なチャネル−ゲート酸化膜界面を形成することがで
き、結果として移動度・Ｓ値等のＴＦＴ特性を向上させ
ることができる。
した部分１０４ａの水素濃度をソース領域・ドレイン領
域に隣接した部分１０４ｂの水素濃度よりも低くいの
で、実質的にゲート絶縁膜として働くチャネル領域に隣
接した部分１０４ａ中の固定電荷密度を下げ、あるいは
良好なチャネル−ゲート酸化膜界面を形成することがで
き、結果として移動度・Ｓ値等のＴＦＴ特性を向上させ
ることができる。
【００３２】図４に従来の薄膜トランジスタの構造を示
す。図４において、図３と同じ部分については図４と同
じ参照符号を付してその詳細な説明は省略する。この場
合、チャネル領域１０３ａの水素濃度とソース領域・ド
レイン領域１０３ｂの水素濃度とほぼ等しく、チャネル
領域に隣接した部分１０４ａの水素濃度とソース領域・
ドレイン領域１０３ｂに隣接した部分１０４ｂの水素濃
度がほぼ等しい。すなわち、チャネル領域１０３ａおよ
びソース領域・ドレイン領域１０３ｂ中で、およびチャ
ネル領域に隣接した部分１０４ａおよびソース領域・ド
レイン領域１０３ｂに隣接した部分１０４ｂ中で水素が
拡散により一様に分布している状態である。このような
薄膜トランジスタでは、水素濃度が高い場合、Ｖthの極
性が反転したり、水素濃度が低い場合、ダングリングボ
ンドの終端が不充分となり、移動度が上がらない。
す。図４において、図３と同じ部分については図４と同
じ参照符号を付してその詳細な説明は省略する。この場
合、チャネル領域１０３ａの水素濃度とソース領域・ド
レイン領域１０３ｂの水素濃度とほぼ等しく、チャネル
領域に隣接した部分１０４ａの水素濃度とソース領域・
ドレイン領域１０３ｂに隣接した部分１０４ｂの水素濃
度がほぼ等しい。すなわち、チャネル領域１０３ａおよ
びソース領域・ドレイン領域１０３ｂ中で、およびチャ
ネル領域に隣接した部分１０４ａおよびソース領域・ド
レイン領域１０３ｂに隣接した部分１０４ｂ中で水素が
拡散により一様に分布している状態である。このような
薄膜トランジスタでは、水素濃度が高い場合、Ｖthの極
性が反転したり、水素濃度が低い場合、ダングリングボ
ンドの終端が不充分となり、移動度が上がらない。
【００３３】図５は本発明の薄膜トランジスタの他の実
施形態を示す概略図である。図５に示す薄膜トランジス
タは、スタガ型構造を有するものである。図中１０１は
絶縁基板であるガラス基板を示す。ガラス基板１０１上
には、シリコン酸化膜、シリコン窒化膜からなるバッフ
ァ層１０２が形成されており、バッファ層１０２上に
は、Ｍｏ，Ａｌ，Ｃｒ，ＭｏＴａ，ＭｏＷからなるパタ
ーニングされたゲート電極１０７が形成されている。ゲ
ート電極１０７上には、シリコン酸化膜、シリコン窒化
膜からなるゲート絶縁膜１０４が形成されている。この
ゲート絶縁膜１０４は、チャネル領域に隣接した部分１
０４ａと、ソース領域・ドレイン領域１０３ｂに隣接し
た部分１０４ｂとから構成されている。
施形態を示す概略図である。図５に示す薄膜トランジス
タは、スタガ型構造を有するものである。図中１０１は
絶縁基板であるガラス基板を示す。ガラス基板１０１上
には、シリコン酸化膜、シリコン窒化膜からなるバッフ
ァ層１０２が形成されており、バッファ層１０２上に
は、Ｍｏ，Ａｌ，Ｃｒ，ＭｏＴａ，ＭｏＷからなるパタ
ーニングされたゲート電極１０７が形成されている。ゲ
ート電極１０７上には、シリコン酸化膜、シリコン窒化
膜からなるゲート絶縁膜１０４が形成されている。この
ゲート絶縁膜１０４は、チャネル領域に隣接した部分１
０４ａと、ソース領域・ドレイン領域１０３ｂに隣接し
た部分１０４ｂとから構成されている。
【００３４】ゲート絶縁膜１０４上には、ポリシリコン
膜１０３が形成されている。このポリシリコン膜１０３
は、チャネル領域１０３ａと、ソース領域・ドレイン領
域１０３ｂとから構成されている。ポリシリコン膜１０
３上には、シリコン窒化膜等からなる絶縁膜１１０が形
成されており、絶縁膜１１０上には、シリコン酸化膜か
らなる層間絶縁膜１０８が形成されている。
膜１０３が形成されている。このポリシリコン膜１０３
は、チャネル領域１０３ａと、ソース領域・ドレイン領
域１０３ｂとから構成されている。ポリシリコン膜１０
３上には、シリコン窒化膜等からなる絶縁膜１１０が形
成されており、絶縁膜１１０上には、シリコン酸化膜か
らなる層間絶縁膜１０８が形成されている。
【００３５】層間絶縁膜１０８には、ソース領域・ドレ
イン領域１０３ｂが露出するような開口部が形成されて
おり、Ａｌ，ＩＴＯ，ＡｌＳｉ，ＭｏＷ等からなるソー
ス電極１０５、ドレイン電極１０６がこの開口部を通じ
てそれぞれのソース領域・ドレイン領域１０３ｂと電気
的に接続するように形成されている。
イン領域１０３ｂが露出するような開口部が形成されて
おり、Ａｌ，ＩＴＯ，ＡｌＳｉ，ＭｏＷ等からなるソー
ス電極１０５、ドレイン電極１０６がこの開口部を通じ
てそれぞれのソース領域・ドレイン領域１０３ｂと電気
的に接続するように形成されている。
【００３６】上記構成を有する薄膜トランジスタにおい
ても、チャネル領域１０３ａの水素濃度（例えば５×１
０20原子／ｃｍ3 ）がソース領域・ドレイン領域１０３
ｂの水素濃度（例えば５×１０21原子／ｃｍ3 ）よりも
低く、チャネル領域に隣接した部分１０４ａの水素濃度
（例えば５×１０20原子／ｃｍ3 ）がソース領域・ドレ
イン領域１０３ｂに隣接した部分１０４ｂの水素濃度
（例えば５×１０21原子／ｃｍ3 ）よりも低い。この場
合、一つの膜または層内で水素濃度分布を形成するため
に、Ｈ Ｉ／Ｄ（水素イオンドーピング）を行う。この
場合も、上記と同様な効果が得られる。
ても、チャネル領域１０３ａの水素濃度（例えば５×１
０20原子／ｃｍ3 ）がソース領域・ドレイン領域１０３
ｂの水素濃度（例えば５×１０21原子／ｃｍ3 ）よりも
低く、チャネル領域に隣接した部分１０４ａの水素濃度
（例えば５×１０20原子／ｃｍ3 ）がソース領域・ドレ
イン領域１０３ｂに隣接した部分１０４ｂの水素濃度
（例えば５×１０21原子／ｃｍ3 ）よりも低い。この場
合、一つの膜または層内で水素濃度分布を形成するため
に、Ｈ Ｉ／Ｄ（水素イオンドーピング）を行う。この
場合も、上記と同様な効果が得られる。
【００３７】図３および図５に示す薄膜トランジスタを
例えば液晶表示装置の画素スイッチング素子・駆動回路
素子に用いることができる。図６は本発明の薄膜トラン
ジスタを用いた液晶表示装置の一例を示す断面図であ
る。また、図７は図６に示す薄膜トランジスタの回路を
示す概略図である。図中２０１は絶縁基板である第１の
ガラス基板を示す。第１のガラス基板２０１上には、そ
れぞれ複数の画素スイッチング用ＴＦＴ２０２、画素電
極２０３、ゲート線、および信号線からなるＴＦＴアレ
イが形成されている。一方、第２のガラス基板２０９上
には、対向電極２０８が形成されている。第１のガラス
基板２０１の画素電極２０３と第２のガラス基板２０９
の対向電極２０８を対向するようにして配置した両基板
間には、液晶層２０７が挟持されている。また、これら
のＴＦＴアレイを駆動するための駆動回路（図示せず）
も設置されている。
例えば液晶表示装置の画素スイッチング素子・駆動回路
素子に用いることができる。図６は本発明の薄膜トラン
ジスタを用いた液晶表示装置の一例を示す断面図であ
る。また、図７は図６に示す薄膜トランジスタの回路を
示す概略図である。図中２０１は絶縁基板である第１の
ガラス基板を示す。第１のガラス基板２０１上には、そ
れぞれ複数の画素スイッチング用ＴＦＴ２０２、画素電
極２０３、ゲート線、および信号線からなるＴＦＴアレ
イが形成されている。一方、第２のガラス基板２０９上
には、対向電極２０８が形成されている。第１のガラス
基板２０１の画素電極２０３と第２のガラス基板２０９
の対向電極２０８を対向するようにして配置した両基板
間には、液晶層２０７が挟持されている。また、これら
のＴＦＴアレイを駆動するための駆動回路（図示せず）
も設置されている。
【００３８】図７における駆動回路用ＴＦＴは２１２
は、ｐ−ｃｈＴＦＴ２１０とｎ−ｃｈＴＦＴ２１１とか
らなるＣＭＯＳ（Complementaly ＭＯＳ）で構成されて
いる。なお、図７中２１３は液晶容量を示し、２１４は
補助容量を示す。
は、ｐ−ｃｈＴＦＴ２１０とｎ−ｃｈＴＦＴ２１１とか
らなるＣＭＯＳ（Complementaly ＭＯＳ）で構成されて
いる。なお、図７中２１３は液晶容量を示し、２１４は
補助容量を示す。
【００３９】このような構成の液晶表示装置において、
画素スイッチング用ＴＦＴ２０２および／または駆動回
路用ＴＦＴ２１２に本発明の薄膜トランジスタが適用さ
れる。この場合、この液晶表示装置においては、薄膜ト
ランンジスタが上記効果を発揮するので、エンハンスメ
ント型（ノーマリオフ）となり、結果として低消費電力
・高速駆動が可能となる。
画素スイッチング用ＴＦＴ２０２および／または駆動回
路用ＴＦＴ２１２に本発明の薄膜トランジスタが適用さ
れる。この場合、この液晶表示装置においては、薄膜ト
ランンジスタが上記効果を発揮するので、エンハンスメ
ント型（ノーマリオフ）となり、結果として低消費電力
・高速駆動が可能となる。
【００４０】次に、本発明の薄膜トランジスタの製造工
程を図８を用いて説明する。図８には、ｎチャネルコプ
ラナ型ＴＦＴの製造工程を示す。まず、図８（Ａ）に示
すように、絶縁基板であるガラス基板３０１上にＣＶＤ
法等によりＳｉＯｘを厚さ１００ｎｍ程度で被着してバ
ッファ層３０２を形成する。次いで、その上にＣＶＤ法
等によりａ−Ｓｉ：Ｈを厚さ５０ｎｍ程度で被着し、４
５０℃で１時間アニールを行った後に、例えばＸｅＣｌ
エキシマレーザアニールによりａ−Ｓｉ：Ｈ膜を溶融再
結晶化させてポリシリコン膜３０３を形成する。その
後、フォトリソグラフィ、エッチング等によりポリシリ
コン膜３０３をパターニングする。
程を図８を用いて説明する。図８には、ｎチャネルコプ
ラナ型ＴＦＴの製造工程を示す。まず、図８（Ａ）に示
すように、絶縁基板であるガラス基板３０１上にＣＶＤ
法等によりＳｉＯｘを厚さ１００ｎｍ程度で被着してバ
ッファ層３０２を形成する。次いで、その上にＣＶＤ法
等によりａ−Ｓｉ：Ｈを厚さ５０ｎｍ程度で被着し、４
５０℃で１時間アニールを行った後に、例えばＸｅＣｌ
エキシマレーザアニールによりａ−Ｓｉ：Ｈ膜を溶融再
結晶化させてポリシリコン膜３０３を形成する。その
後、フォトリソグラフィ、エッチング等によりポリシリ
コン膜３０３をパターニングする。
【００４１】次いで、図８（Ｂ）に示すように、その上
にＣＶＤ法によりＳｉＯｘを厚さ１００ｎｍで被着して
ゲート絶縁膜３０４を形成し、その上にスパッタリン
グ、蒸着等により例えばＭｏＴａを厚さ４００ｎｍで被
着する。次いで、図８（Ｃ）に示すように、フォトリソ
グラフィ、エッチング（ＣＤＥ）等によりＭｏＴａ膜を
パターニングしてゲート電極３０５を形成する。
にＣＶＤ法によりＳｉＯｘを厚さ１００ｎｍで被着して
ゲート絶縁膜３０４を形成し、その上にスパッタリン
グ、蒸着等により例えばＭｏＴａを厚さ４００ｎｍで被
着する。次いで、図８（Ｃ）に示すように、フォトリソ
グラフィ、エッチング（ＣＤＥ）等によりＭｏＴａ膜を
パターニングしてゲート電極３０５を形成する。
【００４２】次いで、図８（Ｄ）に示すように、ゲート
電極３０５をマスクとしてイオン注入によりリンを、例
えばドーズ量４５ｋＶ、３×１０13原子／ｃｍ2 程度で
低濃度で注入して低濃度不純物注入領域３０８ａを形成
し、さらに、フォトリソグラフィ、イオンドーピングに
よりリンを、例えば加速電圧は約８０ｋｅＶ、ドーズ量
約５×１０15原子／ｃｍ2 で高濃度でドーピングして低
濃度不純物注入領域３０８ａの外側に高濃度不純物注入
領域３０８ｂを形成する。
電極３０５をマスクとしてイオン注入によりリンを、例
えばドーズ量４５ｋＶ、３×１０13原子／ｃｍ2 程度で
低濃度で注入して低濃度不純物注入領域３０８ａを形成
し、さらに、フォトリソグラフィ、イオンドーピングに
よりリンを、例えば加速電圧は約８０ｋｅＶ、ドーズ量
約５×１０15原子／ｃｍ2 で高濃度でドーピングして低
濃度不純物注入領域３０８ａの外側に高濃度不純物注入
領域３０８ｂを形成する。
【００４３】次いで、図８（Ｅ）に示すように、この状
態で酸化膜を介してポリシリコン中に水素をイオンドー
ピング法により注入する。このときの注入条件は、例え
ば加速電圧２０ｋＶ、ドーズ量２×１０15原子／ｃｍ2
程度とする。その後、水素がポリシリコン中に一様に拡
散しない程度の温度・時間で活性化を行う。例えば、２
９５℃、１時間のアニールにより活性化を行うことによ
り、チャネル領域の水素量がソース領域・ドレイン領域
の水素量よりも少ない構造が実現できる。この構造によ
り、チャネル領域のポリシリコンは水素終端が起こり、
移動度が増加する。また、低濃度注入領域の活性化が３
００℃未満の低温で実現できる。
態で酸化膜を介してポリシリコン中に水素をイオンドー
ピング法により注入する。このときの注入条件は、例え
ば加速電圧２０ｋＶ、ドーズ量２×１０15原子／ｃｍ2
程度とする。その後、水素がポリシリコン中に一様に拡
散しない程度の温度・時間で活性化を行う。例えば、２
９５℃、１時間のアニールにより活性化を行うことによ
り、チャネル領域の水素量がソース領域・ドレイン領域
の水素量よりも少ない構造が実現できる。この構造によ
り、チャネル領域のポリシリコンは水素終端が起こり、
移動度が増加する。また、低濃度注入領域の活性化が３
００℃未満の低温で実現できる。
【００４４】次いで、図８（Ｆ）に示すように、ＡＰＣ
ＶＤ法によりシリコン酸化膜を厚さ４００ｎｍ程度被着
して層間絶縁膜３１１を形成する。さらに、図８（Ｇ）
に示すように、フォトリソグラフィにより、層間絶縁膜
３１１およびゲート絶縁膜３０４にソース領域・ドレイ
ン領域に達するコンタクトホールを開孔し、図８（Ｈ）
に示すように、例えばＡｌをスパッタリングし、パター
ニングしてソース電極・ドレイン電極３１２を形成す
る。このようにして、ｎチャネルコプラナ型ＴＦＴを製
造することができる。
ＶＤ法によりシリコン酸化膜を厚さ４００ｎｍ程度被着
して層間絶縁膜３１１を形成する。さらに、図８（Ｇ）
に示すように、フォトリソグラフィにより、層間絶縁膜
３１１およびゲート絶縁膜３０４にソース領域・ドレイ
ン領域に達するコンタクトホールを開孔し、図８（Ｈ）
に示すように、例えばＡｌをスパッタリングし、パター
ニングしてソース電極・ドレイン電極３１２を形成す
る。このようにして、ｎチャネルコプラナ型ＴＦＴを製
造することができる。
【００４５】なお、本実施形態では、コプラナ型ＴＦＴ
について説明しているが、本発明はこれに限定されず、
その趣旨を逸脱しない範囲において、種々変形して実施
することができる。
について説明しているが、本発明はこれに限定されず、
その趣旨を逸脱しない範囲において、種々変形して実施
することができる。
【００４６】
【発明の効果】以上説明したように本発明の薄膜トラン
ジスタは、チャネル領域中の水素濃度がソース領域およ
びドレイン領域中の水素濃度よりも低いこと、またはゲ
ート絶縁膜のチャネル領域に隣接する領域中の水素濃度
がゲート絶縁膜のソース領域およびドレイン領域に隣接
する領域中の水素濃度よりも低いことを特徴としている
ので、水素終端効率を向上し、あるいはゲート絶縁膜中
の固定電荷を少なくすることができ、これにより閾値電
圧の極性を反転させることなく、移動度を向上すること
ができる。
ジスタは、チャネル領域中の水素濃度がソース領域およ
びドレイン領域中の水素濃度よりも低いこと、またはゲ
ート絶縁膜のチャネル領域に隣接する領域中の水素濃度
がゲート絶縁膜のソース領域およびドレイン領域に隣接
する領域中の水素濃度よりも低いことを特徴としている
ので、水素終端効率を向上し、あるいはゲート絶縁膜中
の固定電荷を少なくすることができ、これにより閾値電
圧の極性を反転させることなく、移動度を向上すること
ができる。
【００４７】また、本発明の液晶表示装置によれば、閾
値の極性が反転しないため、消費電力が少なく、しかも
高い移動度を有する。このため、大型高精細ＬＣＤ等を
実現することができる。
値の極性が反転しないため、消費電力が少なく、しかも
高い移動度を有する。このため、大型高精細ＬＣＤ等を
実現することができる。
【図１】水素濃度と打込み深さとの関係を示す特性図。
【図２】水素処理の有無によるｐ−ｃｈＴＦＴのＶthの
違いを示す特性図。
違いを示す特性図。
【図３】本発明の薄膜トランジスタの一実施形態を示す
概略図。
概略図。
【図４】従来の薄膜トランジスタを概略的に示す断面
図。
図。
【図５】本発明の薄膜トランジスタの他の実施形態を示
す概略図。
す概略図。
【図６】本発明の液晶表示装置を概略的に示す図。
【図７】図６に示す液晶表示装置の回路を示す概略図。
【図８】（Ａ）〜（Ｈ）は本発明の薄膜トランジスタの
製造工程を示す概略図。
製造工程を示す概略図。
【図９】（Ａ），（Ｂ）は従来の薄膜トランジスタの水
素化前後のＩｄ−Ｖｇ特性図。
素化前後のＩｄ−Ｖｇ特性図。
【図１０】液晶表示装置に用いられるトランジスタの典
型的な組み合わせを示す図。
型的な組み合わせを示す図。
１０１，３０１…ガラス基板、１０２，２０２，３０２
…バッファ層、１０３，３０３…ポリシリコン膜、１０
３ａ…チャネル領域、１０３ｂ…ソース領域・ドレイン
領域、１０３ｂ−１，３０８ａ…低濃度不純物注入領
域、１０３ｂ−２，３０８ｂ…高濃度不純物注入領域、
１０４，３０４…ゲート絶縁膜、１０４ａ…チャネル領
域に隣接したゲート絶縁膜、１０４ｂ…ソース領域・ド
レイン領域に隣接したゲート絶縁膜、１０５…ソース電
極、１０６…ドレイン電極、１０７，２０５，３０５…
ゲート電極、１０８，３１１…層間絶縁膜、１１０…絶
縁膜、２０１…第１のガラス基板、２０３…画素電極、
２０４…ゲート線、２０５…信号線、２０７…液晶層、
２０８…対向電極、２０９…第２のガラス基板、２１０
…ｐ−ｃｈＴＦＴ、２１１…ｎ−ｃｈＴＦＴ、２１２…
駆動回路用ＴＦＴ、２１３…液晶容量、２１４…補助容
量、３１２…ソース電極・ドレイン電極。
…バッファ層、１０３，３０３…ポリシリコン膜、１０
３ａ…チャネル領域、１０３ｂ…ソース領域・ドレイン
領域、１０３ｂ−１，３０８ａ…低濃度不純物注入領
域、１０３ｂ−２，３０８ｂ…高濃度不純物注入領域、
１０４，３０４…ゲート絶縁膜、１０４ａ…チャネル領
域に隣接したゲート絶縁膜、１０４ｂ…ソース領域・ド
レイン領域に隣接したゲート絶縁膜、１０５…ソース電
極、１０６…ドレイン電極、１０７，２０５，３０５…
ゲート電極、１０８，３１１…層間絶縁膜、１１０…絶
縁膜、２０１…第１のガラス基板、２０３…画素電極、
２０４…ゲート線、２０５…信号線、２０７…液晶層、
２０８…対向電極、２０９…第２のガラス基板、２１０
…ｐ−ｃｈＴＦＴ、２１１…ｎ−ｃｈＴＦＴ、２１２…
駆動回路用ＴＦＴ、２１３…液晶容量、２１４…補助容
量、３１２…ソース電極・ドレイン電極。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78 ６２７Ｇ
Claims (6)
- 【請求項１】 ゲート電極と、前記ゲート電極にゲート
絶縁膜を介して設けられたチャネル領域と、前記チャネ
ル領域の両側に設けられたソース領域およびドレイン領
域とを具備し、前記チャネル領域中の水素濃度が前記ソ
ース領域およびドレイン領域中の水素濃度よりも低いこ
とを特徴とする薄膜トランジスタ。 - 【請求項２】 ゲート電極と、前記ゲート電極にゲート
絶縁膜を介して設けられたチャネル領域と、前記チャネ
ル領域の両側に設けられ、ＬＤＤ領域を含むソース領域
およびドレイン領域とを具備し、前記チャネル領域中の
水素濃度と前記がソース領域およびドレイン領域中の水
素濃度が異なり、前記チャネル領域中の水素濃度が前記
チャネル領域を構成する材料のダングリングボンドを終
端させるために充分な最低濃度であり、前記ソース領域
およびドレイン領域中の水素濃度が前記ＬＤＤ領域を活
性化するために充分な最高濃度であることを特徴とする
薄膜トランジスタ。 - 【請求項３】 ゲート電極と、前記ゲート電極にゲート
絶縁膜を介して設けられたチャネル領域と、前記チャネ
ル領域の両側に設けられたソース領域およびドレイン領
域とを具備し、前記ゲート絶縁膜の前記チャネル領域に
隣接する領域中の水素濃度が前記ゲート絶縁膜の前記ソ
ース領域およびドレイン領域に隣接する領域中の水素濃
度よりも低いことを特徴とする薄膜トランジスタ。 - 【請求項４】 ゲート電極と、前記ゲート電極にゲート
絶縁膜を介して設けられたチャネル領域と、前記チャネ
ル領域の両側に設けられ、ＬＤＤ領域を含むソース領域
およびドレイン領域とを具備し、前記チャネル領域中の
水素濃度と前記がソース領域およびドレイン領域中の水
素濃度が異なり、前記ゲート絶縁膜の前記チャネル領域
に隣接する領域中の水素濃度が薄膜トランジスタの閾値
の極性が変わらない程度の濃度であり、前記ゲート絶縁
膜の前記ソース領域およびドレイン領域に隣接する領域
中の水素濃度が前記チャネル領域への水素終端が起り易
い程度の濃度であることを特徴とする薄膜トランジス
タ。 - 【請求項５】 前記チャネル領域が、光でアニールする
ことにより形成された多結晶シリコンで構成されている
請求項１〜４のいずれか１項記載の薄膜トランジスタ。 - 【請求項６】 それぞれの表面上に電極を有する一対の
基板と、前記電極が対向するようにして配置した前記一
対の基板間に挟持された液晶層とを具備し、前記一対の
基板の一方の基板上に請求項１〜４のいずれか１項に記
載した薄膜トランジスタが設けられていることを特徴と
する液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6840796A JPH09260671A (ja) | 1996-03-25 | 1996-03-25 | 薄膜トランジスタおよびそれを用いた液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6840796A JPH09260671A (ja) | 1996-03-25 | 1996-03-25 | 薄膜トランジスタおよびそれを用いた液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09260671A true JPH09260671A (ja) | 1997-10-03 |
Family
ID=13372804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6840796A Pending JPH09260671A (ja) | 1996-03-25 | 1996-03-25 | 薄膜トランジスタおよびそれを用いた液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09260671A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100397407B1 (ko) * | 1999-07-16 | 2003-09-13 | 세이코 엡슨 가부시키가이샤 | 반도체 장치, 반도체 게이트 어레이 및 전기 광학 장치 및전자기기 |
| JP2005228819A (ja) * | 2004-02-10 | 2005-08-25 | Mitsubishi Electric Corp | 半導体装置 |
| US7151016B2 (en) | 2001-07-17 | 2006-12-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device that includes a hydrogen concentration depth profile |
| JP2011124596A (ja) * | 2011-02-01 | 2011-06-23 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2012514328A (ja) * | 2008-12-24 | 2012-06-21 | スリーエム イノベイティブ プロパティズ カンパニー | 金属酸化物半導体薄膜トランジスタにおける安定性の向上 |
| US8570455B2 (en) | 2008-04-02 | 2013-10-29 | Nlt Technologies, Ltd. | Semiconductor device, semiconductor device manufacturing method, liquid crystal display device and electronic apparatus |
| WO2015097595A1 (en) * | 2013-12-27 | 2015-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| JP2017046008A (ja) * | 2000-08-25 | 2017-03-02 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1996
- 1996-03-25 JP JP6840796A patent/JPH09260671A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100397407B1 (ko) * | 1999-07-16 | 2003-09-13 | 세이코 엡슨 가부시키가이샤 | 반도체 장치, 반도체 게이트 어레이 및 전기 광학 장치 및전자기기 |
| JP2017046008A (ja) * | 2000-08-25 | 2017-03-02 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US7151016B2 (en) | 2001-07-17 | 2006-12-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device that includes a hydrogen concentration depth profile |
| US7709894B2 (en) | 2001-07-17 | 2010-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including a transistor with a gate electrode having a taper portion |
| JP2005228819A (ja) * | 2004-02-10 | 2005-08-25 | Mitsubishi Electric Corp | 半導体装置 |
| US8570455B2 (en) | 2008-04-02 | 2013-10-29 | Nlt Technologies, Ltd. | Semiconductor device, semiconductor device manufacturing method, liquid crystal display device and electronic apparatus |
| JP2012514328A (ja) * | 2008-12-24 | 2012-06-21 | スリーエム イノベイティブ プロパティズ カンパニー | 金属酸化物半導体薄膜トランジスタにおける安定性の向上 |
| JP2011124596A (ja) * | 2011-02-01 | 2011-06-23 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| WO2015097595A1 (en) * | 2013-12-27 | 2015-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| US9230996B2 (en) | 2013-12-27 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| US9536904B2 (en) | 2013-12-27 | 2017-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| US9786690B2 (en) | 2013-12-27 | 2017-10-10 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5712495A (en) | Semiconductor device including active matrix circuit | |
| EP0494628B1 (en) | Manufacturing method for a multigate thin film transistor | |
| US5424230A (en) | Method of manufacturing a polysilicon thin film transistor | |
| US5396084A (en) | Thin film transistor device having driving circuit and matrix circuit | |
| JP3305961B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JPH05190568A (ja) | 絶縁ゲート薄膜トランジスタの製造方法 | |
| US6727124B2 (en) | Method of manufacturing a TFT using a catalytic element to promote crystallization of a semiconductor film and gettering the catalytic element | |
| JP3865145B2 (ja) | 半導体装置の作製方法 | |
| JP2001127302A (ja) | 半導体薄膜基板、半導体装置、半導体装置の製造方法および電子装置 | |
| KR100198728B1 (ko) | 구동회로 일체형 액정표시소자 및 제조방법 | |
| KR100193348B1 (ko) | 액정표시장치의 박막트랜지스터 제조방법 | |
| JP3224215B2 (ja) | 薄膜状絶縁ゲイト型半導体装置の作製方法 | |
| JPH09260671A (ja) | 薄膜トランジスタおよびそれを用いた液晶表示装置 | |
| JPH04362616A (ja) | アクティブマトリクスパネル | |
| JP2933121B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH09283441A (ja) | 半導体素子の製造方法 | |
| JPH11204800A (ja) | 薄膜トランジスタ、およびその製造方法、並びに不純物導入装置 | |
| JP3774278B2 (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JPH06252170A (ja) | 薄膜トランジスタの製造方法 | |
| JP2917925B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ | |
| JP2705550B2 (ja) | Ｃｍｏｓ薄膜トランジスタおよびその製造方法 | |
| JP2001274413A (ja) | 薄膜トランジスタの製造方法 | |
| JP3413699B2 (ja) | 半導体装置およびその製造方法 | |
| JP3259769B2 (ja) | 薄膜集積素子 | |
| JP2003007718A (ja) | 薄膜トランジスタおよびそれを用いた表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050104 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050628 |