JP2003007718A - 薄膜トランジスタおよびそれを用いた表示装置 - Google Patents
薄膜トランジスタおよびそれを用いた表示装置Info
- Publication number
- JP2003007718A JP2003007718A JP2001187704A JP2001187704A JP2003007718A JP 2003007718 A JP2003007718 A JP 2003007718A JP 2001187704 A JP2001187704 A JP 2001187704A JP 2001187704 A JP2001187704 A JP 2001187704A JP 2003007718 A JP2003007718 A JP 2003007718A
- Authority
- JP
- Japan
- Prior art keywords
- region
- hydrogen
- thin film
- undercoat
- hydrogen concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 水素化処理におけるチャネル領域やソース・
ドレイン領域の欠陥の水素終端において、ゲート絶縁膜
中の水素濃度向上により固定電荷増加に伴う閾値電圧の
変動が発生する。 【解決手段】 ソース・ドレイン領域に接するアンダー
コート中の水素濃度をチャネル領域に接するアンダーコ
ート中の水素濃度よりも高くすることで、ソース・ドレ
イン領域の水素終端効果を向上するとともに、ゲート絶
縁膜への水素供給を最小限に抑える。
ドレイン領域の欠陥の水素終端において、ゲート絶縁膜
中の水素濃度向上により固定電荷増加に伴う閾値電圧の
変動が発生する。 【解決手段】 ソース・ドレイン領域に接するアンダー
コート中の水素濃度をチャネル領域に接するアンダーコ
ート中の水素濃度よりも高くすることで、ソース・ドレ
イン領域の水素終端効果を向上するとともに、ゲート絶
縁膜への水素供給を最小限に抑える。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
およびそれを用いた液晶表示装置や有機ＥＬ表示装置に
関する。
およびそれを用いた液晶表示装置や有機ＥＬ表示装置に
関する。
【０００２】
【従来の技術】近年、液晶を中心とした平面ディスプレ
イの発達がめざましく、特にＯＡ機器やパーソナルコン
ピューターや携帯機器の表示においては、画素の高精細
化や低コスト化の要請が高くなっており、製造技術上
も、これらのための技術開発が進められている。これら
の中で、アモルファスシリコン（ａ−Ｓｉ）またはポリ
シリコン（ｐｏｌｙ−Ｓｉ）を用いた薄膜トランジスタ
（ＴＦＴ）をスイッチング素子としてマトリックス上に
配した液晶表示装置（ＴＦＴ−ＬＣＤ）は、表示品位が
高く、低消費電力であるため、その開発が盛んに行われ
ている。
イの発達がめざましく、特にＯＡ機器やパーソナルコン
ピューターや携帯機器の表示においては、画素の高精細
化や低コスト化の要請が高くなっており、製造技術上
も、これらのための技術開発が進められている。これら
の中で、アモルファスシリコン（ａ−Ｓｉ）またはポリ
シリコン（ｐｏｌｙ−Ｓｉ）を用いた薄膜トランジスタ
（ＴＦＴ）をスイッチング素子としてマトリックス上に
配した液晶表示装置（ＴＦＴ−ＬＣＤ）は、表示品位が
高く、低消費電力であるため、その開発が盛んに行われ
ている。
【０００３】特に、ポリシリコンを用いたＴＦＴは、ア
モルファスシリコンを用いたＴＦＴよりも移動度が１０
倍から１００倍程度高いため、画素のスイッチング素子
だけでなく、画素スイッチの駆動回路にも用いることが
可能で、駆動回路一体型ＴＦＴ−ＬＣＤの開発が盛んに
行われている。
モルファスシリコンを用いたＴＦＴよりも移動度が１０
倍から１００倍程度高いため、画素のスイッチング素子
だけでなく、画素スイッチの駆動回路にも用いることが
可能で、駆動回路一体型ＴＦＴ−ＬＣＤの開発が盛んに
行われている。
【０００４】このポリシリコンを用いたＴＦＴの課題と
して、リーク電流の低減、移動度の増加、サブスレッシ
ュホルド領域の急峻性向上（＝Ｓ値の低下）等の特性向
上が挙げられる。
して、リーク電流の低減、移動度の増加、サブスレッシ
ュホルド領域の急峻性向上（＝Ｓ値の低下）等の特性向
上が挙げられる。
【０００５】この代表的な改善手段としては、水素化に
よるポリシリコン中のダングリングボンドを水素により
終端する方法が一般的である。水素化処理は活性層まで
水素を到達させるために２００〜４００℃の水素雰囲気
（または水素プラズマ雰囲気）で数時間程度行われる。
この水素化処理では、アニールされる状態が長時間にわ
たるため、チャネル領域およびソース領域・ドレイン領
域が同時に水素終端される。このとき、水素がゲート絶
縁膜中に拡散し、ゲート絶縁膜中にトラップ準位あるい
は固定電荷が形成さるため、閾値電圧（Ｖｔｈ）、ゲー
トリーク、耐圧等のＴＦＴ特性が変動する。
よるポリシリコン中のダングリングボンドを水素により
終端する方法が一般的である。水素化処理は活性層まで
水素を到達させるために２００〜４００℃の水素雰囲気
（または水素プラズマ雰囲気）で数時間程度行われる。
この水素化処理では、アニールされる状態が長時間にわ
たるため、チャネル領域およびソース領域・ドレイン領
域が同時に水素終端される。このとき、水素がゲート絶
縁膜中に拡散し、ゲート絶縁膜中にトラップ準位あるい
は固定電荷が形成さるため、閾値電圧（Ｖｔｈ）、ゲー
トリーク、耐圧等のＴＦＴ特性が変動する。
【０００６】一方、活性層中の水素量が少ない場合で
は、チャネル領域中のダングリングボンドが水素により
充分に終端されないので、チャネル領域中のトラップ準
位密度が増加し、移動度を低下させる。また、ソース領
域・ドレイン領域がイオンドープ等で形成されている場
合は特にドーピングによる欠陥が多く存在しており、水
素量が少ないと、低温での活性化が困難であり、特にＬ
ＤＤ（Lightly Doped Drain）構造におけるＴＦＴのＬ
ＤＤ領域での抵抗値の安定化が困難になる。
は、チャネル領域中のダングリングボンドが水素により
充分に終端されないので、チャネル領域中のトラップ準
位密度が増加し、移動度を低下させる。また、ソース領
域・ドレイン領域がイオンドープ等で形成されている場
合は特にドーピングによる欠陥が多く存在しており、水
素量が少ないと、低温での活性化が困難であり、特にＬ
ＤＤ（Lightly Doped Drain）構造におけるＴＦＴのＬ
ＤＤ領域での抵抗値の安定化が困難になる。
【０００７】
【発明が解決しようとする課題】上記のように、ソース
領域・ドレイン領域の活性化のため水素化を促進すると
ゲート絶縁膜への水素の拡散によりＴＦＴの特性劣化が
生じ、水素量が少ないと、ＬＤＤ領域の活性化が困難で
あるという問題がある。
領域・ドレイン領域の活性化のため水素化を促進すると
ゲート絶縁膜への水素の拡散によりＴＦＴの特性劣化が
生じ、水素量が少ないと、ＬＤＤ領域の活性化が困難で
あるという問題がある。
【０００８】本発明はかかる点に鑑みてなされたもので
あり、ＴＦＴ特性に優れ、移動度が高く、しかもＬＤＤ
領域の活性化が容易である薄膜トランジスタおよび低消
費電力・高速駆動が可能な表示装置を提供することを目
的とする。
あり、ＴＦＴ特性に優れ、移動度が高く、しかもＬＤＤ
領域の活性化が容易である薄膜トランジスタおよび低消
費電力・高速駆動が可能な表示装置を提供することを目
的とする。
【０００９】
【課題を解決するための手段】請求項１の発明が講じた
手段は、基板の一主面において、絶縁膜であるアンダー
コートと、前記アンダーコート上に設けられたチャネル
領域と前記チャネル領域の両側に設けられたソース領域
およびドレイン領域と、ゲート絶縁膜を介して設けられ
たゲート電極とを備え、前記アンダーコートの前記チャ
ネル領域に隣接する領域中の水素濃度が前記ソース領域
およびドレイン領域に隣接する領域中の水素濃度よりも
低い構成とするものである。この構成により、ソース領
域およびドレイン領域に隣接するアンダーコート領域中
の水素が水素化処理や活性化処理時にアンダーコート領
域中よりソース領域およびドレイン領域に拡散するため
ソース領域およびドレイン領域の水素化率がチャネル領
域よりも高くなり、水素化処理時にチャネル領域の水素
終端を最低濃度で行っても、ソース領域およびドレイン
領域の水素濃度を高くできるため、より効率的に欠陥を
終端することができ、ＬＤＤ領域の欠陥をより低減する
ことができる。また、高濃度の水素はソース領域および
ドレイン領域に隣接するアンダーコート領域より供給さ
れるために、水素化条件の設定はチャネル領域の欠陥終
端のための最低濃度でよく、ゲート絶縁膜中に余剰の水
素を供給しないため、ゲート絶縁膜中のトラップ準位あ
るいは固定電荷の形成を最低限に抑えることが可能とな
る。
手段は、基板の一主面において、絶縁膜であるアンダー
コートと、前記アンダーコート上に設けられたチャネル
領域と前記チャネル領域の両側に設けられたソース領域
およびドレイン領域と、ゲート絶縁膜を介して設けられ
たゲート電極とを備え、前記アンダーコートの前記チャ
ネル領域に隣接する領域中の水素濃度が前記ソース領域
およびドレイン領域に隣接する領域中の水素濃度よりも
低い構成とするものである。この構成により、ソース領
域およびドレイン領域に隣接するアンダーコート領域中
の水素が水素化処理や活性化処理時にアンダーコート領
域中よりソース領域およびドレイン領域に拡散するため
ソース領域およびドレイン領域の水素化率がチャネル領
域よりも高くなり、水素化処理時にチャネル領域の水素
終端を最低濃度で行っても、ソース領域およびドレイン
領域の水素濃度を高くできるため、より効率的に欠陥を
終端することができ、ＬＤＤ領域の欠陥をより低減する
ことができる。また、高濃度の水素はソース領域および
ドレイン領域に隣接するアンダーコート領域より供給さ
れるために、水素化条件の設定はチャネル領域の欠陥終
端のための最低濃度でよく、ゲート絶縁膜中に余剰の水
素を供給しないため、ゲート絶縁膜中のトラップ準位あ
るいは固定電荷の形成を最低限に抑えることが可能とな
る。
【００１０】請求項２の発明が講じた手段は、請求項１
の発明に、前記チャネル領域中の水素濃度が、前記チャ
ネル領域の両側に設けられたソース領域およびドレイン
領域中の水素濃度よりも低い構成を付加するものであ
る。この構成により、上述の請求項１の構成効果に加え
て、ソース領域およびドレイン領域中の水素濃度が高い
ことにより、イオンドープ等で発生した欠陥の水素終端
率が高まるため、チャネル領域よりも欠陥が多いソース
領域およびドレイン領域の水素終端率をより高めること
が可能である。
の発明に、前記チャネル領域中の水素濃度が、前記チャ
ネル領域の両側に設けられたソース領域およびドレイン
領域中の水素濃度よりも低い構成を付加するものであ
る。この構成により、上述の請求項１の構成効果に加え
て、ソース領域およびドレイン領域中の水素濃度が高い
ことにより、イオンドープ等で発生した欠陥の水素終端
率が高まるため、チャネル領域よりも欠陥が多いソース
領域およびドレイン領域の水素終端率をより高めること
が可能である。
【００１１】請求項３の発明が講じた手段は、請求項１
の発明に、前記ソース領域およびドレイン領域はＬＤＤ
領域を含む構成を付加するものである。
の発明に、前記ソース領域およびドレイン領域はＬＤＤ
領域を含む構成を付加するものである。
【００１２】請求項４の発明が講じた手段は、請求項１
の発明に、前記アンダーコートのソース領域およびドレ
イン領域に隣接する領域中の水素濃度は、基板中の水素
濃度より高い構成を付加するものである。この構成によ
り、上述の請求項１の構成効果に加えて、基板中の水素
濃度よりもアンダーコート中の水素濃度が高いことによ
り、アンダーコート中の水素が水素化処理や活性化処理
時に拡散する際に、より効率的にソース領域およびドレ
イン領域に水素を供給することが可能となる。
の発明に、前記アンダーコートのソース領域およびドレ
イン領域に隣接する領域中の水素濃度は、基板中の水素
濃度より高い構成を付加するものである。この構成によ
り、上述の請求項１の構成効果に加えて、基板中の水素
濃度よりもアンダーコート中の水素濃度が高いことによ
り、アンダーコート中の水素が水素化処理や活性化処理
時に拡散する際に、より効率的にソース領域およびドレ
イン領域に水素を供給することが可能となる。
【００１３】請求項５の発明が講じた手段は、請求項１
の発明に、前記アンダーコートの前記ソース領域および
ドレイン領域に隣接する領域中の水素濃度が前記ソース
領域およびドレイン領域中の水素濃度よりも高い構成を
付加するものである。この構成により、上述の請求項１
の構成効果に加えて、ソース領域およびドレイン領域中
の水素が、ソース領域とチャネル領域との境界近傍およ
びドレイン領域とチャネル領域との境界近傍のゲート絶
縁膜まで拡散してＴＦＴの特性が劣化することを防止で
き、かつ、アンダーコートよりソース領域およびドレイ
ン領域に水素を供給することができるため、水素終端率
を高めることができる。
の発明に、前記アンダーコートの前記ソース領域および
ドレイン領域に隣接する領域中の水素濃度が前記ソース
領域およびドレイン領域中の水素濃度よりも高い構成を
付加するものである。この構成により、上述の請求項１
の構成効果に加えて、ソース領域およびドレイン領域中
の水素が、ソース領域とチャネル領域との境界近傍およ
びドレイン領域とチャネル領域との境界近傍のゲート絶
縁膜まで拡散してＴＦＴの特性が劣化することを防止で
き、かつ、アンダーコートよりソース領域およびドレイ
ン領域に水素を供給することができるため、水素終端率
を高めることができる。
【００１４】請求項６の発明が講じた手段は、請求項１
〜５の発明に、前記チャネル領域が、多結晶シリコンで
ある構成を付加するものである。
〜５の発明に、前記チャネル領域が、多結晶シリコンで
ある構成を付加するものである。
【００１５】請求項７の発明が講じた手段は、それぞれ
の表面上に電極を有する一対の基板と、前記電極が対向
するようにして配置した前記一対の基板間に挟持された
液晶層とを備え、前記一対の基板の一方の基板上に請求
項１〜６のいずれかに記載の薄膜トランジスタをマトリ
ックス状に配置し、液晶材料の偏光を制御するスイッチ
ング素子として用いる液晶表示装置の構成とするもので
ある。
の表面上に電極を有する一対の基板と、前記電極が対向
するようにして配置した前記一対の基板間に挟持された
液晶層とを備え、前記一対の基板の一方の基板上に請求
項１〜６のいずれかに記載の薄膜トランジスタをマトリ
ックス状に配置し、液晶材料の偏光を制御するスイッチ
ング素子として用いる液晶表示装置の構成とするもので
ある。
【００１６】請求項８の発明が講じた手段は、請求項１
〜６のいずれかに記載の薄膜半導体装置をマトリックス
状に配置し、有機ＥＬ材料への電力供給を制御するスイ
ッチング素子として用いることを特徴とする有機ＥＬ表
示装置の構成とするものである。
〜６のいずれかに記載の薄膜半導体装置をマトリックス
状に配置し、有機ＥＬ材料への電力供給を制御するスイ
ッチング素子として用いることを特徴とする有機ＥＬ表
示装置の構成とするものである。
【００１７】
【発明の実施の形態】以下、本発明の実施形態に係る基
板の洗浄方法および薄膜トランジスタの製造方法につい
て図面を参照しながら説明する。
板の洗浄方法および薄膜トランジスタの製造方法につい
て図面を参照しながら説明する。
【００１８】（第１の実施形態）以下、本発明の第１の
実施形態を、図面を参照して具体的に説明する。図１
は、本発明の第１の実施形態を説明するためのＮチャネ
ル型薄膜トランジスタの概略断面図であり、図１におい
て、１は基板、２−１、２−２は例えばシリコン酸化膜
からなるアンダーコート、３は例えば多結晶シリコンか
らなるチャネル領域、４は多結晶シリコンにＮ型不純物
としてのリンをドープしたＬＤＤ領域、５および６は多
結晶シリコンにＬＤＤ領域４よりも高濃度にＮ型不純物
としてのリンをドープしたソース領域およびドレイン領
域、７は例えばシリコン酸化膜からなるゲート絶縁膜、
８はゲート電極であり、ソース電極９およびドレイン電
極１０は層間絶縁膜１１に形成されたコンタクト１２お
よび１３を介してソース領域５およびドレイン領域６に
接続されている。
実施形態を、図面を参照して具体的に説明する。図１
は、本発明の第１の実施形態を説明するためのＮチャネ
ル型薄膜トランジスタの概略断面図であり、図１におい
て、１は基板、２−１、２−２は例えばシリコン酸化膜
からなるアンダーコート、３は例えば多結晶シリコンか
らなるチャネル領域、４は多結晶シリコンにＮ型不純物
としてのリンをドープしたＬＤＤ領域、５および６は多
結晶シリコンにＬＤＤ領域４よりも高濃度にＮ型不純物
としてのリンをドープしたソース領域およびドレイン領
域、７は例えばシリコン酸化膜からなるゲート絶縁膜、
８はゲート電極であり、ソース電極９およびドレイン電
極１０は層間絶縁膜１１に形成されたコンタクト１２お
よび１３を介してソース領域５およびドレイン領域６に
接続されている。
【００１９】ここで、アンダーコート２−１はチャネル
領域３に接しており、アンダーコート２−２はＬＤＤ領
域４およびソース領域５とドレイン領域６に接してい
る。このアンダーコート２−１中の水素濃度はアンダー
コート２−２中の水素濃度より低い。
領域３に接しており、アンダーコート２−２はＬＤＤ領
域４およびソース領域５とドレイン領域６に接してい
る。このアンダーコート２−１中の水素濃度はアンダー
コート２−２中の水素濃度より低い。
【００２０】この構造で水素化処理または活性化処理を
行うと、アンダーコート２−２からＬＤＤ領域４および
ソース領域５とドレイン領域６に拡散する水素の量は、
アンダーコート２−１からチャネル領域３へ拡散する水
素量より必然的に多くなる。よって、ＬＤＤ領域４およ
びソース領域５とドレイン領域６での欠陥の水素終端率
が向上することになる。
行うと、アンダーコート２−２からＬＤＤ領域４および
ソース領域５とドレイン領域６に拡散する水素の量は、
アンダーコート２−１からチャネル領域３へ拡散する水
素量より必然的に多くなる。よって、ＬＤＤ領域４およ
びソース領域５とドレイン領域６での欠陥の水素終端率
が向上することになる。
【００２１】また、アンダーコート２−１からチャネル
領域３へ拡散する水素量または水素化処理により外部か
ら供給される水素量をチャネル領域３の欠陥の水素終端
に最適な量に設定することで移動度の向上が図れる。し
かも、必要以上にチャネル領域３に水素を供給しないこ
とにより、チャネル領域３上のゲート絶縁膜７のトラッ
プ準位あるいは固定電荷の増加を最低限に抑制すること
が可能となる。よって、チャネル領域３の活性化および
ＬＤＤ領域４とソース領域５とドレイン領域６の欠陥の
水素終端率の向上を達成することができ、ＴＦＴ特性の
向上が図れる。また、ＬＤＤ領域４とソース領域５とド
レイン領域６のダングリングボンドを低減できるため、
低温での活性化も可能となる。
領域３へ拡散する水素量または水素化処理により外部か
ら供給される水素量をチャネル領域３の欠陥の水素終端
に最適な量に設定することで移動度の向上が図れる。し
かも、必要以上にチャネル領域３に水素を供給しないこ
とにより、チャネル領域３上のゲート絶縁膜７のトラッ
プ準位あるいは固定電荷の増加を最低限に抑制すること
が可能となる。よって、チャネル領域３の活性化および
ＬＤＤ領域４とソース領域５とドレイン領域６の欠陥の
水素終端率の向上を達成することができ、ＴＦＴ特性の
向上が図れる。また、ＬＤＤ領域４とソース領域５とド
レイン領域６のダングリングボンドを低減できるため、
低温での活性化も可能となる。
【００２２】アンダーコート２−１の水素濃度はアンダ
ーコート２−２中の水素濃度よりも低いことにより、チ
ャネル領域３の水素濃度は、ＬＤＤ領域４やソース領域
５やドレイン領域６の水素濃度よりも低い。これによ
り、チャネル領域３からゲート絶縁膜７へ拡散する水素
量を低減しつつ、ＬＤＤ領域４やソース領域５やドレイ
ン領域６のダングリングボンドを終端するための水素濃
度を高くすることができる。なお、ダングリングボンド
を終端するとは、ダングリングボンドに水素が結合した
状態を意味し、活性層中のトラップ準位が低くなる。
ーコート２−２中の水素濃度よりも低いことにより、チ
ャネル領域３の水素濃度は、ＬＤＤ領域４やソース領域
５やドレイン領域６の水素濃度よりも低い。これによ
り、チャネル領域３からゲート絶縁膜７へ拡散する水素
量を低減しつつ、ＬＤＤ領域４やソース領域５やドレイ
ン領域６のダングリングボンドを終端するための水素濃
度を高くすることができる。なお、ダングリングボンド
を終端するとは、ダングリングボンドに水素が結合した
状態を意味し、活性層中のトラップ準位が低くなる。
【００２３】さらに、アンダーコート２−２の水素濃度
は、ＬＤＤ領域４やソース領域５やドレイン領域６の水
素濃度よりも高い。これにより、ＬＤＤ領域４からゲー
ト絶縁膜７へ拡散する水素量を低減しつつ、ＬＤＤ領域
４やソース領域５やドレイン領域６の欠陥を水素終端す
るための水素をアンダーコート２−２から供給すること
ができる。
は、ＬＤＤ領域４やソース領域５やドレイン領域６の水
素濃度よりも高い。これにより、ＬＤＤ領域４からゲー
ト絶縁膜７へ拡散する水素量を低減しつつ、ＬＤＤ領域
４やソース領域５やドレイン領域６の欠陥を水素終端す
るための水素をアンダーコート２−２から供給すること
ができる。
【００２４】また、アンダーコート２−２の水素濃度
は、基板１の水素濃度よりも高く、基板１からチャネル
領域３を介してゲート絶縁膜７に拡散する水素量より
も、アンダーコート２−２からＬＤＤ領域４やソース領
域５やドレイン領域６へ拡散する水素量を多く設定する
ことができるため、欠陥の水素終端率を向上することが
でき、かつ、ゲート絶縁膜７のトラップ準位あるいは固
定電荷の増加を最低限に抑制することが可能となる。
は、基板１の水素濃度よりも高く、基板１からチャネル
領域３を介してゲート絶縁膜７に拡散する水素量より
も、アンダーコート２−２からＬＤＤ領域４やソース領
域５やドレイン領域６へ拡散する水素量を多く設定する
ことができるため、欠陥の水素終端率を向上することが
でき、かつ、ゲート絶縁膜７のトラップ準位あるいは固
定電荷の増加を最低限に抑制することが可能となる。
【００２５】以上の薄膜トランジスタでは、チャネル領
域３は必要最小限の水素化処理が施されているために高
い移動度を得ることができる。また、ＬＤＤ領域４中の
欠陥が効率よく水素終端されているためにＯＦＦ電流の
低減が図れる。また、ゲート絶縁膜７への水素量を抑制
しているためにトラップ準位あるいは固定電荷の増加を
最低限に抑えることができ、閾値電圧の変動を最小限に
抑えることができる。
域３は必要最小限の水素化処理が施されているために高
い移動度を得ることができる。また、ＬＤＤ領域４中の
欠陥が効率よく水素終端されているためにＯＦＦ電流の
低減が図れる。また、ゲート絶縁膜７への水素量を抑制
しているためにトラップ準位あるいは固定電荷の増加を
最低限に抑えることができ、閾値電圧の変動を最小限に
抑えることができる。
【００２６】ここで、チャネル領域３を構成する多結晶
シリコンのダングリングボンドを終端させるために充分
な最低の水素濃度は約１×１０18〜１×１０20原子／ｃ
ｍ3であることが好ましく、ＬＤＤ領域を活性化するた
めに充分な最高の水素濃度は約５×１０20原子／ｃｍ3
であることが好ましい。
シリコンのダングリングボンドを終端させるために充分
な最低の水素濃度は約１×１０18〜１×１０20原子／ｃ
ｍ3であることが好ましく、ＬＤＤ領域を活性化するた
めに充分な最高の水素濃度は約５×１０20原子／ｃｍ3
であることが好ましい。
【００２７】また、アンダーコート２−２中の水素濃度
は約５×１０20〜１×１０22原子／ｃｍ3であることが
好ましい。
は約５×１０20〜１×１０22原子／ｃｍ3であることが
好ましい。
【００２８】（第２の実施形態）次に、第２の実施形態
について説明する。図２は液晶表示装置の構成を説明す
るための概略断面図である。
について説明する。図２は液晶表示装置の構成を説明す
るための概略断面図である。
【００２９】図２において、５０はバックライト部、５
１は偏光板、５２は上述した第１の実施形態における基
板に相当する下ガラス基板、５３は上述の第１の実施形
態で説明した薄膜トランジスタで構成される駆動スイッ
チ、５４はＩＴＯ等の透明画素電極、５５は液晶の配向
性を制御する配向膜、５６は液晶層、５７は上部の配向
膜、５８はＩＴＯ等の透明共通電極、５９はカラーフィ
ルタ、６０は上ガラス基板、６１は偏光板である。
１は偏光板、５２は上述した第１の実施形態における基
板に相当する下ガラス基板、５３は上述の第１の実施形
態で説明した薄膜トランジスタで構成される駆動スイッ
チ、５４はＩＴＯ等の透明画素電極、５５は液晶の配向
性を制御する配向膜、５６は液晶層、５７は上部の配向
膜、５８はＩＴＯ等の透明共通電極、５９はカラーフィ
ルタ、６０は上ガラス基板、６１は偏光板である。
【００３０】駆動スイッチ５３により、透明画素電極５
４の電位を制御し液晶層５６での光の偏光量を制御する
ことによって、バックライト部５０からの光量を制御す
ることができる。
４の電位を制御し液晶層５６での光の偏光量を制御する
ことによって、バックライト部５０からの光量を制御す
ることができる。
【００３１】第２の実施形態による液晶表示装置では、
薄膜トランジスタにおいて移動度が高く、閾値変動が小
さく、ＯＦＦ電流の少ない薄膜トランジスタを使用して
いるため、画素部への電圧書き込み時間の短縮が図れ、
高精細・大画面の液晶表示装置や、高均一な画素を形成
することができる。
薄膜トランジスタにおいて移動度が高く、閾値変動が小
さく、ＯＦＦ電流の少ない薄膜トランジスタを使用して
いるため、画素部への電圧書き込み時間の短縮が図れ、
高精細・大画面の液晶表示装置や、高均一な画素を形成
することができる。
【００３２】（第３の実施形態）次に、第３の実施形態
について説明する。図３は、第３の実施形態に係る有機
ＥＬ表示装置の構成を説明するための概略断面図であ
る。
について説明する。図３は、第３の実施形態に係る有機
ＥＬ表示装置の構成を説明するための概略断面図であ
る。
【００３３】図３において、５２は上述した第１の実施
形態における基板に相当する下ガラス基板、５３は上述
の第１の実施形態で説明した薄膜トランジスタで構成さ
れる駆動スイッチ、６０は上ガラス基板、６２は有機Ｅ
Ｌ材料６３に電流を供給するための画素電極、６４はＩ
ＴＯ等の透明電極である。
形態における基板に相当する下ガラス基板、５３は上述
の第１の実施形態で説明した薄膜トランジスタで構成さ
れる駆動スイッチ、６０は上ガラス基板、６２は有機Ｅ
Ｌ材料６３に電流を供給するための画素電極、６４はＩ
ＴＯ等の透明電極である。
【００３４】駆動スイッチ５３により、画素電極６２に
電流を供給することで、有機ＥＬ材料６３に電流が流れ
発光する。また、駆動スイッチ５３により電流を制御す
ることで光量を制御することができる。
電流を供給することで、有機ＥＬ材料６３に電流が流れ
発光する。また、駆動スイッチ５３により電流を制御す
ることで光量を制御することができる。
【００３５】第３の実施形態による有機ＥＬ表示装置で
は、薄膜トランジスタにおいて移動度が高く、閾値変動
が小さく、ＯＦＦ電流の少ない薄膜トランジスタを使用
しているため、画素部への電圧書き込み時間の短縮が図
れ、高精細・大画面の液晶表示装置や、高均一な画素を
形成することができる。
は、薄膜トランジスタにおいて移動度が高く、閾値変動
が小さく、ＯＦＦ電流の少ない薄膜トランジスタを使用
しているため、画素部への電圧書き込み時間の短縮が図
れ、高精細・大画面の液晶表示装置や、高均一な画素を
形成することができる。
【００３６】尚、第２の実施形態〜第３の実施形態にお
いては第１の実施形態で説明した薄膜トランジスタを画
素部の駆動スイッチのみに使用して説明したが、これ
は、第１の実施形態で説明した薄膜トランジスタを画素
部の駆動スイッチを制御する回路部にも使用することが
でき、高速の制御回路を構成することができる。
いては第１の実施形態で説明した薄膜トランジスタを画
素部の駆動スイッチのみに使用して説明したが、これ
は、第１の実施形態で説明した薄膜トランジスタを画素
部の駆動スイッチを制御する回路部にも使用することが
でき、高速の制御回路を構成することができる。
【００３７】また、第１の実施形態においてはすべてト
ップゲート型トランジスタの構造であるが、これはボト
ムゲート型トランジスタであっても、同じ要件を備えた
構造であれば同様の効果が期待できる。
ップゲート型トランジスタの構造であるが、これはボト
ムゲート型トランジスタであっても、同じ要件を備えた
構造であれば同様の効果が期待できる。
【００３８】
【発明の効果】請求項１〜６の発明に係る薄膜トランジ
スタによると、ゲート絶縁膜への水素供給量を最小限に
抑えてトラップ準位あるいは固定電荷の増加を最低限に
抑え、チャネル領域の活性化とＬＤＤ領域を含むソース
領域およびドレイン領域の欠陥を水素終端により低減す
ることが可能で、移動度が高く閾値変動が小さくＯＦＦ
電流の少ない薄膜トランジスタを得ることができる。
スタによると、ゲート絶縁膜への水素供給量を最小限に
抑えてトラップ準位あるいは固定電荷の増加を最低限に
抑え、チャネル領域の活性化とＬＤＤ領域を含むソース
領域およびドレイン領域の欠陥を水素終端により低減す
ることが可能で、移動度が高く閾値変動が小さくＯＦＦ
電流の少ない薄膜トランジスタを得ることができる。
【００３９】また、請求項７および請求項８の発明に係
る液晶表示装置および有機ＥＬ表示装置によると、高精
細・大画面の液晶表示装置や、高均一な表示装置を得る
ことができる。
る液晶表示装置および有機ＥＬ表示装置によると、高精
細・大画面の液晶表示装置や、高均一な表示装置を得る
ことができる。
【図１】本発明の第１の実施形態に係る薄膜トランジス
タの概略断面図
タの概略断面図
【図２】本発明の第２の実施形態に係る液晶表示装置の
概略断面図
概略断面図
【図３】本発明の第３の実施形態に係る有機ＥＬ表示装
置の概略断面図
置の概略断面図
１ 基板
２−１，２−２ アンダーコート
３ チャネル領域
４ ＬＤＤ領域
５ ソース領域
６ ドレイン領域
７ ゲート絶縁膜
８ ゲート電極
９ ソース電極
１０ ドレイン電極
１１ 層間絶縁膜
１２，１３ コンタクト
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 21/322 Ｈ０１Ｌ 29/78 ６２７Ｅ
29/786 ６２６Ｃ
Ｆターム(参考） 2H092 JA24 JB56 MA27 NA21 PA02
PA11 PA13
5C094 AA13 AA25 AA31 AA42 AA43
AA53 BA03 BA27 BA43 CA19
CA24 DA09 DA13 DB01 DB04
EA04 EA05 EA07 EB02 ED03
ED20 FA01 FA02 FB12 FB14
FB15 GB10
5F110 AA06 AA08 AA19 BB01 CC02
CC08 DD02 DD13 DD30 FF02
GG02 GG13 HJ01 HJ12 HJ23
HM15 NN72 QQ23 QQ24 QQ25
Claims (8)
- 【請求項１】 基板の一主面において、絶縁膜であるア
ンダーコートと、前記アンダーコート上に設けられたチ
ャネル領域と前記チャネル領域の両側に設けられたソー
ス領域およびドレイン領域と、ゲート絶縁膜を介して設
けられたゲート電極とを備え、前記アンダーコートの前
記チャネル領域に隣接する領域中の水素濃度が前記ソー
ス領域およびドレイン領域に隣接する領域中の水素濃度
よりも低いことを特徴とする薄膜トランジスタ。 - 【請求項２】 前記チャネル領域中の水素濃度が、前記
チャネル領域の両側に設けられたソース領域およびドレ
イン領域中の水素濃度よりも低いことを特徴とする請求
項1記載の薄膜トランジスタ。 - 【請求項３】 前記ソース領域およびドレイン領域はＬ
ＤＤ領域を含むことを特徴とする請求項1記載の薄膜ト
ランジスタ。 - 【請求項４】 前記アンダーコートのソース領域および
ドレイン領域に隣接する領域中の水素濃度は、基板中の
水素濃度より高いことを特徴とする請求項1記載の薄膜
トランジスタ。 - 【請求項５】 前記アンダーコートの前記ソース領域お
よびドレイン領域に隣接する領域中の水素濃度が前記ソ
ース領域およびドレイン領域中の水素濃度よりも高いこ
とを特徴とする請求項1記載の薄膜トランジスタ。 - 【請求項６】 前記チャネル領域が、多結晶シリコンで
構成されている請求項１〜５のいずれかに記載の薄膜ト
ランジスタ。 - 【請求項７】 それぞれの表面上に電極を有する一対の
基板と、前記電極が対向するようにして配置した前記一
対の基板間に挟持された液晶層とを備え、前記一対の基
板の一方の基板上に請求項１〜６のいずれかに記載の薄
膜トランジスタをマトリックス状に配置し、液晶材料の
偏光を制御するスイッチング素子として用いることを特
徴とする液晶表示装置。 - 【請求項８】 請求項１〜６のいずれかに記載の薄膜半
導体装置をマトリックス状に配置し、有機ＥＬ材料への
電力供給を制御するスイッチング素子として用いること
を特徴とする有機ＥＬ表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001187704A JP2003007718A (ja) | 2001-06-21 | 2001-06-21 | 薄膜トランジスタおよびそれを用いた表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001187704A JP2003007718A (ja) | 2001-06-21 | 2001-06-21 | 薄膜トランジスタおよびそれを用いた表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003007718A true JP2003007718A (ja) | 2003-01-10 |
Family
ID=19026959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001187704A Pending JP2003007718A (ja) | 2001-06-21 | 2001-06-21 | 薄膜トランジスタおよびそれを用いた表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003007718A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015097595A1 (en) * | 2013-12-27 | 2015-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| JP2015144265A (ja) * | 2013-12-27 | 2015-08-06 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN107579111A (zh) * | 2016-07-05 | 2018-01-12 | 三星显示有限公司 | 薄膜晶体管和包括该薄膜晶体管的薄膜晶体管阵列面板 |
| US11594588B2 (en) | 2020-04-22 | 2023-02-28 | Samsung Display Co., Ltd. | Display device for improving conductivity of active layer |
-
2001
- 2001-06-21 JP JP2001187704A patent/JP2003007718A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015097595A1 (en) * | 2013-12-27 | 2015-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| JP2015144265A (ja) * | 2013-12-27 | 2015-08-06 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9230996B2 (en) | 2013-12-27 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| US9536904B2 (en) | 2013-12-27 | 2017-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| US9786690B2 (en) | 2013-12-27 | 2017-10-10 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| CN107579111A (zh) * | 2016-07-05 | 2018-01-12 | 三星显示有限公司 | 薄膜晶体管和包括该薄膜晶体管的薄膜晶体管阵列面板 |
| CN107579111B (zh) * | 2016-07-05 | 2022-06-03 | 三星显示有限公司 | 薄膜晶体管和包括该薄膜晶体管的薄膜晶体管阵列面板 |
| US11594588B2 (en) | 2020-04-22 | 2023-02-28 | Samsung Display Co., Ltd. | Display device for improving conductivity of active layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8659016B2 (en) | Thin film transistor, method of manufacturing the same and flat panel display device having the same | |
| US5889291A (en) | Semiconductor integrated circuit | |
| JP3522216B2 (ja) | 薄膜トランジスタおよびその製造方法ならびに液晶表示装置 | |
| US20030067007A1 (en) | Thin film transistor, thin film transistor array substrate, liquid crystal display device, and electroluminescent display device | |
| TWI413259B (zh) | 薄膜電晶體和使用其之有機發光顯示裝置 | |
| US8044576B2 (en) | Organic light emitting display and method of fabricating the same | |
| KR100676330B1 (ko) | 반도체장치,반도체장치의제조방법및박막트랜지스터의제조방법 | |
| JP5363009B2 (ja) | 表示装置およびその製造方法 | |
| JP4377139B2 (ja) | 表示装置 | |
| JP2003007718A (ja) | 薄膜トランジスタおよびそれを用いた表示装置 | |
| JPH08160464A (ja) | 液晶表示装置 | |
| JPH08116067A (ja) | 半導体装置，表示装置，表示装置の製造方法 | |
| JPH09260671A (ja) | 薄膜トランジスタおよびそれを用いた液晶表示装置 | |
| JP4641586B2 (ja) | 半導体装置の作製方法 | |
| CN100555587C (zh) | 低温多晶硅薄膜晶体管及其制造方法 | |
| KR20050035806A (ko) | 평판 표시 장치 및 그의 제조 방법 | |
| JPH10256557A (ja) | 薄膜トランジスタおよび液晶表示装置 | |
| JP4700159B2 (ja) | 半導体装置の作製方法 | |
| JP3083066B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JPH0279027A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JP2007081327A (ja) | 半導体装置の作製方法 | |
| JPH11223831A (ja) | 表示装置およびその製造方法 | |
| JP2006024630A (ja) | 半導体回路、表示装置及び電子機器 | |
| KR100926099B1 (ko) | 액정표시패널의 제조 방법 | |
| JPH08220505A (ja) | 液晶表示装置 |