JPH10256557A - 薄膜トランジスタおよび液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 ６００℃以下の低温で活性化が可能で、低リ
ーク電流で高いオン電流を有する特性の優れた薄膜トラ
ンジスタを提供する。 【解決手段】 チャネル領域１３ａと、低不純物濃度領
域であるＬＤＤ領域１３ｂと、高不純物濃度領域である
ソース領域１３ｓ、ドレイン１３ｄ領域を有する非単結
晶に結晶質シリコンからなる半導体膜１３と、この半導
体膜１３の各領域上で膜厚が近似的に等しくなるように
形成された絶縁性膜を有するＬＤＤ型薄膜トランジスタ
において、ソース領域１３ｓ、ドレイン１３ｄ領域中の
不純物濃度の最も高い場所が、ＬＤＤ領域１３ｂ中の不
純物濃度の最も高い場所より、絶縁性基板１１から離れ
た位置にあり、ソース領域１３ｓ、ドレイン１３ｄ領域
中の不純物濃度の最も高い場所は、絶縁性膜１４内にあ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は非単結晶の結晶質シ
リコン（ｐｏｌｙ−Ｓｉ）をそのチャネル部に用いた薄
膜トランジスタに関する。また本発明は非単結晶の結晶
質シリコンをスイッチング素子に用いた液晶表示装置に
関し、特に画素部、駆動部ともに絶縁性基板上に形成し
た液晶表示装置に関する。

【０００２】

【従来の技術】薄膜トランジスタを、キャリア走行層
（活性層）の構成材料から分類すると、非晶質シリコン
（アモルファスシリコン：ａ−Ｓｉ）を用いたものと非
単結晶の結晶質シリコン（多結晶（ポリ）シリコン：ｐ
−Ｓｉ、または微結晶シリコン：μｃ−Ｓｉ）を用いた
ものとに分類することができる。

【０００３】非単結晶の結晶質シリコンからなる半導体
膜は、アモルファスシリコンからなる半導体膜と比較し
てキャリアの移動度が１０倍から１００倍程度大きいと
いう特徴があり、スイッチング素子の構成材料として非
常に優れた特性を有する。

【０００４】また非単結晶の結晶質シリコンを活性層に
用いた薄膜トランジスタは高速動作が可能なことから、
近年では、各種論理回路（例えばドミノ論理、ＣＭＯＳ
トランスミッションゲート回路）やこれらを用いたマル
チプレクサ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、ＣＣＤ、ＲＡ
Ｍ、さらに液晶表示装置の駆動回路などを構成するスイ
ッチング素子としても注目されている。液晶表示装置を
はじめとする平面型表示装置は、表示部の薄型化か可能
で、消費電力が小さいことから、事務機器やコンピュー
タ等の表示装置あるいは家電製品の表示装置として幅広
く用いられている。

【０００５】特に、液晶表示装置においては、画素部
（画素アレイ）と、走査線信号回路や信号線駆動回路な
どの周辺駆動回路とを同一の基板上に形成する、いわゆ
る画素部・駆動回路部一体型の液晶表示装置の研究・開
発も精力的に行われている。

【０００６】このようにｐ−ＳｉΤＦΤは優れた特性を
有するが、このｐ−ＳｉΤＦΤにより、例えば液晶表示
装置のアレイ基板などの薄膜トランジスタアレイなどを
作製するには解決しなければならない問題点が残されて
いる。

【０００７】ｐｏｌｙ−ＳｉＴＦＴは、ａ−ＳｉＴＦＴ
に比べ移動度は高いが、他方リーク電流（ＴＦＴがＯＦ
Ｆのとき流れてしまう電流）がａ−ＳｉＴＦＴに比べ高
いという問題を有する。このリーク電流は駆動回路部を
構成する場合には特に問題にならないが、画素スイッチ
ングに用いた場合に画質劣化の原因となる。

【０００８】そのため、画素に用いるｐｏｌｙ−ＳｉＴ
ＦＴには、構造の工夫をさまざまにこらしたものがあ
る。その例としては、複数のゲート電極を備えたマルチ
ゲートＴＦＴ、あるいは微量に不純物をドープしたドレ
イン領域をもつＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ
Ｄｒａｉｎ）構造のＴＦＴ、あるいは部分的に不純物が
注入されていないドレイン領域をもつオフセット構造の
ＴＦＴ等があり、ＬＣＤの開口率の高さ、オン電流の高
さという点でＬＤＤ構造のＴＦＴが比較的優れている。
ＬＤＤを形成する場合、通常はゲート絶縁膜等の保護膜
を介してｐｏｌｙ−Ｓｉ層からなる活性層へ例えばＢ
（ボロン）、Ｐ（リン）などの不純物を注入する。この
とき、保護膜の微妙な膜厚分布のために、活性層中に注
入される不純物濃度に分布が生じるという問題がある。

【０００９】特にＬＤＤ領域に導入される不純物濃度は
ＴＦＴの特性に大きく影響するため（図１２参照）、不
純物の注入量の制御を高精度で行う必要がある。そのた
めには、活性層上の絶縁膜膜厚が分布をもっていても活
性層に注入される不純物量の分布が小さくなるような大
きな加速電圧で不純物を注入することが必要となる。

【００１０】一方、ｐｏｌｙ−ＳｉＴＦＴのもう一つの
問題は製造プロセスでの温度条件の制約である。生産性
を向上するためには、安価なガラス基板が使える６００
℃以下の低温で高不純物濃度領域を形成したいという要
求が大きい。さらにプラスティックなどの樹脂材料から
なる基板を用いることができればさらに生産性を向上す
ることができる。

【００１１】例えば、透過型液晶表示装置をポリシリコ
ン薄膜トランジスタにより構成しようとすると、透明基
板上ヘポリシリコン薄膜トランジスタを形成することが
必要になる。このような透明基板としては、例えば石英
基板やガラス基板（例えば、Ｃｏｒｎｉｎｇ社製の１７
３７や７０５９等がその代表例）などがある。石英基板
を用いる場合には、例えばプロセスの到達温度が８００
℃程度の高温であっても特に問題はなく、プロセス温度
の制約を受けないという利点がある。しかしながら石英
基板のコストは高く、この石英基板コストが液晶表示装
置のコストにも大きく影響してしまう。

【００１２】通常、同種のイオンを注入する場合には同
じ加速電圧で注入することが一般的である。しかしなが
らＬＤＤ領域を形成する程度の加速電圧で高不純物注入
領域を形成しようとすると、活性層の最下層まで結晶が
破壊されてしまうために、６００℃程度の熱アニールで
は結晶が回復されにくいという問題がある。また、高不
純物濃度領域を低温で活性化するために、ドーズ量を減
少させる方法がとられるが、その場合にはチャネル領域
と電気的に接続されているソース・ドレイン（領域Ｓ／
Ｄ）の抵抗が高くなることがあり、高いオン電流をとる
ことが難しいという問題があった。

【００１３】このように従来の薄膜トランジスタでは、
活性層中に不純物を注入する場合、絶縁膜等の膜厚分布
により活性層中に注入される不純物量に分布を生じてし
まうという問題があった。そして、このような分布を小
さくするために比較的高い加速電圧で不純物を注入しよ
うとすると、活性層の最下層まで結晶が破壊されてしま
うために、６００℃程度の熱アニールでは結晶が回復さ
れにくいという問題がある。したがって、約６００℃以
下の低温で活性化を行った場合、シート抵抗が２ｋｏｈ
ｍ／ｓｑ．以下（但し、ｐｏｌｙ−Ｓｉ半導体膜の膜厚
５０ｎｍの場合）にできるだけの不純物を注入し、かつ
ソース・ドレイン領域を十分に活性化できないという問
題があった。また例えばＶｄｓ＝が約１０Ｖ程度のとき
に１×１０^-10 Ａ以上と、リーク電流が大きくなるとい
う問題があった。さらに、薄膜トランジスタのオン電流
が小さくなるという問題があった。

【００１４】

【発明が解決しようとする課題】本発明はこのような問
題点を解決するためになされたものである。すなわち本
発明はより低い温度で半導体層に注入された不純物を活
性化することができる薄膜トランジスタを提供すること
を目的とする。また本発明はリーク電流が小さく、オン
電流の大きな、特性の優れた薄膜トランジスタを提供す
ることを目的とする。また本発明は、例えばガラス基板
やプラスティック基板など、プロセス温度に制限のある
基板上に形成することができる薄膜トランジスタを提供
することを目的とする。さらに、不良品率が低い、生産
性の高い構造を有する薄膜トランジスタを提供すること
を目的とする。

【００１５】また本発明は表示品質の優れ、生産性の高
い液晶表示装置を提供することを目的とする。

【００１６】

【課題を解決するための手段】このような課題を解決す
るため、本発明は以下のような構成を備えている。

【００１７】本発明の薄膜トランジスタは、チャネル領
域と、このチャネル領域を挟むように形成され第１の平
均濃度で不純物が導入された第１の領域と、前記第１の
領域の外側から前記チャネル領域を挟むように形成され
前記第１の平均濃度よりも大きな第２の平均濃度で前記
不純物が導入された第２の領域とを有する非単結晶の結
晶質シリコンからなる半導体膜と、前記半導体膜上に形
成され、前記半導体膜の前記第１の領域および前記第２
の領域に対応する領域に前記不純物が導入された絶縁性
膜と、前記絶縁性膜を介して前記チャネル領域と対向し
て形成されたゲート電極とを具備し、前記第２の領域の
前記半導体膜と前記絶縁性膜との界面の前記絶縁性膜側
に導入された前記不純物の濃度は、前記界面の前記半導
体膜側に導入された不純物の濃度よりも大きいことを特
徴とする。

【００１８】例えば、前記絶縁性膜の第２の領域に導入
された前記不純物の濃度は、前記絶縁性膜の膜厚をｄと
したとき前記絶縁性膜の前記ゲート電極側の表面から
０．８５ｄより浅い位置にピークを有するように前記ゲ
ート絶縁膜の膜厚方向に分布したものがある。

【００１９】非単結晶の結晶質シリコン膜をチャネル領
域に有し、高不純物濃度領域上の絶縁膜膜厚と低不純物
濃度領域上の絶縁膜膜厚が近似的に等しいＬＤＤ構造を
有する薄膜トランジスタにおいて、高濃度不純物注入領
域中の該不純物濃度の最も高い場所が、低濃度不純物注
入領域中の該不純物濃度の最も高い場所より絶縁性基板
から離れた位置にあることを特徴とする。

【００２０】また、非単結晶の結晶質シリコン膜をチャ
ネル領域に有し、チャネル領域からソース・ドレイン領
域にわたって絶縁性膜が形成された薄膜トランジスタに
おいて、前記ソース・ドレイン領域に前記絶縁性膜を介
して不純物を注入する際、この不純物の濃度プロファイ
ルが前記絶縁性膜中にピークをもち、かつそのピーク位
置が前記絶縁性膜の表面から８５％以内にあることを特
徴とする。

【００２１】また、前記非単結晶の結晶質シリコンから
なる半導体膜の膜厚は約２５０ｎｍ〜約８００ｎｍ程度
に設定することが好適である。半導体膜の膜厚が約８０
０ｎｍよりも大きいとリーク電流が大きくなり、例えば
液晶表示装置の画素ＴＦＴに適用した場合には表示品質
に悪影響を及ぼすことになる。半導体膜の膜厚を約８０
０ｎｍ以下に抑制することにより、リーク電流を十分小
さくし、液晶表示装置の画素領域に適用した場合でも画
素データの保持特性が良好で、表示品質を向上すること
ができる。

【００２２】このような薄膜トランジスタを形成する方
法の例として、前記絶縁性膜を介して不純物を注入する
ときに、高濃度の不純物注入するときの加速電圧を、低
濃度の不純物を注入するときの加速電圧に比べて低く設
定することにより、上述のような薄膜トランジスタを形
成することができる。

【００２３】本発明の液晶表示装置は、少なくとも表面
が絶縁性を呈する第１の絶縁性基板上にマトリクス状に
配列された画素電極と、前記第１の絶縁性基板上に形成
され、チャネル領域と、このチャネル領域を挟むように
形成され第１の平均濃度で不純物が導入された第１の領
域と、前記第１の領域の外側から前記チャネル領域を挟
むように形成され第１の平均濃度よりも大きな第２の平
均濃度で前記不純物が導入された第２の領域とを有する
非単結晶の結晶質シリコンからなる半導体膜と、前記半
導体膜上に形成され、前記半導体膜の前記第１の領域お
よび前記第２の領域に対応する領域に前記不純物が導入
された絶縁性膜と、前記絶縁性膜を介して前記チャネル
領域と対向して形成されたゲート電極と、前記半導体膜
の前記第２の領域の一方とオーミック接合し、前記画素
電極と接続したソース電極と、前記半導体膜の前記第２
の領域の他方とオーミック接合したドレイン電極とを具
備し、前記第２の領域の前記半導体膜と前記絶縁性膜と
の界面の前記絶縁性膜側に導入された前記不純物の濃度
が、前記界面の前記半導体膜側に導入された不純物の濃
度よりも大きな薄膜トランジスタと、前記第１の絶縁性
基板上に前記画素電極の行方向に沿って形成され、前記
薄膜トランジスタの前記ゲート電極に走査信号を供給す
る走査線と、前記第１の絶縁性基板上に前記画素電極の
列方向に沿って形成され、前記薄膜トランジスタの前記
ドレイン電極に表示信号を供給する信号線と、透明導電
性膜からなる対向電極が形成され、前記第１の絶縁性基
板との間に液晶層を挟持する第２の絶縁性基板とを具備
したことを特徴とする。

【００２４】すなわち、本発明の薄膜トランジスタはチ
ャネル領域を挟むように形成されたＬＤＤ領域（第１の
領域）、ソース・ドレイン領域（第２の領域）に、シリ
コン酸化膜、シリコン窒化膜などの絶縁性膜を介して、
例えばイオンドーピング法、イオン注入法などにより導
入された不純物の膜厚方向の濃度プロファイルを制御し
た薄膜トランジスタである。ここで膜厚方向とは非単結
晶の結晶質シリコンからなる半導体膜の表面の法線方向
と平行な方向のプロファイルのことである。

【００２５】本発明の薄膜トランジスタはＬＤＤ構造の
薄膜トランジスタであるから、半導体膜のＬＤＤ領域
（第１の領域）に導入された不純物の平均濃度は、ソー
ス・ドレイン領域（第２の領域）に導入された不純物の
平均濃度よりも低い濃度である。 そして本発明の薄膜
トランジスタでは、ＬＤＤ領域に導入された不純物の膜
厚方向の濃度プロファイルと、ソース・ドレイン領域に
導入された不純物の膜厚方向の濃度プロファイルとが異
なっている。とくにソース・ドレイン領域に導入された
不純物の膜厚方向のプロファイルはそのピークが半導体
膜上に形成された絶縁性膜内にある。したがって、ソー
ス・ドレイン領域における半導体膜と絶縁性膜の界面の
絶縁性膜側の不純物濃度は、界面の半導体膜側の不純物
濃度よりも大きくなっている。例えば、絶縁性膜のソー
ス・ドレイン領域に導入された不純物の濃度は、絶縁性
膜の膜厚をｄとしたとき絶縁性膜の、半導体膜と反対側
の表面から０．８５ｄより浅い位置にピークを有するよ
うなプロファイルを持たせるようにすればよい。

【００２６】一方、半導体膜の第１の領域であるＬＤＤ
領域に導入された不純物の膜厚方向の濃度プロファイル
は、ソース・ドレインの膜厚方向の濃度プロファイルよ
りもなだらかであり、例えばそのピークは半導体膜内に
存在していてもよい。 このようなＬＤＤ領域とソース
・ドレイン領域とに導入される不純物の膜厚方向の濃度
プロファイルの制御は、例えばイオンをドーピングする
際の加速電圧を制御することにより行うことができる。
具体的には例えば、絶縁性膜を介してソース・ドレイン
領域に不純物をドーピングするときの加速電圧を、絶縁
性膜を介してＬＤＤ領域に不純物をドーピングするとき
の加速電圧よりも小さく抑制することにより、上述のよ
うな構造を実現することができる。

【００２７】低濃度不純物領域であるＬＤＤ領域を形成
する場合、不純物の濃度が低すぎるとオン電流が減少
し、濃度が高すぎるとリーク電流が増加する。したがっ
て、絶縁性膜の膜厚の微妙な不均一などかかわらず注入
濃度を一定に保つために、絶縁膜等の膜厚分布に対する
プロセスマージンが広い加速電圧を用いることが好適で
ある。またソース・ドレイン領域では、半導体膜（活性
層）の最下層部までシリコン結晶が破壊されないよう
に、ＬＤＤ領域に注入するときの加速電圧より低い加速
電圧で注入することが好適である。このような方法によ
り、上述のような低リーク電流かつ高オン電流の薄膜ト
ランジスタを形成することができる。

【００２８】まず、ＬＤＤ領域の注入について述べれ
ば、シリコン酸化膜やシリコン窒化膜、さらにこれらの
積層膜などの絶縁性膜等の膜厚分布に対する活性層中に
注入される不純物のプロセスマージンを大きくとる必要
がある。これは、ＬＤＤ領域に導入される不純物濃度が
薄膜トランジスタの特性に大きく影響するため、ＬＤＤ
領域に導入される不純物濃度を高精度かつ均一に制御す
る必要があるためである。図１２は薄膜トランジスタの
ゲート電圧Ｖg ［Ｖ］−ソース・ドレイン電流Ｉds
［Ａ］特性のＬＤＤ領域の不純物濃度に対する依存性を
示すグラフである。ここでは（チャネル幅Ｗ／チャネル
長Ｌ）＝（７／１０）、Ｖds＝１０［Ｖ］のときについ
て示している。図１２から分かるように、不純物濃度の
変化によって、薄膜トランジスタの特性が変動してしま
うことがわかる。

【００２９】図１は半導体膜厚５０ｎｍのときの絶縁性
膜の膜厚と、（ｐｏｌｙ−Ｓｉ半導体膜中のＰ濃度）／
（ドーズ量）の関係を示すグラフである。この際、絶縁
性膜膜厚を８０ｎｍと想定すれば、加速電圧を８０ｋＶ
に設定したときに最も安定したドーズ量を得ることがで
きることがわかる。

【００３０】一方、ソース・ドレイン領域のように多量
のＰ、ＰＨｘ等の不純物を注入する場合には別の注意が
必要である。例えばイオンドーピング法により加速電圧
８０ｋＶで、３×１０¹⁵ｃｍ^-2（正味のＰ量は１×１０
¹⁵ｃｍ^-2）だけ不純物を注入する場合、絶縁性膜膜８０
ｎｍ、半導体膜厚５０ｎｍとしてシミュレーションによ
り算出される半導体膜最下層部のヴェーカンシィ濃度は
７×１０²¹ｃｍ^-3程度である。ところが、絶縁性膜の膜
厚が６０ｎｍに減少すると、シミュレーションにより算
出される半導体膜最下層部のヴェーカンシィ濃度は１×
１０²²ｃｍ^-3を越えてしまう。

【００３１】このヴェーカンシィ濃度は結晶の破壊の程
度を示す指標であり、その値が大きくなると結晶がより
破壊されてしまうと考えることができる。この場合、絶
縁性膜の膜厚が６０ｎｍになると、例えば約６００℃、
３時間程度の活性化では結晶回復が行われず、シート抵
抗が１０ｋΩ／ｓｑ．を越えてしまう。そこで本発明の
薄膜トランジスタでは、ソース・ドレイン領域に不純物
を注入するときの加速電圧を抑制することにより、半導
体膜の最下層部に結晶回復の際の核を残しておくため、
ヴェーカンシィ濃度を１×１０²²ｃｍ^-3未満になるよう
に不純物を導入する。

【００３２】例えば、Ｐ（リン）を加速電圧を６５ｋＶ
に設定して注入することにより、シート抵抗を３ｋｏｈ
ｍ／ｓｑ以下に抑制することができる。すなわち、高濃
度の不純物を注入する加速電圧を、低濃度の不純物を注
入する加速電圧に比べて小さくすることにより、ＬＤＤ
領域の注入濃度の面内分布（半導体膜の２次元方向の分
布）を小さくしてリーク電流を低減しかつ、例えば約６
００℃以下の低温で高不純物濃度領域を活性化すること
ができる。

【００３３】図２は、上述のような不純物を注入する際
の加速電圧の高低によって、半導体膜のソース・ドレイ
ン領域の活性化ができる場合とできない場合とを模式的
に示す図である。図２（ａ）は、半導体膜の厚さ、ゲー
ト絶縁膜の阻止能に対して加速電圧が大きすぎて半導体
膜の結晶が下層部まで破壊され、活性化ができない場合
を示しており、図２（ｂ）は下層部に結晶が残ってお
り、活性化ができる場合を示している。

【００３４】なお、本発明の薄膜トランジスタは、コプ
ラナ型、逆スタガ型、正スタガ型など、必要に応じてど
のような構成の薄膜トランジスタに適用してもよい。例
えば逆スタガ型の薄膜トランジスタに適用する場合、半
導体膜とオーミック接合のためのコンタクト層と間に、
シリコン酸化膜あるいはシリコン窒化膜などの絶縁性膜
を形成するようにすればよい。

【００３５】

【発明の実施の形態】以下、本発明についてさらに詳細
に説明する。

【００３６】（実施形態１）図３は本発明の薄膜トラン
ジスタの構造の例を概略的に示す断面図である。

【００３７】この薄膜トランジスタはＬＤＤ構造を有す
るコプラナ型であり、非単結晶の結晶質シリコンからな
る半導体膜を活性層として備えている。透明絶緑性基板
１１上にはシリコン窒化膜からなるバッファ層１２が形
成されており、このバッファ層１２上に非単結晶の結晶
質シリコンからなる厚さ５０ｎｍの半導体膜１３が形成
されている。

【００３８】この半導体膜１３はチャネル領域１３ａ
と、チャネル領域を挟むように形成された第１の領域で
あるＬＤＤ領域（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａ
ｎｅ領域）１３ｂと、ＬＤＤ領域１３ｂの外側からチャ
ネル領域１３ａを挟むように形成されたソース領域１３
ｓ、ドレイン領域１３ｄを備えている。

【００３９】この半導体膜１３はシリコン酸化膜からな
る厚さ約４００ｎｍのゲート絶縁膜１４により覆われて
いる。そして、ゲート絶縁膜１４上のチャネル領域１３
ａに対応する領域にはゲート電極１５が形成されてい
る。このゲート電極１５により形成される電界により半
導体膜１３にキャリアが誘起されて、ソース・ドレイン
領域が導通状態になる。

【００４０】また、ゲート電極１５を覆うようにゲート
絶縁膜１４上には例えばＳｉＯx 膜からなる層間絶縁膜
１６が形成されている。層間絶縁膜１６、ゲート絶縁膜
１４のソース領域１３ｓ、ドレイン領域１３ｄにはコン
タクトホールが形成されている。層間絶縁膜１６の上側
からこのコンタクトホールを介してソース電極１７ｓ、
ドレイン電極１７ｄがそれぞれ半導体膜１３のソース電
極１３ｓ、ドレイン電極１３ｄと接合している。

【００４１】図４はこの薄膜トランジスタの半導体膜１
３とゲート絶縁膜１４との、低濃度不純物領域であるＬ
ＤＤ領域１３ｂと、高濃度不純物領域であるソース領域
１３ｓ、ドレイン領域１３ｄの膜厚方向の不純物濃度の
プロファイルを示す図である。 低濃度不純物領域であ
るＬＤＤ領域１３ｂ、およびこの領域上に形成されたゲ
ート絶縁膜１４に導入された不純物濃度のプロファイル
は比較的なだらかであり、そのピークは半導体膜１３内
に存在している。

【００４２】一方、高低濃度不純物領域であるソース領
域１３ｓ、ドレイン領域１３ｄ、およびこれらの領域上
に形成されたゲート絶縁膜１４に導入された不純物濃度
のプロファイルは、ＬＤＤ領域のそれと比較して変位が
大きく、そのピークはゲート絶縁膜１４内に存在してい
る。本発明の薄膜トランジスタでは、ゲート絶縁膜１４
の膜厚をｄとしたとき、ゲート絶縁膜１４のゲート電極
１５側表面から０．８５ｄより浅い位置にピークがくる
ようにしている。ピーク位置がこれよりも半導体膜１３
側にある場合には、半導体膜１３の下層（絶縁性基板１
１側）まで結晶核が破壊されてしまい、低温での活性化
を行うことはできなかった。また活性層である半導体膜
１３のゲート絶縁膜１４側の不純物濃度と、絶縁性基板
１１側の不純物濃度を比べると、ゲート絶縁膜１４側で
濃度が大きく、絶縁性基板１１側で濃度が小さい。すな
わち本発明では不純物の注入時に、半導体膜のソース領
域１３ｓ、ドレイン領域１３ｄの下層（絶縁性基板１１
側）の結晶核が残るようにしている。

【００４３】また、ＬＤＤ領域１３ｂの不純物濃度プロ
ファイルと、ソース領域１３ｓ、ドレイン領域１３ｄの
不純物濃度プロファイルとを比べると、ソース領域１３
ｓ、ドレイン領域１３ｄの不純物濃度の最も高い位置よ
り、ＬＤＤ領域１３ｂ中の不純物濃度の最も高い位置が
場所が、絶縁性基板１１から絶縁性膜１４側に離れた位
置に存在していることがわかる（図３で、黒丸の部分の
濃度が白丸で示した部分の濃度よりも高い）。

【００４４】このようなプロファイルは、わずかになま
ったものの、約１５０℃で約１時間行ったアニーリング
処理の後にも保たれていた。アニール後のプロファイル
については図４中に点線で示している。

【００４５】本発明の薄膜トランジスタにおいては、活
性層である半導体膜の膜厚方向における不純物濃度を制
御することにより、低温での活性化が容易になり、かつ
低いリーク電流と高いオン電流という優れた特性得るこ
とができた。

【００４６】（実施形態２）つぎに本発明の薄膜トラン
ジスタの製造方法の例について説明する。図５、図６は
本発明の薄膜トランジスタの製造方法の１例を説明する
ための図である。ここでは本発明を、ｎチャネルコプラ
ナ型薄膜トランジスタに適用した場合の製造工程につい
て説明する。

【００４７】最初にガラス基板、石英基板、あるいはプ
ラスティック基板等の透光性を有する絶縁性基板１０１
上に、ＣＶＤ法などによりバッファ層となるＳｉＯx 膜
１０２を厚さ４００ｎｍ程度被着する。

【００４８】ついで、ＣＶＤ法等によりａ−Ｓｉ：Ｈ膜
（水素を含んだａ−Ｓｉ膜）１０３を厚さ５０ｎｍ程度
被着し、約５００度で約１時間、炉アニールを行う。そ
の後、例えばＸｅＣｌエキシマレーザアニールによりａ
−Ｓｉ：Ｈ膜１０３を溶融再結晶化させて非単結晶の結
晶質シリコン膜（ｐｏｌｙ−Ｓｉ膜）１０３に形成す
る。

【００４９】そして、フォトリソグラフィ等によりｐｏ
ｌｙ−Ｓｉ半導体膜１０３をパターニング、エッチング
を行う（図５（ａ））。

【００５０】つぎに、例えばＣＶＤ法などにより、ゲー
ト絶縁膜１０４としてＳｉＯx 膜を厚さ約８０ｎｍにわ
たって被着した後、ゲート電極１０８として例えばΜｏ
Ｗ合金を例えばスパッタ法などにより厚さ約２５０ｎｍ
にわたって形成する（図５（ｂ））。ゲート電極１０８
はここではシリコン酸化膜により形成したが、シリコン
窒化膜により形成するようにしてもよいし、シリコン酸
化膜とシリコン窒化膜との積層膜により形成するように
してもよい。

【００５１】フォトリソグラフィ・エッチングにより、
ゲート電極１０８をパターニングした後、このゲート電
極１０８をマスクとして例えばイオン注入法、イオンド
ーピング法などにより半導体膜１０３へＰ（リン）を注
入する。ここではイオンドーピング法を用い、加速電圧
は約６５ｋｅＶ、ドーズ量は３×１０¹⁵ｃｍ^-2に設定し
た。このとき、必ずＬＤＤ領域への不純物打ち込みの加
速電圧より低い加速電圧に設定し、図２に示したように
活性層の最下層部に結晶を一部残しておくことが重要で
ある。

【００５２】特に、ＳｉＯx 上のΜｏＷのエッチングの
ような選択比の高くない工程の後に不純物の注入を行う
場合などにはＳｉＯx の一部がエッチングされてしま
い、ＳｉＯx の膜厚分布がさらに強調されることにな
る。ＳｉＯx の膜厚分布は半導体膜へ導入される不純物
濃度のばらつきとして反映される。このような場合にお
いては、この手法は特に有効である。上部にゲート電極
１０８が存在しない半導体膜１０３のソース領域１０３
ｓ、ドレイン領域１０３ｄにはＰイオンがヘービドープ
される。（図５（ｃ））ゲート電極１０８上にさらにＭ
ｏＷ合金１０８ｂをスパッタ法などで厚さ約１５０ｎｍ
形成した後、ホトリソグラフィ・エッチングにより、ゲ
ート電極１０８をさらに小さく、ＬＤＤ領域１０３ｂと
なる領域上のゲート絶縁膜が露出するように加工する。

【００５３】そして、ソース・ドレイン領域１０３ｓ、
１０３ｄに不純物を打ち込んだときよりも高い高加速で
Ｐイオンを打ち込むことにより低濃度不純物領域である
ＬＤＤ領域１０３ｂを形成する（図６（ｄ））。このと
きの条件は、ゲート絶縁膜１０４の膜厚の分布、変動に
対するドーズ量の変動が少ない加速電圧、ドーズ量を設
定するようにすればよい。

【００５４】ここでは、ゲート絶縁膜１０４の膜厚８０
ｎｍに対して、加速電圧をゲート絶縁膜１０４の膜厚分
布、変動に対してドーズ量変化の依存性が少ない約８０
ｋＶに設定し、ドーズ量は３×１０¹³ｃｍ^-2に設定し
た。このとき、図４に例示したような半導体膜のＬＤＤ
領域およびこの領域のゲート絶縁膜の膜厚方向の不純物
濃度プロファイルが得られた。

【００５５】半導体膜に不純物を導入したなら、さら
に、ＡＰＣＶＤ法によりＳｉＯx 膜からなる層間絶縁性
膜１１１を厚さ約４００ｎｍ程度被着する。

【００５６】そして、例えば、約６００℃、約３時問の
アニーリングにより半導体膜のソース領域、ドレイン領
域の活性化を行う（図６（ｅ））。

【００５７】さらに、半導体膜１３のソース・ドレイン
領域に対応する位置に、フォトリソグラフィによりコン
タクトホールを形成し、ソース電極、ドレイン電極とし
て例えばＡｌＳｉ膜をスパッタリング法により成膜す
る。堆積したＡｌＳｉ膜をさらにフォトリソグラフイ等
により所定形状にパターニングしてソース電極１０９
ｓ、ドレイン電極１０９ｄに形成する。（図６（ｆ））
ここに例示したような工程によってｎチャネルのコプラ
ナ型薄膜トランジスタが完成する。

【００５８】本発明の薄膜トランジスタにおいては、高
濃度不純物領域を形成する際、加速電圧を低濃度不純物
領域を形成するときより約１５ｋＶ程度抑制することに
より、半導体膜最下層の結晶のダメージを少なくして結
晶を残しておくことによって、低温での活性化を可能と
することができる。

【００５９】なお、ここではｎ−ｃｈの薄膜トランジス
タについて説明したが、本発明はｎ−ｃｈに限られたこ
とではなく、ｐ−ｃｈの薄膜トランジスタにも全く同様
に適用することができる。また、ここではコプラナ型の
薄膜トランジスタを例にとりあげて説明したが、本発明
はコプラナ型に限ることなく逆スタガ型など他のタイプ
の薄膜トランジスタに適用することができる。また、本
発明の主旨を逸脱しない範囲において、様々に変形して
実施することができる。

【００６０】（実施形態３）図７、図８は本発明の液晶
表示装置の構成を概略的に示す図であり、図９は単位画
素の断面構造を概略的に示す図である。

【００６１】この液晶表示装置は透過型液晶表示装置で
あり、画素電極２１とこの画素電極２１と接続された薄
膜トランジスタ２２が形成されたアレイ基板２３と、対
向電極２４が形成された対向基板２５との間に液晶層２
６が挟持されたものである。また薄膜トランジスタ２２
の構成は、図３に例示した本発明の薄膜トランジスタと
同様に構成である。アレイ基板２３上には画素電極２１
と、薄膜トランジスタ２２とがマトリクス上に配列した
表示を行う画素領域３３と、この画素領域３３に配設さ
れた薄膜トランジスタ２２を駆動する走査線駆動回路３
１、信号線駆動回路３２とが形成されている。

【００６２】アレイ基板２３は、透光性を有する絶縁性
基板１１を基材として形成されている。絶緑性基板１１
上には、シリコン窒化膜からなるバッファ層１２と、こ
のバッファ層１２上に形成された非単結晶の結晶質シリ
コンからなる厚さ５０ｎｍの半導体膜１３が形成されて
いる。この半導体膜１３はチャネル領域１３ａと、チャ
ネル領域を挟むように形成された第１の領域であるＬＤ
Ｄ領域１３ｂと、ＬＤＤ領域１３ｂの外側からチャネル
領域１３ａを挟むように形成されたソース領域１３ｓ、
ドレイン領域１３ｄを備えている。

【００６３】そして半導体膜１３を覆うように、シリコ
ン酸化膜からなる厚さ約４００ｎｍのゲート絶縁膜１４
が形成され、ゲート絶縁膜１４上のチャネル領域１３ａ
に対応する領域にはゲート電極１５が形成されている。
このゲート電極１５により形成される電界により半導体
膜１３にキャリアが誘起されて、ソース・ドレイン領域
が導通状態になる。また、ゲート絶縁膜１４上には、Ｃ
ｓ線２７（補助容量線）が形成されている。

【００６４】また、ゲート電極１５、Ｃｓ線２７を覆う
ようにゲート絶縁膜１４上には例えばＳｉＯx 膜からな
る層間絶縁膜１６が形成されている。層間絶縁膜１６、
ゲート絶縁膜１４のソース領域１３ｓ、ドレイン領域１
３ｄにはコンタクトホールが形成されている。層間絶縁
膜１６の上側からこのコンタクトホールを介してソース
電極１７ｓ、ドレイン電極１７ｄがそれぞれ半導体膜１
３のソース電極１３ｓ、ドレイン電極１３ｄと接合して
いる。

【００６５】さらに、ソース・ドレイン電極の上側から
はパッシベーション膜２８が形成されている。パッシベ
ーション膜２８のドレイン電極１７ｄに対応する位置に
はコンタクトホールが形成されており、このコンタクト
ホールを通じて画素電極２３とドレイン電極１７ｄが接
続される。画素電極２３はＩＴＯ（Ｉｎｄｉｕｍ Ｔｉ
ｎ Ｏｘｉｄｅ）かなどの透明導電性膜から形成されて
いる。 薄膜トランジスタ２２のゲート電極１５は走査
線３７と接続され、ドレイン電極は信号線３８と接続さ
れている。走査線駆動回路３１から走査線３７に印加さ
れる走査信号により薄膜トランジスタ２２がオン状態に
なると、このとき信号線駆動回路３２から信号線３７に
供給される表示信号が、薄膜トランジスタ２２のソース
・ドレインを通じて画素電極２１に印加される。このと
き画素電極２１と対向電極２４とのあいだには表示信号
に応じた電界が形成されて液晶層２６は光の変調状態を
制御される。

【００６６】この液晶表示装置は絶縁性基板上に画素電
極２１、薄膜トランジスタ２２がマトリクス状に配列し
た画素領域と、この薄膜トランジスタを駆動するための
走査線駆動回路３１、信号線駆動回路３２が一体的に作
りこまれている（図９参照）。 例えば走査線駆動回路
３１は、１対のｐ−ｃｈ薄膜トランジスタ３４とｎ−ｃ
ｈ薄膜トランジスタ３５とからなるＣＭＯＳＴＦＴ３６
（Ｃｏｍｐｌｅｍｅｎｔａｌｙ ＭＯＳ ＴＦＴ）を有
しているが、このＣＭＯＳＴＦＴ３６も画素領域３３に
形成された画素駆動用の薄膜トランジスタ２２と同様に
非単結晶の結晶質シリコンからなる半導体膜を活性層と
して用いている。前述したように、非単結晶の結晶質シ
リコンからなる半導体膜は、アモルファスシリコンから
なる半導体膜と比較してキャリアの移動度が１０倍から
１００倍程度大きいという特徴があり、周辺駆動回路を
構成するスイッチング素子の構成材料として非常に優れ
た特性を有している。

【００６７】この液晶表示装置のアレイ基板２３に形成
された薄膜トランジスタは、前述のように、活性層であ
る半導体膜の膜厚方向における不純物濃度を制御するこ
とにより、低温での活性化が容易になり、低いリーク電
流と高いオン電流という優れた特性を有するものであ
る。したがって、表示信号の保持特性が良好で表示品質
を向上することができる。また活性化温度が低くなるか
らプロセス上の自由度が大きくとれ、生産性が向上す
る。例えば基板材料などの選択の幅が広がり、ガラス基
板、樹脂基板などより安価な、また可撓性を有する基板
を用いることが可能になる。

【００６８】（実施形態４）実施形態３ではコプラナ型
の薄膜トランジスタを有する液晶表示装置について説明
したが、逆スタガ型薄膜トランジスタなど他の薄膜トラ
ンジスタを用いるようにしてもよい。図１０は本発明を
適用した逆スタガ型の薄膜トランジスタを用いた液晶表
示装置の単位画素の断面構造を概略的に示す図である。

【００６９】このように本発明を逆スタガ型の薄膜トラ
ンジスタに適用して液晶表示装置を構成しても、全く同
様の効果を得ることができた。

【００７０】（実施形態５）図１１は本発明の薄膜トラ
ンジスタの構造の別の例を概略的に示す断面図である。

【００７１】この薄膜トランジスタは本発明を適用した
ＬＤＤ構造の逆スタガ型の薄膜トランジスタである。絶
縁性基板１１上にバッファ層が形成され、このバッファ
層１２上にゲート電極１５が形成されている。ゲート電
極上にはゲート絶縁膜１４が形成されており、このゲー
ト絶縁膜１４上に、非単結晶の結晶質シリコンからなる
半導体膜１３が形成されている。この半導体膜１３は図
３に例示した本発明の薄膜トランジスタと同様に、チャ
ネル領域１３ａと、チャネル領域を挟むように形成され
た第１の領域であるＬＤＤ領域（Ｌｉｇｈｔｌｙ Ｄｏ
ｐｅｄ Ｄｒａｎｅ 領域）１３ｂと、ＬＤＤ領域１３
ｂの外側からチャネル領域１３ａを挟むように形成され
たソース領域１３ｓ、ドレイン領域１３ｄを備えてい
る。

【００７２】この薄膜トランジスタは、半導体膜１３上
に不純物注入の際に必要となる絶縁性膜５１が形成さ
れ、また不純物注入時のマスクともなるエッチングスト
ッパ５２を有している。この絶縁性膜５１は、不純物注
入時には、実施形態１の薄膜トランジスタのゲート絶縁
膜１４と同様に機能するもので、ここではシリコン窒化
膜から構成した。一般にシリコン窒化膜はシリコン酸化
膜より注入される不純物の阻止能が多少高いので、図４
に示したような膜厚方向のプロファイルをＬＤＤ領域１
３ｂとソース・ドレイン領域１３ｓ、１３ｄとで制御す
るためには好適である。

【００７３】エッチングストッパ５２についても、イオ
ン注入時には図３の薄膜トランジスタのゲート電極１５
と同様の機能を有する（ソース・ドレイン領域に不純物
を注入した後にパターニングし直してＬＤＤ領域に注入
する）。

【００７４】また、エッチングストッパ５２を覆うよう
に絶縁性膜５１上には例えばＳｉＯx 膜からなる層間絶
縁膜１６が形成されている。層間絶縁膜１６、ゲート絶
縁膜１４のソース領域１３ｓ、ドレイン領域１３ｄには
コンタクトホールが形成されている。層間絶縁膜１６の
上側からこのコンタクトホールを介してソース電極１７
ｓ、ドレイン電極１７ｄがそれぞれ半導体膜１３のソー
ス電極１３ｓ、ドレイン電極１３ｄと接合している。

【００７５】この薄膜トランジスタについても、半導体
膜１３と絶縁性膜５１との、低濃度不純物領域であるＬ
ＤＤ領域１３ｂと、高濃度不純物領域であるソース領域
１３ｓ、ドレイン領域１３ｄの膜厚方向の不純物濃度の
プロファイルは図４と同様のプロファイルを有してい
る。すなわち、ＬＤＤ領域１３ｂの不純物濃度プロファ
イルと、ソース領域１３ｓ、ドレイン領域１３ｄの不純
物濃度プロファイルとを比べると、ソース領域１３ｓ、
ドレイン領域１３ｄの不純物濃度の最も高い位置より、
ＬＤＤ領域１３ｂ中の不純物濃度の最も高い位置が場所
が、絶縁性基板１１から絶縁性膜５１側に離れた位置に
存在していることがわかる。

【００７６】このようなプロファイルは、わずかになま
ったものの、アニーリング処理の後にも保たれていた。

【００７７】このように本発明の薄膜トランジスタにお
いては、活性層である半導体膜の膜厚方向における不純
物濃度を制御することにより、低温での活性化が容易に
なり、かつ低いリーク電流と高いオン電流という優れた
特性得ることができた。

【００７８】

【発明の効果】以上説明したように、本発明の薄膜トラ
ンジスタによれば、リーク電流を低減し、かつ高いオン
電流を得ることができる。また、例えば６００℃以下の
ような低温での活性化が可能となり、薄膜トランジスタ
を製造する際の生産性が向上するとともに、基板材料な
どの選択の自由度を向上することができる。

【００７９】また本発明の液晶表示装置は、備える薄膜
トランジスタのオン電流が高くかついリーク電流が小さ
いため、表示品質を向上することができる。

【図面の簡単な説明】

【図１】半導体膜厚５０ｎｍのときの絶縁性膜の膜厚
と、｛（ｐｏｌｙ−Ｓｉ半導体膜中のＰ濃度）／（ドー
ズ量）｝の関係を示すグラフ。

【図２】不純物を注入する際の加速電圧の高低によっ
て、半導体膜のソース・ドレイン領域の活性化ができる
場合とできない場合とを模式的に示す図。

【図３】本発明の薄膜トランジスタの構造の例を概略的
に示す断面図。

【図４】本発明の薄膜トランジスタの半導体膜とゲート
絶縁膜とのＬＤＤ領域と、ソース・ドレイン領域での膜
厚方向の不純物濃度のプロファイルを示す図。

【図５】本発明の薄膜トランジスタの製造方法の１例を
説明するための図。

【図６】本発明の薄膜トランジスタの製造方法の１例を
説明するための図。

【図７】本発明の液晶表示装置の構成を概略的に示す
図。

【図８】本発明の液晶表示装置の構成を概略的に示す
図。

【図９】本発明の液晶表示装置の単位画素の断面構造を
概略的に示す図。

【図１０】本発明を適用した逆スタガ型の薄膜トランジ
スタを用いた液晶表示装置の単位画素の断面構造を概略
的に示す図。

【図１１】本発明の薄膜トランジスタの構造の別の例を
概略的に示す断面図。

【図１２】薄膜トランジスタのゲート電圧−ソース・ド
レイン電流特性のＬＤＤ領域の不純物濃度に対する依存
性を示すグラフ。

【符号の説明】

１１………基板 １２………バッファ層 １３………半導体膜（多結晶シリコン） １３ａ……チャネル領域 １３ｂ……ＬＤＤ領域 １３ｓ……ソース領域 １３ｄ……ドレイン領域 １４………ゲート絶縁膜 １５………ゲート電極 １６………層間絶縁膜 １７ｓ……ソース電極 １７ｄ……ドレイン電極 ２１………画素電極 ２２………薄膜トランジスタ ２３………アレイ基板 ２４………対向電極 ２５………対向基板 ２６………液晶層 ２７………Ｃｓ線 ２８………パッシベーション膜 ３１………走査線駆動回路 ３２………信号線駆動回路 ３３………画素領域 ３４………薄膜トランジスタ（ｐ−ｃｈ） ３５………薄膜トランジスタ（ｎ−ｃｈ） ３６………ＣＭＯＳ ３７………走査線 ３８………信号線 ５１………絶縁性膜 ５２………パッシベーション膜 １０１………基板 １０２………バッファ層 １０３………半導体膜 １０４………ゲート絶縁膜 １０８………ゲート電極 １０９………ソース電極 １１０………ドレイン電極 １１１………層間絶縁膜

Claims (3)

【特許請求の範囲】
1. 【請求項１】 チャネル領域と、このチャネル領域を挟
   むように形成され第１の平均濃度で不純物が導入された
   第１の領域と、前記第１の領域の外側から前記チャネル
   領域を挟むように形成され前記第１の平均濃度よりも大
   きな第２の平均濃度で前記不純物が導入された第２の領
   域とを有する非単結晶の結晶質シリコンからなる半導体
   膜と、 前記半導体膜上に形成され、前記半導体膜の前記第１の
   領域および前記第２の領域に対応する領域に前記不純物
   が導入された絶縁性膜と、 前記絶縁性膜を介して前記チャネル領域と対向して形成
   されたゲート電極とを具備し、 前記第２の領域の前記半導体膜と前記絶縁性膜との界面
   の前記絶縁性膜側に導入された前記不純物の濃度は、前
   記界面の前記半導体膜側に導入された不純物の濃度より
   も大きいことを特徴とする薄膜トランジスタ。
2. 【請求項２】 前記絶縁性膜の前記第２の領域に導入さ
   れた前記不純物の濃度は、前記絶縁性膜の膜厚をｄとし
   たとき前記絶縁性膜の前記ゲート電極側の表面から０．
   ８５ｄより浅い位置にピークを有するように前記ゲート
   絶縁膜の膜厚方向に分布したことを特徴とする請求項１
   に記載の薄膜トランジスタ。
3. 【請求項３】 少なくとも表面が絶縁性を呈する第１の
   絶縁性基板上にマトリクス状に配列された画素電極と、 前記第１の絶縁性基板上に形成され、チャネル領域と、
   このチャネル領域を挟むように形成され第１の平均濃度
   で不純物が導入された第１の領域と、前記第１の領域の
   外側から前記チャネル領域を挟むように形成され第１の
   平均濃度よりも大きな第２の平均濃度で前記不純物が導
   入された第２の領域とを有する非単結晶の結晶質シリコ
   ンからなる半導体膜と、前記半導体膜上に形成され、前
   記半導体膜の前記第１の領域および前記第２の領域に対
   応する領域に前記不純物が導入された絶縁性膜と、前記
   絶縁性膜を介して前記チャネル領域と対向して形成され
   たゲート電極と、前記半導体膜の前記第２の領域の一方
   とオーミック接合し、前記画素電極と接続したソース電
   極と、前記半導体膜の前記第２の領域の他方とオーミッ
   ク接合したドレイン電極とを具備し、前記第２の領域の
   前記半導体膜と前記絶縁性膜との界面の前記絶縁性膜側
   に導入された前記不純物の濃度が、前記界面の前記半導
   体膜側に導入された不純物の濃度よりも大きな薄膜トラ
   ンジスタと、 前記第１の絶縁性基板上に前記画素電極の行方向に沿っ
   て形成され、前記薄膜トランジスタの前記ゲート電極に
   走査信号を供給する走査線と、 前記第１の絶縁性基板上に前記画素電極の列方向に沿っ
   て形成され、前記薄膜トランジスタの前記ドレイン電極
   に表示信号を供給する信号線と、 透明導電性膜からなる対向電極が形成され、前記第１の
   絶縁性基板との間に液晶層を挟持する第２の絶縁性基板
   とを具備したことを特徴とする液晶表示装置。