KR20020025829A - 평면표시장치 및 그 제조방법 - Google Patents

평면표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20020025829A
KR20020025829A KR1020010060671A KR20010060671A KR20020025829A KR 20020025829 A KR20020025829 A KR 20020025829A KR 1020010060671 A KR1020010060671 A KR 1020010060671A KR 20010060671 A KR20010060671 A KR 20010060671A KR 20020025829 A KR20020025829 A KR 20020025829A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
storage capacitor
switching element
display device
layer
Prior art date
Application number
KR1020010060671A
Other languages
English (en)
Other versions
KR100466582B1 (ko
Inventor
다다노리오
요시하시히데오
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR20020025829A publication Critical patent/KR20020025829A/ko
Application granted granted Critical
Publication of KR100466582B1 publication Critical patent/KR100466582B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

기판상에 형성된 박막 반도체 스위칭소자와, 상기 스위칭소자에 접속된 표시용 전극, 상기 표시용 전극에 전기적으로 접속된 보조용량용 반도체층, 상기 보조용량용 반도체층상에 형성된 유전체층, 상기 유전체층상에 형성된 금속층을 갖추고, 상기 보조용량용 반도체층, 상기 유전체층 및 상기 금속층에 의해 보조용량을 구성하는 평면표시장치에 있어서, 상기 스위칭소자는 채널영역과, 이 채널영역을 사이에 두고 n형 혹은 p형 불순물이온의 적어도 한쪽이 주입된 소스영역 및 드레인영역을 갖춘 반도체층을 구비하고, 상기 보조용량용 반도체층에는 상기 스위칭소자의 상기 소스영역 및 드레인영역과 거의 같은 농도의 불순물이온이 동일 공정에서 주입되며, 그 n형 혹은 p형 불순물이온의 한쪽의 표면농도는 3.2×1019∼2.0×1020atoms/㎤인 평면표시장치.

Description

평면표시장치 및 그 제조방법 {FLAT DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 평면표시장치 및 그 제조방법에 관한 것으로, 예컨대 액티브 매트릭스(active matrix)형 액정표시장치 및 그 제조방법에 관한 것이다.
평면표시장치에서는, 고품질의 화상을 얻기 위해 보조용량이 이용되고 있고, 특히 제조공정을 간략화하기 위해 유전체를 반도체층과 금속층에 의해 사이에 끼운 MOS(Metal Oxide Semiconductor)구조의 보조용량이 많이 이용되고 있다.
이러한 평면표시장치의 대표적인 것으로서, 예컨대 액정표시장치가 있다. 액정표시장치는 박형·경량, 저소비전력이라고 하는 커다란 이점을 가지고 있기 때문에, 텔레비전, 워드프로세서, 퍼스널 컴퓨터용 디스플레이 등의 OA기기에 널리 이용되고 있다.
액정표시장치의 구동방식으로서는, 단순 매트릭스형에 비해 대면적으로 고품질의 화소를 얻을 수 있는 액티브 매트릭스형이 주류이다. 이 액티브 매트릭스형은 스위칭소자를 통해 구동전압을 액정에 전달하는 것으로, 그 특징의 하나는 기억유지동작에 있다. 즉, 액티브 매트릭스형에서는 스위칭소자가 오프(OFF)로 된 후에도 보조용량에 의해 액정용량에 유지된 전하의 누설(leak)을 억제할 수 있으므로, 고품질의 화상을 얻을 수 있는 것이다.
그러나, 종래의 유전체층을 반도체층과 금속층에 의해 사이에 끼운 MOS구조의 보조용량을 갖춘 액정표시장치에서는, 용량을 일정하게 유지할 필요성으로부터 항상 고전압을 인가할 필요가 있기 때문에, 유전체가 열화하여 반도체층과 금속전극의 사이에서 누설전류가 증가하기도 하고, 혹은 단락이 생기기도 하며, 이에 따라 점결함(点缺陷) 불량을 발생하여 표시장치의 품질의 저하나 신뢰성의 저하가 발생한다고 하는 문제가 있었다.
본 발명의 목적은, 유전체를 반도체층과 금속층에 의해 사이에 끼운 구조의 보조용량을 갖춘 평면표시장치에 있어서, 보조용량의 전압의존성을 줄임으로써, 구동전압이 낮아도 정상적인 표시가 가능함과 더불어, 상기 유전체의 열화에 의한 점결함 불량이 적어 높은 품질과 신뢰성을 갖는 평면표시장치를 제공함에 있다.
본 발명의 다른 목적은, 유전체를 반도체층과 금속층에 의해 사이에 끼운 구조의 보조용량을 갖춘 평면표시장치의 제조방법에 있어서, 보조용량의 전압의존성을 줄임으로써, 구동전압이 낮아도 정상적인 표시가 가능함과 더불어, 상기 유전체의 열화에 의한 점결함 불량이 적어 높은 품질과 신뢰성을 갖는 평면표시장치의 제조방법을 제공함에 있다.
도 1은 평면표시장치의 보조용량의 C-V특성을 나타낸 특성도,
도 2는 보조용량의 반도체층에 고농도 불순물을 주입하는 공정을 나타낸 모식도,
도 3은 게이트절연막 및 반도체층에 주입되는 수소농도와 TFT의 임계치의 관계를 나타낸 특성도,
도 4는 게이트절연막중의 결함밀도와 임계치의 변동량의 관계를 나타낸 특성도,
도 5는 본 발명의 제1실시형태에 따른 액정표시장치의 전체를 나타낸 평면도,
도 6은 본 발명의 제1실시형태에 따른 액정표시장치의 화소부를 확대하여 나타낸 평면도,
도 7은 본 발명의 제1실시형태에 따른 액정표시장치에서의 화소부(A)와 구동회로부(B)를 포함한 구성을 나타낸 단면모식도,
도 8a∼도 8g는 본 발명의 제1실시형태에 따른 액정표시장치의 제조프로세스를 공정순으로 나타낸 단면도,
도 9는 보조용량용 반도체층에 주입하는 불순물이온 농도를 변화시켰을 때의 보조용량의 C-V특성을 나타낸 그래프,
도 10은 보조용량용 반도체층의 불순물농도에 대한 보조용량의 용량의 변화율(ΔC/Cmax)을 나타낸 그래프,
도 11a∼도 11e는 본 발명의 제2실시형태에 따른 액정표시장치의 구동회로기판의 제조공정을 나타낸 단면도,
도 12는 애싱전력(ashing power)과 막중 결함밀도의 관계를 나타낸 특성도,
도 13은 본 발명의 제3실시형태에 따른 액정표시장치의 평면도,
도 14는 도 13에서의 2점쇄선 EFG를 따라 절단한 단면도이다.
＜도면부호의 설명＞
1 --- 어레이기판, 2 --- 대향기판,
10 --- 박막트랜지스터(화소 TFT), 30 --- 신호선,
40 --- 주사선, 50 --- 반도체층,
50P --- 반도체층, 50N --- 반도체층,
60 --- 화소전극, 70 --- 보조용량선,
80 --- n형 구동회로 TFT, 90 --- p형 구동회로 TFT,
100 --- 유리기판(어레이기판), 110 --- 언더코트층,
120 --- 비정질 실리콘 박막, 121 --- 드레인영역,
122 --- LDD영역, 123 --- 채널영역,
124 --- LDD영역, 125 --- 소스영역,
126 --- 보조용량용 반도체층, 127 --- 드레인영역,
128 --- 채널영역, 129 --- 소스영역,
130 --- 드레인영역, 131 --- LDD영역,
132 --- 채널영역, 133 --- LDD영역,
134 --- 소스영역, 135 --- 마스크,
136 --- MoW합금층, 140 --- 게이트절연막,
151 --- 게이트전극, 152 --- 보조용량 금속층(보조용량선),
154 --- 게이트전극, 155 --- 게이트전극,
160 --- 층간절연막, 171 --- 드레인전극,
172 --- 소스전극, 174 --- 드레인전극,
175 --- 소스전극, 176 --- 드레인전극,
177 --- 소스전극, 180 --- 보호절연막,
190 --- 유기절연막, 200 --- 화소전극,
210 --- 배향막(어레이기판), 220 --- 액정,
300 --- 유리기판(대향기판), 310 --- 착색층,
320 --- 대향전극, 330 --- 배향막(대향기판),
400 --- 절연기판,
401 --- 비정질 실리콘 박막(다결정 실리콘 박막),
402 --- 산화실리콘막, 403 --- 감광성 수지층,
404 --- 하부전극(콘덴서), 405 --- 소스·드레인 확산영역,
406 --- 게이트전극, 407 --- LDD영역,
408 --- 산화실리콘막, 409 --- ITO막(화소전극),
410 --- 합금박막(소스·드레인전극),
411 --- 질화규소막, 500a --- 신호선,
500b --- 신호선, 501 --- 화소전극,
504 --- 보조용량선, 600 --- 절연성 기판,
601 --- SiOx막, 602 --- 주사선,
603 --- 게이트전극, 604 --- 게이트전극,
605 --- 게이트전극, 606 --- 드레인영역,
607 --- 소스영역, 609 --- 드레인영역,
700 --- 소스영역, 702 --- 소스영역,
703 --- 드레인영역, 704a --- LDD영역,
704d --- LDD영역, 705 --- 층간절연막,
706 --- 보조용량 반도체부, 708 --- 접속선,
709 --- 보호절연막, 801 --- 유기절연막,
803 --- 어레이기판, 804 --- 유리기판,
805 --- 착색층, 806 --- 대향전극,
807 --- 대향기판, 808 --- 배향막,
809 --- 배향막, 900 --- 액정.
본 발명에 의하면, 기판상에 형성된 박막 반도체 스위칭소자와, 상기 스위칭소자에 접속된 표시용 전극, 상기 표시용 전극에 전기적으로 접속된 보조용량용 반도체층, 상기 보조용량용 반도체층상에 형성된 유전체층, 상기 유전체층상에 형성된 금속층을 갖추고, 상기 보조용량용 반도체층, 상기 유전체층 및 상기 금속층에 의해 보조용량을 구성하는 평면표시장치에 있어서, 상기 스위칭소자는 채널영역과, 이 채널영역을 사이에 두고 n형 혹은 p형 불순물이온의 적어도 한쪽이 주입된 소스영역 및 드레인영역을 갖춘 반도체층을 구비하고, 상기 보조용량용 반도체층에는 상기 스위칭소자의 상기 소스영역 및 드레인영역과 거의 같은 농도의 불순물이온이 동일 공정에서 주입되며, 그 n형 혹은 p형 불순물이온의 한쪽의 표면농도는 3.2×1019∼2.0×1020atoms/㎤인 평면표시장치가 제공된다.
또, 본 발명에 의하면, 기판상에 형성된 박막 반도체 스위칭소자와, 상기 스위칭소자에 접속된 표시용 전극, 상기 표시용 전극에 전기적으로 접속된 보조용량용 반도체층, 상기 보조용량용 반도체층상에 형성된 유전체층, 상기 유전체층상에 형성된 금속층을 갖추고, 상기 보조용량용 반도체층, 상기 유전체층 및 상기 금속층에 의해 보조용량을 구성하는 평면표시장치의 제조방법에 있어서, 상기 기판상에 상기 스위칭소자의 반도체층과 상기 보조용량용 반도체층을 동시에 형성하는 공정과, 상기 스위칭소자의 채널영역으로 되는 부분을 덮고, 상기 스위칭소자의 소스영역, 드레인영역 및 상기 보조용량용 반도체층의 전면을 노출시키는 형상의 마스크를 형성하는 공정, 상기 마스크를 매개로 하여 상기 스위칭소자의 소스영역, 드레인영역 및 상기 보조용량용 반도체층의 전면에 불순물이온을 주입하는 공정 및, 금속층을 성막하고, 이 금속층을 패터닝하여 상기 스위칭소자의 게이트전극 및 보조용량용 반도체층에 대향하는 보조용량선을 형성하는 공정을 구비하는 평면표시장치의 제조방법이 제공된다.
더욱이, 본 발명에 의하면, 기판상에 각각 형성된 박막 반도체 스위칭소자 및 구동회로용 박막 반도체소자와, 상기 스위칭소자에 접속된 표시용 전극, 상기표시용 전극에 전기적으로 접속된 보조용량용 반도체층, 상기 보조용량용 반도체층상에 형성된 유전체층, 상기 유전체층상에 형성된 금속층을 갖추고, 상기 보조용량용 반도체층, 상기 유전체층 및 상기 금속층에 의해 보조용량을 구성하는 평면표시장치에 있어서, 상기 구동회로용 박막 반도체소자는 그 위에 게이트절연막이 형성된 채널영역과, 이 채널영역을 사이에 두고 불순물이온이 소정 농도로 각각 주입된 소스영역 및 드레인영역을 갖춘 반도체층을 구비하고, 상기 구동회로용 박막 반도체소자의 게이트절연막중에 존재하는 단위면적당의 결함수가 1.1×1013/㎠ 이하인 평면표시장치가 제공된다.
더욱이 또 본 발명에 의하면, 기판상에 형성된 박막 반도체 스위칭소자와, 상기 스위칭소자에 접속된 표시용 전극, 상기 표시용 전극에 전기적으로 접속된 보조용량용 반도체층, 상기 보조용량용 반도체층상에 형성된 유전체층, 상기 유전체층상에 형성된 금속층을 갖추고, 상기 보조용량용 반도체층, 상기 유전체층 및 상기 금속층에 의해 보조용량을 구성하는 평면표시장치에 있어서, 상기 스위칭소자는 채널영역과, 이 채널영역을 사이에 두고 불순물이온이 각각 주입된 소스영역 및 드레인영역을 갖춘 반도체층을 구비하고, 상기 보조용량용 반도체층에는 상기 스위칭소자의 상기 소스영역 및 드레인영역과 거의 같은 농도의 불순물이온이 동일 공정에서 주입되며, 그 캐리어농도가 1.6×1019/㎤ 이상인 것을 특징으로 하는 평면표시장치가 제공된다.
(실시형태)
이하, 도면을 참조하여 본 발명의 실시형태에 대해 설명한다.
본 발명의 제1태양(態樣)에 따른 평면표시장치는, 보조용량용 반도체층에 전면에 고농도로 불순물이온이 주입되어 있는 것을 특징으로 한다.
이 제1태양에 따른 평면표시장치에 있어서, 보조용량용 반도체층중의 n형 혹은 p형 불순물의 한쪽의 표면 불순물이온 농도는 3.2×1019∼2.0×1020atoms/㎤인 것이 바람직하고, 4.1×1019∼9.0×1019atoms/㎤인 것이 보다 바람직하다.
또, 스위칭소자는 채널영역과 이 채널영역을 사이에 두고 불순물이온이 각각 주입된 소스영역 및 드레인영역을 갖춘 반도체층을 구비하고, 보조용량용 반도체층에 주입되어 있는 불순물이온의 표면농도는 상기 소스영역 및 드레인영역의 불순물이온 농도와 거의 같은 구성으로 할 수 있다.
이 경우, 소스영역 및 드레인영역의 n형 혹은 p형 불순물의 표면 불순물이온 농도는, 3.2×1019∼2.0×1020atoms/㎤인 것이 바람직하고, 4.1×1019∼9.0×1019atoms/㎤인 것이 보다 바람직하다.
보조용량용 반도체층중의 불순물이온 농도 또는 소스영역 및 드레인영역의 n형 혹은 p형 불순물의 불순물이온 농도가 3.2×1019atoms/㎤미만에서는 본 발명의 효과가 얻어지기 어렵게 되고, 2.0×1020atoms/㎤을 넘으면 반도체층중의 결정이 파괴되는 일이 있다.
보조용량용 반도체층중의 불순물이온은 인(phosphorus)을 주체로 하는 것이바람직하다.
한편, 열활성된 불순물이온중 실효적인 불순물농도는, 전체의 약 50%정도이다. 따라서, 1.6×1019/㎤ 이상의 캐리어농도를 갖는 보조용량용 반도체층을 달성할 수 있다.
이와 같이, 보조용량용 반도체층의 캐리어농도를 1.6×1019/㎤ 이상으로 함으로써, 보조용량의 전압의존성을 억제할 수 있다.
이상과 같이 구성되는 본 발명의 제1태양에 따른 평면표시장치는, 스위칭소자의 반도체층상에, 또는 보조용량용 반도체층을 덮는 유전체층상에, 스위칭소자의 채널영역으로 되는 부분을 덮으며 스위칭소자의 소스영역, 드레인영역 및 보조용량용 반도체층의 전면을 노출하는 형상의 마스크를 형성하고, 이 마스크를 매개로 하여 스위칭소자의 소스영역, 드레인영역 및 보조용량용 반도체층의 전면에 n형 혹은 p형 불순물의 한쪽의 불순물이온을 주입하는 방법에 의해 제조된다.
상기 평면표시장치의 제조방법에 있어서, 스위칭소자는 그 위에 게이트절연막이 형성된 채널영역과, 이 채널영역을 사이에 두고 불순물이온이 소정 농도로 각각 주입된 소스영역 및 드레인영역을 갖춘 반도체층을 구비하고, 스위칭소자의 게이트절연막 및 반도체층중의 수소농도가 바람직하게는 1×1021(atoms/㎤) 이하로 억제되는 것이 좋다.
이 경우, 보조용량용 반도체층은 전면에 3.2×1019∼2.0×1020atoms/㎤의 농도로 되도록 n형 혹은 p형 불순물의 한쪽의 불순물이온이 주입되어 있는 것이 바람직한 것은, 상술한 바와 같다.
한편, 이 불순물이온의 주입시에 있어서 발생시킨 이온종(種)을 질량분리하는 일없이 완전히 박아 넣는 기술을 이용한 경우에는, 스위칭소자의 게이트절연막 및 반도체층중의 수소는 보조용량의 반도체층으로의 불순물이온의 주입시에 주입된다.
스위칭소자의 게이트절연막 및 반도체층중의 수소농도를 1×1021(atoms/㎤) 이하로 제어하는 것은, 이하의 방법에 의해 행하는 것이 가능하다.
(1) 불순물이온의 주입시에 상기 스위칭소자를 덮는 레지스트의 막두께를 두껍게 하는 것. 예컨대, 레지스트의 막두께는 1.3∼1.5㎛정도인 것이 바람직하다.
(2) 스위칭소자의 게이트절연막 및 보조용량의 유전체층 위로부터 불순물이온을 주입하는 경우, 이들 게이트절연막 및 유전체층의 막두께를 얇게 함과 더불어, 주입하는 불순물농도를 줄이는 것. 예컨대, 게이트절연막 및 유전체층의 막두께를 720∼880㎚정도로 하고, 주입하는 불순물농도를 1.5×1015atoms/㎤정도로 하는 것이 바람직하다.
(3) 불순물이온의 주입시의 소스가스중의 수소농도를 줄이는 것. 예컨대, 이 수소농도를 20% 이하로 하는 것이 바람직하다.
한편, 스위칭소자의 게이트절연막 및 반도체층중의 수소농도를 1×1021(atoms/㎤) 이하로 제어함으로써, 스위칭소자의 게이트절연막 및 반도체층중에 존재하는 단위면적당의 결함수(쌍을 이루지 못한 전자의 수)를 6.91×1018/㎤ 이하로 하는 것이 가능하다.
본 발명의 제2태양에 따른 평면표시장치는, 구동회로용 박막 반도체소자의 게이트절연막중에 존재하는 단위면적당의 결함수가 1.1×1013/㎠ 이하인 것을 특징으로 한다.
이 경우, 보조용량용 반도체층은 전면에 3.2×1019∼2.0×1020atoms/㎤의 농도로 되도록 불순물이온이 주입되어 있는 것이 바람직한 것은, 상술한 바와 같다.
이상과 같이 구성되는 본 발명의 제2태양에 따른 평면표시장치는, 구동회로용 박막 반도체소자의 소스영역, 드레인영역 및 보조용량용 반도체층에 불순물이온을 주입할 때에 사용된 마스크를 제거하기 위한 플라즈마 애싱(plasma ashing)을, 구동회로용 박막 반도체소자의 게이트절연막중에 존재하는 단위면적당의 결함수가 1.1×1013/㎠ 이하로 되도록 하는 조건으로 행하는 방법에 의해 제조된다.
또한, 구동회로용 박막 반도체소자의 게이트절연막중에 존재하는 단위면적당의 결함수가 1.1×1013/㎠ 이하로 되도록 하는 조건으로서는, 불순물이온을 주입하는 공정 후에, 마스크를 애싱처리에 의해 제거하고, 이 애싱전력을 1000W 이하로 설정하는 것을 들 수 있다.
이하, 본 발명의 제1태양에 따른 평면표시장치의 원리 및 작용에 대해 보다 상세히 설명한다.
본 발명자들은, 실험을 반복한 결과, 보조용량에서의 유전체의 열화는 주로 구동전압이 높은 것에 기인하는 것을 독자로 지득(知得)하기에 이르렀다.
이하, 평면표시장치로서 액정표시장치를 예로 들어, 상기 지득에 대해 상세히 설명한다. 액정표시장치에서 주류인 액티브 매트릭스형에서는 스위칭소자로서 박막 트랜지스터(TFT: Thin Film Transistor)를 이용하는 일이 많고, 이 TFT의 제조공정에는 기판상에 반도체층, 유전체층, 금속층을 순서대로 적층하는 공정이 포함되는 경우가 많다. 이 때문에, TFT를 이용한 액정표시장치에 있어서 보조용량을 이용하는 경우에는, 제조공정을 간단히 하기 위해 유전체를 반도체층과 금속층에 의해 사이에 끼운 MOS구조의 보조용량이 많이 이용된다.
종래, 이러한 보조용량에서는, 반도체층에 부분적으로밖에 도프(dope)할 수 없었다. 이것은 제조공정을 보다 간단히 하기 위함이지만, 이에 따라 액정표시장치의 구동전압을 높게 하지 않으면 안되었다.
본 발명자들은, 유전체의 열화에 의한 점결함 불량의 발생률을 조사하는 실험을 반복한 결과, 구동전압이 높은 액정표시장치에서는 점결함 불량이 증가하는 것을 알아냈다.
이와 같이, 유전체를 반도체층과 금속층에 의해 사이에 끼운 구조의 보조용량을 갖춘 평면표시장치에서는, 구동전압을 낮춤으로써, 유전체층의 열화를 억제할 수 있는 것이라고 생각된다.
그러나, 종래의 평면표시장치에서는, 구동전압을 낮추면 표시를 정상적으로 유지할 수 없게 되기 때문에, 구동전압을 낮출 수 없었다.
이하, 이 문제에 대해 액정표시장치를 예로 들어 상세히 설명한다.
액정표시장치의 표시를 정상적으로 유지하기 위해서는, 보조용량은 구동전압의 범위에서 변화율이 작지 않으면 안된다. 구체적으로는, 구동전압의 범위에서 용량의 최대치를 Cmax, 최소치를 Cmin으로 하고, ΔC=Cmax-Cmin으로 한 경우, 용량의 변화율 ΔC/Cmax를 1% 이내로 할 필요가 있다.
그러나, 종래의 액정표시장치의 보조용량은 낮은 전압범위에서 충분한 용량이 얻어지지 않았으므로, 용량의 변화율을 작게 하기 위해서는 높은 전압범위에서 구동하지 않으면 안되었다.
도 1은 액정표시장치의 보조용량의 C-V특성을 나타낸 도면이다. 도 1에 있어서, 곡선 A는 유전체를 반도체층과 금속에 의해 사이에 끼운 종래의 MOS구조의 보조용량의 C-V특성을 나타낸다. 이 경우, 금속층에 전압 Vcs를, 반도체층에 전압 Vsig를 인가하고 있고, 구동전압은 Vcs-Vsig이며, 도면중 횡축은 이 구동전압을 나타낸다. 또, 종축은 보조용량의 용량(C)을 유전체의 용량(Co)으로 나눈 값이고, Co는 정수이며 C/Co의 최대치는 1이다.
도 1의 곡선 A에 나타낸 바와 같이, 종래의 액정표시장치의 보조용량에서는 낮은 전압범위에서는 용량을 형성하지 않게 되므로, 용량의 변화율을 적게 하기 위해서는 높은 전압범위에서 구동할 필요가 있었다. 예컨대, 도 1의 곡선 A에 나타낸 예에서는, 전압을 6V 이상의 범위로 할 필요가 있고, 반도체층에 인가하는 전압(Vsig)을 1∼9V로 한 경우에는, 금속층에 인가하는 전압(Vcs)은 15V, 구동전압은 6V∼14V라고 하는 높은 범위로 되었다.
이에 대해, 본 발명의 제1태양에서는, 상술한 바와 같이 보조용량용 반도체층에 고농도로 불순물이온을 주입함으로써 상기 문제점을 해결했다. 즉, 보조용량을 반도체층에 고농도 불순물이 도프된 MOS구조로 함으로써, 도 1의 직선 B에 나타낸 바와 같이 용량이 전압의존성을 갖지 않게 되고, 그 때문에 유전체층에 인가하는 전계를 저감하는 것이 가능하게 된다.
또, 이 경우, 도 2에 나타낸 바와 같이 보조용량의 반도체층에 불순물을 고농도로 이온주입하는 공정에 있어서, 동시에 nch(pch) TFT의 소스/드레인영역으로도 이온주입을 행한다. 이때, nch(pch) TFT의 채널부 및 pch(nch) TFT의 전체를 레지스트 마스크에 의해 덮을 필요가 있다.
불순물 주입시에 이용하는 소스가스는, 도펀트 가스(dopant gas)를 수소로 약 30%로 희석한 가스를 이용하기 때문에, 질량분리를 행하지 않고 소스가스를 주입하는 경우에는 도펀트의 이온주입과 동시에 그 약 3배의 수소가 이온주입되는 것으로 된다. 수소는 도펀트에 비해 중량이 가볍고, 깊은 곳까지 주입되기 때문에, 레지스트의 막두께가 얇은 경우에는 레지스트를 관통하여 TFT의 게이트절연막 및 반도체층에까지 도달해 버린다. 그 때, 박막 트랜지스터의 채널영역의 게이트절연막 및 반도체층에 결함을 발생시켜 TFT의 임계치가 높아진다거나, 이동도가 저하되는 등의 성능열화를 발생시켜 버린다.
이에 대해, 상술한 바와 같이, 박막 트랜지스터의 게이트절연막 및 반도체층중의 수소농도를 1×1021(atoms/㎤) 이하로 함으로써, 이러한 문제점을 해결할 수있다.
박막 트랜지스터의 게이트절연막 및 반도체층중의 수소농도를 1×1021(atoms/㎤) 이하로 하는 것은, 상술한 바와 같이 이온주입시에 TFT부의 레지스트 마스크의 막두께를 두껍게 하는 것, 주입하는 불순물농도를 저감하는(TFT의 게이트절연막 및 보조용량의 유전체층의 박막화를 수반하는) 것, 희석하는 수소의 농도를 저감하는 것 등의 방법에 의해 달성할 수 있다. 이와 같이, 게이트절연막 및 반도체층중의 수소농도를 1×1021(atoms/㎤) 이하로 억제함으로써, TFT의 성능열화를 방지하는 것이 가능하다.
한편, TFT의 게이트절연막 및 반도체층에 수소가 주입되면, 결함이 발생하고, TFT의 성능이 열화되어 임계치가 높아진다. 게이트절연막 및 반도체층에 주입되는 수소농도와 TFT의 임계치의 관계를 도 3에 나타낸다. 도 3으로부터, 수소농도가 1×1021(atoms/㎤)을 넘으면, 임계치가 nch TFT, pch TFT 모두 높아져서 임계치의 규격을 벗어나기 때문에, 수소농도를 1×1021(atoms/㎤) 이하로 억제하는 것이 바람직함을 알 수 있다.
이상과 같이, TFT의 게이트절연막 및 반도체층중의 수소농도를 1×1021(atoms/㎤) 이하로 제어함으로써, 보조용량이 MOS구조를 갖는 경우에도 TFT가 성능열화를 나타내지 않고 고품질, 고신뢰성이 충족되는 평면표시장치를 실현할 수 있다.
한편, 액티브 매트릭스형 액정표시장치에 있어서, 최근에는 활성층에 폴리실리콘을 이용하여, 종래의 화소에 전위를 기입하기 위한 트랜지스터뿐만 아니라 그 구동을 행하는 회로를 구성하는 트랜지스터도 동시에 기판상에 만들어 넣어 버리는 타입의 액정표시장치의 생산도 빈번해졌다.
이 타입의 액정표시장치에 있어서는, 그 구동회로를 구성하기 위해 폴리실리콘을 이용한 박막 트랜지스터를 이용하지만, 종래 개개의 화소에 화소전위를 기입하기 위한 트랜지스터에 요구되고 있던 기능이 단순한 온(ON)·오프(OFF)의 스위치동작에 한정되어 있었기 때문에, 그 특성에 대해서도 비교적 자유도가 컸던 것에 반해, 구동회로를 구성하는 트랜지스터에 요구되는 특성에는 그 임계치, 이동도 등을 정밀하게 제어하는 것이 요구된다.
여기서 요구되는 트랜지스터의 특성에는, 제조된 시점에서의 특성과 어느 정도 사용한 후에서의 특성이 있지만, 제조된 디바이스의 신뢰성을 보증하는 의미에서 당연히 어느 정도 사용한 후에 있어서도 그 특성이 규격을 만족하고 있는 것이 필요하게 된다. 어느 정도 사용한 경우의 특성을 변동시키는 요인의 하나로서, 게이트절연막중의 가동이온이 있다.
일반적으로 게이트절연막으로서 이용되는 산화실리콘막중에, 나트륨(Sodium)이나 수소 등의 이온이 존재하면, 트랜지스터 동작시에 인가되는 게이트전압에 의해 막중의 상기 이온이 산화실리콘막내를 이동하여 그 막중의 분포가 변화함으로써, 트랜지스터의 임계치를 시프트(shift)시킨다. 이 때문에, 어느 정도 사용한 후에 있어서도 초기상태와 특성의 변화를 일으키지 않게 하기 위해서는, 이들 이온의 게이트절연막중의 농도를 어느 농도 이하로 제한할 필요가 있다.
상기 이온중 나트륨에 대해서는, 제조공정중의 오염에 의해 생기기 때문에, 공정관리를 신중히 행함으로써 회피할 수 있지만, 수소의 경우는 사정이 다르다. 액정표시장치는 대부분의 경우 대면적의 유리기판상에 작성(作成)되기 때문에, 일반의 실리콘기판상에 작성되는 트랜지스터와 달리, 게이트절연막으로 이용되는 산화실리콘막에 플라즈마 CVD(plasma Chemical Vapor Deposition)로 형성되는 퇴적막을 사용하는 경우가 많다.
플라즈마 CVD로 형성된 산화실리콘막중에는, 실리콘기판상에 형성되는 트랜지스터에서 이용되는 실리콘을 열로 산화하여 형성되는 열산화막과 비교하여 대단히 많은 수소가 존재하고, 이 중 일부가 가동성 이온으로 되어 버리는 것만으로, 커다란 임계치의 변동으로 되어 나타나 버리기 때문에, 대량으로 존재하는 수소를 어떻게 가동이온으로 하지 않는가가 중요한 포인트로 된다.
그렇지만, 전술한 바와 같이, 플라즈마 CVD로 작성한 산화실리콘막중에는 원래 수소가 다량으로 존재하기 때문에, 가동이온으로 되는 수소를 막중의 수소량 그 자체로 제어하는 것은 대단히 곤란했다.
이에 대해, 본 발명의 제2태양은, 구동회로를 형성하는 박막 트랜지스터의 게이트절연막중에 존재하는 단위면적당의 결함(쌍을 이루지 못한 전자)밀도를 1.1×1013/㎠ 이하로 함으로써, 상술한 문제점을 해결했다.
즉, 게이트절연막중에 존재하는 단위면적당의 결함밀도를 1.1×1013/㎠ 이하로 함으로써, 어느 정도 사용한 후에 있어서도 트랜지스터특성의 변동이 적은, 신뢰성이 높은 액정표시장치를 얻는 것이 가능하게 되었다.
본 발명의 제2태양의 작용은, 다음과 같다.
즉, 플라즈마 CVD로 형성된 산화실리콘막중의 가동이온으로 되는 수소는, 성막시에는 원래 Si-H의 형태로 존재하고, 그 결합이 프로세스 요인에 의해 절단됨으로써 발생한다. 이 수소가 막중을 이동함으로써 트랜지스터 특성의 변동요인으로 되기 때문에, 특성변동을 작게 하기 위해서는, 막중의 Si-H의 결합을 가능한 한 절단하지 않으면 된다.
구체적으로는, 평면표시장치, 예컨대 액정표시장치의 제조프로세스에 있어서, 구동회로용 박막 반도체소자의 채널영역으로 되는 부분의 게이트절연막을 덮는 마스크를 형성하고, 이 마스크를 매개로 하여 구동회로용 박막 반도체소자의 소스영역, 드레인영역 및 보조용량용 반도체층의 전면에 불순물이온을 주입하며, 그 후 플라즈마 애싱에 의해 마스크를 제거하지만, 이 때의 플라즈마 에칭(plasma etching)을 게이트절연막, 예컨대 산화실리콘막중의 Si-H의 결합을 절단하지 않도록 하는 조건으로 행하면 좋다.
이러한 플라즈마 애싱의 조건으로서는, 플라즈마이 전력을, 예컨대 1000W 이하로 낮게 억제하는 것을 들 수 있다.
게이트절연막중의 결함밀도는, Si-H 결합이 절단된 후의 미결합상태의 Si-의 밀도, 즉 게이트절연막중에 다량으로 존재하는 수소중, 문제로 되는 가동성 이온으로 되는 수소의 밀도를 나타내기 때문에, 이것을 1.1×1013/㎠ 이하로 함으로써, 어느 정도 사용한 후의 트랜지스터의 특성변동을 작게(0.6V 이하로) 억제할 수 있어(도 4), 트랜지스터특성의 변동이 적은, 신뢰성이 높은 액정표시장치를 얻는 것이 가능하다.
이하, 도면을 참조하여 본 발명의 여러 가지의 실시의 형태에 대해 설명한다. 이들 실시형태에서는, 평면표시장치로서 액정표시장치를 이용한 예를 나타낸다.
본 발명의 제1실시형태에 따른 액정표시장치는, 본 발명의 제1태양에 대응하는 것으로, 보조용량의 반도체층에 불순물을 고농도로 주입한 것을 특징으로 한다. 여기서는 주로 각 화면내에 배치되는 보조용량에 대해 설명하지만, 구동회로부내의 보조용량에 대해서도 마찬가지이다.
먼저, 도 5∼도 7을 참조하여 본 실시형태에 따른 액정표시장치의 주요한 구조에 대해 설명한다.
도 5는 본 실시형태에 따른 액정표시장치의 전체를 나타낸 평면도이다. 이 액정표시장치는, 액티브 매트릭스형으로, 화소부(A)와 구동회로(driver)부(B)로 구성된다.
도 6은 본 실시형태에 따른 액정표시장치의 화소부의 일부를 확대하여 나타낸 평면도이다. 도 6에 있어서, 인접하는 2개의 주사선(40)과 인접하는 2개의 신호선(30)으로 둘러싸인 영역내에, 표시용 전극으로서 화소전극(60)이 형성되어 있다. 그리고, 주사선(40)과 신호선(30)의 교점부에 화소 스위칭용의 박막 트랜지스터(이하, 화소 TFT라 부른다; 10)가 형성되고, 이 화소 TFT(10)를 매개로 하여 화소전극(60)은 주사선(40) 및 신호선(30)에 접속되어 있다.
또, 보조용량을 형성하기 위한 전극으로서 보조용량선(70)이 주사선(40)과 거의 평행하게 배치되고, 이 보조용량선(70)의 아래에 보조용량용 반도체층(126)이 배치되어 있다. 이렇게 하여, 보조용량선(70), 게이트절연막, 보조용량용 반도체층(126)에 의해 MOS구조의 보조용량이 형성된다. 보조용량선(70)과 보조용량용 반도체층(126) 사이에 대응하는 게이트절연막이 보조용량의 유전체층으로서 기능한다.
도 7은 본 실시형태에 따른 액정표시장치에서의 화소부(A)와 구동회로부(B)를 포함한 구성을 나타낸 단면 모식도이다. 이 도면에 나타낸 액정표시장치는, 어레이기판(1)과 대향기판(2)에 의해 액정(220)을 사이에 끼워 넣어 구성되어 있다.
먼저, 어레이기판(1)의 화소부에는, 유리(glass)기판(100)상에 화소 TFT(10)가 형성되어 있다. 이 화소 TFT(10)는, 유리기판(100)상에 언더코트층(undercoat layer; 110)을 매개로 하여 형성된 반도체층(50)을 갖추고, 이 반도체층(50)은 n형의 불순물이온, 여기서는 인이 고농도로 주입된 드레인영역(121) 및 소스영역(125)과, n형의 불순물이온이 저농도로 주입된 LDD(Lightly Doped Drain)영역(122, 124) 및 이 LDD영역(122, 124)에 끼인 채널영역(123)을 포함한다.
화소 TFT(10)는, 이 반도체층(50)을 덮고서 형성된 유전체로 되는 게이트절연막(140), 이 게이트절연막(140)상에 형성된 게이트전극(151), 더욱이게이트전극(151)을 덮고서 형성된 층간절연막(160), 이 층간절연막(160)상에 형성되어 드레인영역(121)에 접속되는 드레인전극(171) 및 소스영역(125)에 접속되는 소스전극(172)으로 구성되어 있다.
그리고, 이 화소 TFT(10)를 덮어 보호절연막(180)이 형성되고, 더욱이 보호절연막(180)상에는 투명한 유기절연막(190)이 형성되어 있다. 이 유기절연막(190)상에 화소전극(200)이 형성되고, 콘택트홀(contact hole: 접속구멍)을 매개로 하여 소스전극(172)에 접속되어 있다.
더욱이, 화소전극(200)상에는 배향막(210)이 형성되어 있다.
그리고, 보조용량으로 되는 부분에는 반도체층(50)과 동일 레벨(동일 평면)의 층에 보조용량용 반도체층(126)이 형성되고, 그 위에 게이트절연막(140)으로 이루어진 유전체가, 더욱이 그 위에 보조용량선(70)과 일체로 형성되는 보조용량 금속층(152)이 형성되어 있다. 이 보조용량용 반도체층(126)은 그 전면에 n형의 불순물이온이 고농도로 주입되어 있다. 예컨대, 화소 TFT(10)의 드레인영역(121) 및 소스영역(125)과 동등, 또는 p형 구동회로 TFT(90)의 드레인영역(127) 및 소스영역(129)과 동등한 농도로 주입되어 있다.
본 실시형태에 있어서는, 화소 TFT가 n형 TFT에 의해 구성되어 있고, 보조용량용 반도체층은 화소 TFT 및 n형 구동회로 TFT의 드레인영역 및 소스영역, 및 구동회로부의 보조용량용 반도체층이 동등한 농도로 주입된다. 그리고, 보조용량용 반도체층(126)에는, n형 불순물로서 인이 3.2×1019∼2.0×1020atoms/㎤의 농도로 주입되어 있다. 그리고, 보조용량선(70)에 형성된 개구(開口)를 매개로 하여 소스전극(172)이 보조용량용 반도체층(126)에 접속되어 있다.
이러한 구성에 의해, 보조용량용 반도체층(126)은 화소전극(200)과 동전위로 되고, 보조용량용 반도체층(126)과 보조용량 금속층(152)에 의해 유전체로서 게이트절연막(140)을 사이에 끼움으로써, 보조용량을 구성하고 있다.
한편, 구동회로부(B)에 형성되는 n형 구동회로 TFT(80)는 상술한 화소 TFT(10)와 마찬가지의 구성으로, 반도체층(50N)을 갖추고, 이 반도체층(50N)은 드레인영역(130), 소스영역(134), LDD영역(131, 133) 및 채널영역(132)을 갖추고 있으며, 이들 각 영역과 게이트전극(155), 드레인전극(176) 및 소스전극(177)으로 n형 구동회로 TFT(80)가 구성된다.
또, p형 구동회로 TFT(90)의 반도체층(50P)은 p형 불순물이온, 여기서는 보론(Boron)이 고농도로 도프된 드레인영역(127) 및 소스영역(129)을 갖추고, 채널영역(128)은 화소 TFT(10)의 채널영역(123)과 동일한 불순물농도를 가지고 있다. 그리고, 이들 각 영역과 게이트전극(154), 드레인전극(174) 및 소스전극(175)으로 p형 구동회로 TFT(90)가 구성된다. 여기서, p형 구동회로 TFT(90)는 LDD영역이 없는 구조로 되어 있다.
다음으로, 대향기판(2)은 유리기판(300)을 갖추고, 이 유리기판(300)상에는 착색층(310)이 형성되며, 더욱이 이 착색층(310)상에 대향전극(320) 및 배향막(330)이 형성되어 있다. 그리고, 이들 어레이기판(1)과 대향기판(2)의 사이에 액정(220)이 봉입(封入)되어 있다.
다음에는 도 8a∼도 8g를 참조하여 본 실시형태에 따른 액정표시장치의 제조방법에 대해 설명한다. 본 실시형태에 따른 액정표시장치의 제조방법은 특정의 공정순에 의해 보조용량용 반도체층(126)에 n형 불순물 혹은 p형 불순물의 한쪽의 불순물을 고농도로 주입한 것을 특징으로 한다.
먼저, 어레이기판(1)을 다음과 같이 하여 제조한다. 도 8a에 나타낸 바와 같이, 유리기판(100)상에 플라즈마 CVD법에 의해 막두께 100㎚의 산화실리콘막으로 이루어진 언더코트층(110) 및 막두께 50㎚의 비정질 실리콘 박막(120)을 연속하여 성막하고, 이 비정질 실리콘 박막(120)에 이온 도핑(ion doping)법에 의해 B2H6/H2를 소스가스로 하여 보론을 저농도로 주입한다. 여기서, 가속전압은 10keV, 도즈량은 4×1011atoms/㎠으로 했다.
다음에, ELA(Excimer Laser Anneal: 엑시머 레이저 어닐) 법에 의해 비정질 실리콘 박막(120)을 다결정화한 후, 포토리소그래피공정에 의해 섬모양으로 에칭가공하고, 도 8b에 나타낸 바와 같이 화소 TFT(10), p형 구동회로 TFT(90), n형 구동회로 TFT(80)를 구성하는 각각의 반도체층(50, 50P, 50N)과, 보조용량용 반도체층(126)을 형성한다. 그 후, 플라즈마 CVD법에 의해 전면에 산화실리콘으로 이루어진 게이트절연막(140)을 140㎚의 막두께로 성막한다.
다음에, 도 8c에 나타낸 바와 같이, 게이트절연막(140)상에 레지스트막으로 이루어진 마스크(135)를 형성한다. 이 마스크(135)는 화소 TFT(10) 및 n형 구동회로 TFT(80)의 드레인영역(121, 130) 및 소스영역(125, 134)과 보조용량용반도체층(126)의 전면을 노출시키고, p형 구동회로 TFT(90)의 반도체층(50P)의 전면을 덮는 형상으로 패터닝되어 있다.
또, 이 마스크의 막두께는 1.4㎛이고, 게이트절연막 및 반도체층중의 수소농도가 3.2×1020atoms/㎤로 되도록 제어된다.
그리고, PH3/H2를 소스가스로 이용하여 가속전압 70keV, 도즈량 2×1015atoms/㎠으로 인을 고농도로 주입한다. 이에 따라, 보조용량용 반도체층(126)의 전면에 고농도의 인이 주입되는 것으로 된다. 이 주입조건에 의해, 주입된 인농도를 3.2×1019∼2.0×1020atoms/㎤의 범위로 제어한다.
다음으로, 마스크를 제거한 후, 도 8d에 나타낸 바와 같이 게이트절연막(140)상에 스퍼터법에 의해 MoW 합금층(136)을 300㎚의 막두께로 피착한다.
그 후, 포토리소그래피에 의해 p형 구동회로 TFT(90)의 채널영역(128)으로 되는 영역상에, MoW 합금층(136)을 소정의 형상으로 패터닝하여 게이트전극(154)을 형성하고, 이 게이트전극(154)을 마스크로 이용하여 B2H6/H2를 소스가스로 하여 가속전압 80keV, 도즈량 2×1015atoms/㎠으로 반도체층(50P)에 보론을 고농도로 주입하며, p형 구동회로 TFT(90)의 드레인영역(127) 및 소스영역(129)을 형성한다(도 8e).
이어서, MoW 합금층을 더욱이 소정의 형상으로 패터닝하여 화소 TFT(10)의게이트전극(151), n형 구동회로 TFT(80)의 게이트전극(155) 및 보조용량선(152)을 형성한다. 이 보조용량선(152)에는 콘택트홀도 동시에 형성한다.
그 후, 화소 TFT(10)의 게이트전극(151), n형 구동회로 TFT(80)의 게이트전극(155)을 마스크로 이용하여 PH3/H2를 소스가스로 하여 가속전압 80keV, 도즈량 5×1013atoms/㎠으로 반도체층(50, 50N)에 인(P)을 저농도로 주입하여 화소 TFT(10)의 LDD영역(122, 124) 및 n형 구동회로 TFT(80)의 LDD영역(131, 133)을 형성한다(도 8f).
그리고, N2분위기중에서 500℃, 1시간의 열활성을 행함으로써, 캐리어농도가 2.5×1019/㎤으로 되도록 제어한다.
다음에, 플라즈마 CVD법을 이용하여 산화실리콘으로 이루어진 층간절연막(160)을 600㎚의 두께로 피착하고, 화소 TFT(10)의 드레인영역(121) 및 소스영역(125), 보조용량용 반도체층(126), p형 구동회로 TFT(90)의 드레인영역(127) 및 소스영역(129), n형 구동회로 TFT(80)의 드레인영역(130) 및 소스영역(134)의 각각에 대응하는 콘택트홀을 형성하며, Al 등의 단체(單體) 또는 그 적층막 혹은 합금막을 형성하고, 이것을 패터닝함으로써 화소 TFT(10)의 드레인전극(171), 소스전극(172), p형 구동회로 TFT(90)의 드레인전극(174), 소스전극(175), n형 구동회로 TFT(80)의 드레인전극(176), 소스전극(177)을 형성한다.
더욱이, 플라즈마 CVD법에 의해 질화실리콘으로 이루어진 보호절연막(180)을 성막하고, 화소 TFT(10)의 소스전극(172)에 이르는 콘택트홀을 형성하며, 그 후 막두께 2㎛의 투명 유기절연막(190)을 성막하고, 역시 화소 TFT(10)의 소스전극(172)에 이르는 콘택트홀을 형성한다.
그리고, 스퍼터법에 의해 막두께 100㎚의 ITO(Indium Tin Oxide)막을 성막하고 소정의 형상으로 패터닝하여 화소전극(200)을 형성한다.
그리고 최후로, 저온경화(cure)형의 폴리이미드를 인쇄도포하고, 러빙(rubbing)처리를 행해 배향막(210)을 형성하여 도 8g에 나타낸 바와 같은 어레이기판(1)을 얻는다.
한편, 대향기판(2)은 다음과 같이 하여 제조된다. 즉, 먼저 유리기판(300)상에 안료가 분산된 적, 녹, 청의 3색의 착색층(310)을 각각 스트라이프(stripe)모양으로 형성한다.
그리고, 스퍼터법에 의해 막두께 100㎚의 ITO막을 성막하여 대향전극(320)으로 한다. 이 위에 폴리이미드를 인쇄도포하고 러빙처리를 행해 배향막(330)을 형성하여 대향기판(2)을 얻는다.
이상과 같이 제조한 어레이기판(1)과 대향기판(2)을 각각 배향막(210, 330)의 면이 대향하도록 배치하고, 도시하지 않은 밀봉재에 의해 맞붙인다. 이 밀봉재에는 액정주입구가 설치되어 있고, 이 액정주입구로부터 진공주입법을 이용하여 액정(220)을 주입하며, 그 후 이 액정주입구를 밀봉재로 밀봉함으로써, 도 7에 나타낸 바와 같은 액정표시장치가 얻어진다.
이상 설명한 제조방법에 의해 얻어지는 액정표시장치에서는, 유전체로서의 게이트절연막(140)을 보조용량용 반도체층(126)과 보조용량 금속층(152)에 의해 사이에 끼운 MOS구조의 보조용량에 있어서, 보조용량용 반도체층(126)에 주입하는 n형 불순물이온의 표면농도를, 화소 TFT(10) 또는 n형 구동회로 TFT(80)의 드레인영역(121, 130) 및 소스영역(125, 134)과 동등하게 하여, 본 실시형태에 있어서는 5×1019/㎤로 할 수 있었다. 이하, 이 불순물이온의 농도범위에 대해 검토한다.
도 9는 보조용량용 반도체층(126)에 주입하는 불순물이온 농도를 변화시켰을 때의 보조용량의 C-V특성을 나타낸다. 횡축은 구동전압을 나타내고, 종축은 유전체의 용량을 Co, 보조용량의 용량을 C로 했을 때의 C/Co를 나타내고 있다. Co는 정수이고, C/Co의 최대치는 1이다.
도 9에 나타낸 바와 같이, 주입 불순물이온 농도가 1×1014atoms/㎤의 경우에는, 구동전압이 낮을 때의 용량이 낮고, 구동전압을 변화시켰을 때의 용량의 변화가 대단히 크지만, 주입 불순물이온 농도를 1×1016atoms/㎤로 상승시키면, 구동전압이 낮을 때의 용량이 약간 커진다. 그리고, 불순물이온 농도를 1019atoms/㎤대까지 높게 하면, 구동전압이 낮을 때의 용량은 더 커지고, 구동전압을 변화시켰을 때의 용량의 변화가 감소한다. 이것은, 불순물이온 농도를 높게 함으로써, 반도체층의 공핍화가 일어나지 않게 되기 때문이다.
이와 같이, 보조용량용 반도체층(126)으로 여기서는 n형 불순물이온을 고농도로 주입함으로써, 보조용량의 전압의존성을 적게 할 수 있다. 그리고, 이에 따라 액정표시장치의 구동전압을 낮추는 것이 가능하게 된다.
보조용량용 반도체층(126)의 불순물이온 농도의 알맞은 범위에 대해, 좀더 상세히 검토한다. 도 10은 보조용량용 반도체층(126)으로 주입하는 n형 불순물이온 표면농도를 변화시켜 액정표시장치를 제조하고, 보조용량용 반도체층(126)에 인가하는 전압(Vsig)을 1∼9V, 보조용량선(70)에 인가하는 전압(Vcs)를 5V로 하여, 구동전압 Vsig-Vcs를 -4V∼4V로 했을 때의 보조용량의 용량의 변화율 ΔC/Cmax를 나타낸 그래프이다. 액정표시장치의 표시를 정상으로 유지하기 위해서는, 전술한 바와 같이 보조용량의 용량의 변화율 ΔC/Cmax은 1%이내일 필요가 있다. n형 불순물이온 농도를 3.2×1019∼2.0×1020atoms/㎤로 고농도로 함으로써, 이것을 실현할 수 있다.
이상에서 검토한 바와 같이, 유전체를 반도체층과 금속에 의해 사이에 끼운 구조의 보조용량을 갖춘 평면표시장치에 있어서, 보조용량용 반도체층(126)에 주입하는 불순물이온의 농도를 고농도, 바람직하게는 3.2×1019∼2.0×1020atoms/㎤로 함으로써, 보조용량의 전압의존성을 효과적으로 감소시키고, 평면표시장치의 구동전압을 크게 저감할 수 있다. 이 보조용량용 반도체층(126)의 불순물이온의 농도는 동시에 형성되는 TFT의 소스영역, 드레인영역의 불순물이온 농도와 동등한 때, 고농도라고 한다.
본 실시형태의 평면표시장치에서는, 보조용량용 반도체층(126)에 인을3.2×1019∼2.0×1020atoms/㎤의 농도로 되도록 도프함으로써, 캐리어농도를 1.6×1019/㎤ 이상으로 할 수 있고, 종래의 액정표시장치에 있어서 발생하는 누설전류 등을 억제하여 평면표시장치의 품질과 신뢰성을 향상시킬 수 있다.
이와 같이 하여, 본 발명의 실시형태에 따른 평면표시장치에서는 점결함 불량의 수가 종래의 평면표시장치의 약 반정도로 감소했다.
또, 본 실시형태에 있어서는, 화소 TFT(10)의 반도체층(50)과 화소부의 보조용량용 반도체층(126)은 완전히 분리되어 있지만, 연결되어 있어도 좋다.
또, 보조용량용 반도체층의 전면과는 보조용량 금속층(152)과 중첩하고 있는 부분을 가리키고, 금속과 중첩하고 있지 않은 부분은 반드시 n형 불순물이온이 주입되어 있지 않아도 좋다.
이상 설명한 실시형태에서는, 액정표시장치의 예에 대해 설명했지만, 본 발명은 유전체를 반도체층과 금속에 의해 사이에 끼운 구조의 보조용량을 갖춘 평면표시장치 일반, 예컨대 EL(Electro Luminescent: 전자발광)을 이용한 표시장치 등에 적용할 수 있다.
다음에는 본 발명의 제2태양에 대응하는 제2실시형태에 따른 액정표시장치에 대해 설명한다.
도 11a∼도 11e는 본 실시형태에 따른 액정표시장치의 구동회로의 제조공정을 나타낸 단면도이다. 도 11a에 나타낸 바와 같이, 먼저 유리 등의 절연기판(400)상에 활성층으로 되는 비정질 실리콘 박막(401)을 플라즈마 CVD법을이용하여 50㎚의 두께로 형성한다. 이 비정질 실리콘 박막(401)을 엑시머 레이저 등에 의해 가열·결정화시켜 다결정 실리콘 박막(401)을 얻는다. 이 다결정 실리콘 박막(401)을 사진식각법을 이용하여 섬모양으로 가공한다.
이어서, 도 11b에 나타낸 바와 같이, 전면에 게이트절연막으로 되는 산화실리콘막(402)을 플라즈마 CVD법에 의해 100㎚의 두께로 형성한다. 그리고, 콘덴서로 되는 부분의 하부전극 및 트랜지스터의 소스·드레인부를 선택적으로 형성하기 위해, 감광성 수지층(403)을 선택적으로 형성한다.
이어서, 감광성 수지층(403)을 마스크로 이용해서 인 등의 n형 불순물을 주입하여 콘덴서의 하부전극(404) 및 소스·드레인 확산영역(405)을 형성한다.
그 후, 플라즈마 애싱법에 의해 불필요하게 된 감광성 수지층(403)을 박리한다. 이때, 플라즈마의 전력을 상당히 높게 하거나, 애싱시간을 상당히 길게 하면, 하부에 존재하는 산화실리콘막(402)중에 존재하는 Si-H결합을 절단해 버려 트랜지스터의 특성(임계치) 변동을 일으켜 버리기 때문에, 이를 방지하기 위해 게이트절연막중의 결함수를 1.1×1013/㎠ 이하로 하도록 전력 및 시간에 상한을 둔다.
도 12에 나타낸 바와 같이, 전력이 1000W를 넘으면 결함수가 증대되기 때문에, 전력은 1000W 이하로 설정되었다. 예컨대, 전력 1000W에서 합계처리시간 200초의 애싱처리를 행함으로써, 결함수를 1.1×1013/㎠ 이하로 할 수 있다.
이 애싱처리시간은 정확한 애싱(just ashing)을 100%로 하고, 더욱이 오버애싱(over ashing)을 행하여 강성 200%의 애싱을 행하도록 설정되지만, 오버애싱처리는 감광성 수지가 기판면 내에서 박리되어 있으면 좋은 바, 대개 정확한 애싱처리보다도 작게 설정된다.
다음으로, 도 11c에 나타낸 바와 같이, 금속박막을 스퍼터링법에 의해 300㎚의 두께로 형성한 후, 게이트배선부 등의 필요한 부위 이외를 사진식각법에 의해 제거하여 게이트전극(406)을 형성한다. 이어서, 여기서 형성한 게이트전극(406)을 마스크로 이용해서 다결정 실리콘 박막(401)에 자기정합적으로 인 등의 n형 불순물을 저농도로 주입하여, 도 11d에 나타낸 바와 같이 LDD영역(407)을 형성한 후, 활성화를 위한 열처리를 행한다.
다음에, 플라즈마 CVD법에 의해 층간절연막인 산화실리콘막(408)을 형성한다. 더욱이, 스퍼터링법에 의해 화소전극인 ITO막(409)을 100㎚의 두께로 형성하고, 사진식각법을 이용하여 필요한 부분 이외를 제거한다. 이어서, 사진식각법을 이용하여 소스·드레인부의 개공(開孔)을 형성한다.
그 후, 스퍼터링법에 의해 소스·드레인전극 및 신호배선을 형성하는 알루미늄 또는 합금박막(410)을 400㎚의 두께로 형성하고, 필요한 부분 이외의 막을 제거하여 배선을 완성시킨다.
그 위에 패시베이션(passivation)막을 이루는 질화규소막(411)을 400㎚의 두께로 형성하고, 사진식각법을 이용하여 필요한 부분 이외를 제거하여, 도 11e에 나타낸 바와 같은 액정셀을 구동하는 박막 반도체장치를 완성한다.
이상 설명한 본 실시형태에 있어서는, 박막 반도체장치의 활성층을 이루는 다결정 실리콘 박막을 레이저 어닐법에 의해 작성했지만, 이것은 비정질 실리콘을고상성장(固相成長)시켜 형성해도 좋다. 또, 게이트전극으로는 스퍼터링법에 의해 작성한 금속박막을 이용했지만, 이것은 p형 불순물을 첨가한 실리콘 박막을 이용해도 좋다. 더욱이, 주입하는 불순물로서 인을 이용한 n형 반도체장치에 대해 설명했지만, 물론 p형 반도체의 경우에도 적용할 수 있는 바, 제1실시형태와 같다.
또 본 실시형태에 있어서, 구동회로부만을 도시하여 설명했지만, 제1실시형태와 마찬가지로 화소부 및 구동회로부의 박막 트랜지스터는 동일 공정으로 형성된다.
또, 본 실시형태의 감광성 수지층(403)을 박리하는 공정은, 제1실시형태의 마스크(135)를 박리하는 공정과 동일하다는 것은 말할 필요도 없다.
더욱이 또, 층간절연막으로서는 플라즈마 CVD법에 의해 작성한 산화막을 이용했지만, 이것은 열CVD법 또는 스퍼터링법에 의해 형성한 산화막이라도 좋다. 물론, 산화막뿐만 아니라 절연성을 갖는 막이라면 어떠한 막이라도 사용할 수 있다. 또, 신호전극(소스전극)으로서 알루미늄 또는 그 합금박막을 이용한 경우에 대해 설명했지만, 이것은 도전성이 있는 물질이라면 어떠한 것도 사용할 수 있다.
또 본 실시형태에 있어서는, 화소전극(409)과 소스전극(410)이 동일 평면상에 형성되는 어레이기판을 예로 들어 설명했지만, 이에 한정되지 않는다.
다음에는 본 발명의 제3실시형태에 대해 설명한다.
본 실시형태는, 본 발명의 제1태양에 대응하는 것으로, 특히 게이트절연막 및 반도체층중의 수소농도를 1×1021(atoms/㎤) 이하로 제어하는 예를 나타낸다.
도 13에 본 실시형태에 따른 액티브 매트릭스형 액정표시장치의 어레이기판의 일부 확대평면도를 나타낸다. 또, 도 14에 액티브 매트릭스형 액정표시장치의 단면도를 나타낸다. 이하, 도 14를 참조하여 본 실시형태에 따른 액티브 매트릭스형 액정표시장치의 제조방법에 대해 설명한다.
먼저, 절연성 기판(600)상에 활성층으로 되는 비정질 실리콘 박막을 PECVD(plasma Enhanced Chemical Vapor Deposition)법에 의해 50㎚ 정도 성막한다.
여기서, 이온 도핑법에 의해 B2H6/H2를 소스가스로 하여 보론을 저농도로 이온주입한다. 이온주입의 조건은 가속전압을 10[keV], 도즈량을 4×1011[atoms/㎠]으로 했다.
이어서, ELA(Excimer Laser Anneal: 엑시머 레이저 어닐)법에 의해 비정질 실리콘을 다결정화한 후, 포토리소그래피공정에 의해 다결정화 실리콘층을 섬모양으로 에칭가공한다.
그 후, AP(상압)CVD법에 의해 전면에 게이트절연막 및 보조용량의 유전체층으로 되는 SiOx막(601)을 140㎚정도의 막두께로 피착한다.
다음에, 소정의 형상으로 패터닝한 레지스트막을 마스크로 이용해서 다결정화 실리콘층에 가속전압 70[keV], 2×1015[atoms/㎠]의 도즈량으로 PH3/H2로 이루어진 소스가스에 의해 인을 고농도로 이온주입하여 보조용량 반도체부(706), 화소 TFT의 드레인영역(606), 소스영역(607) 및 구동회로를 구성하는 n형 TFT(이후, n형회로 TFT라 부른다)의 드레인영역(609) 및 소스영역(700)을 형성한다. 이에 따라, 보조용량은 반도체층에 n형 불순물이 고농도로 주입된다. 이때, 레지스트막의 막두께는 1.5㎛정도이고, 이 막두께의 경우 게이트절연막 및 다결정화 실리콘층중에 주입되는 수소농도는 1×1021(atoms/㎤) 이하로 되어, 제2실시형태와 마찬가지로 TFT의 특성열화를 방지할 수 있다.
그 후, 레지스트를 제거하고, SiOx막(601)의 전면에 스퍼터법에 의해 MoW 합금막을 300㎚정도의 막두께로 피착하며, 포토리소그래피공정에 의해 먼저 구동회로를 구성하는 p형 TFT(p형 구동회로 TFT)부만의 MoW 합금을 소정의 형상으로 패터닝하여 p형 구동회로 TFT의 게이트전극(604)을 형성한다.
그 후, 이 게이트전극(604)을 마스크로 이용해서 가속전압 80[keV], 도즈량 2×1015[atoms/㎠]으로 B2H6/H2로 이루어진 소스가스에 의해 보론을 고농도로 이온주입하여 p형 구동회로 TFT의 소스영역(702), 드레인영역(703)을 형성한다.
더욱이, 화소 TFT, n형 구동회로 TFT부 및 보조용량부의 MoW 합금을 소정의 형상으로 패터닝하고, 화소 TFT 및 n형 구동회로 TFT의 게이트전극(603, 605)을 형성한 후, 이들 게이트전극(603, 605)을 마스크로 이용해서 가속전압 80[keV], 5×1013[atoms/㎠]의 도즈량으로 PH3/H2로 이루어진 소스가스에 의해 인을 저농도로 이온주입하여 화소 TFT 및 n형 구동회로 TFT의 LDD영역부(704a, 704d)를 형성했다.
이상과 같이, MoW 합금을 소정의 형상으로 패터닝함으로써, 주사선(602), 보조용량선(504), 화소 TFT의 게이트전극(603), 구동회로 TFT의 게이트전극(604, 605) 및 구동회로영역내의 각종 배선을 형성했다.
다음에, PECVD법을 이용하여 전면에 층간절연막(705)으로서 SiO2를 60㎚정도의 막두께로 피착한다.
이어서, 포토에칭(photoetching)법에 의해 화소 TFT의 드레인영역(606) 및 소스영역(607)에 이르는 콘택트홀과 회로TFT의 소스영역(607, 702)과 드레인영역(609, 703)에 이르는 콘택트홀을 형성했다.
다음으로, Al 등의 단체 또는 그 적층막 혹은 합금막을 500㎚정도의 막두께로 피착하고, 포토에칭법에 의해 소정의 형상으로 패터닝하여 신호선(500a, 500b), 화소 TFT의 드레인영역(606)과 신호선(500a)의 접속, 및 소스영역(607)과 보조용량의 반도체층과 화소 TFT의 소스영역의 접속선(708), 및 구동회로영역내의 구동회로 TFT의 각종 배선을 형성했다.
더욱이, PECVD법에 의해 전면에 SiNx로 이루어진 보호절연막(709)을 성막하고, 포토에칭법에 의해 보조용량의 반도체층과 화소 TFT의 소스영역의 접속선(708)에 이르는 콘택트홀을 형성했다.
다음에, 유기절연막(801)을 전면에 2㎛정도의 막두께로 도포한 후, 보조용량의 반도체층과 화소 TFT의 소스영역의 접속선(708)에 이르는 콘택트홀을 형성한다.
최후로, ITO막을 스퍼터법에 의해 100㎚정도의 막두께로 성막하고, 포토에칭법에 의해 소정의 형상으로 패터닝하여 화소전극(501)을 형성하며, 화소전극(501)과 보조용량의 반도체층과 화소 TFT의 소스영역의 접속선(708)을 접속함으로써, 액티브 매트릭스형 어레이 표시소자의 어레이기판(803)이 얻어진다.
이와 같이, MOS구조의 보조용량의 반도체층에 n형 불순물을 도핑할 때, 게이트절연막 및 반도체층에 주입되어야 할 수소농도가 1×1021(atoms/㎤) 이하로 되도록 제어함으로써, 결함밀도를 6.91×1018/㎤ 이하로 설정할 수 있어 TFT의 특성열화를 방지할 수 있다.
한편, 투명성 절연기판으로서 예컨대 유리기판(804)상에, 예컨대 안료 등을 분산시킨 착색층(805)을 형성하고, 더욱이 스퍼터법에 의해 예컨대 ITO로 이루어진 투명성 전극인 대향전극(806)을 형성함으로써, 대향기판(807)이 얻어진다.
이어서, 어레이기판(803)과 대향기판(807)의 화소전극(501)측과 대향전극(806)측 전면에 저온경화형의 폴리이미드로 이루어진 배향막(808, 809)을 인쇄도포하고, 양 기판(803, 807)의 대향시에 배향축이 90°로 되도록 러빙처리한 후, 양 기판(803, 807)을 대향하여 조립해서 셀화하며, 그 간극에 네마틱(nematic) 액정(900)을 주입하고 밀봉한다. 그리고, 양 기판(803, 807)의 절연기판(600, 804)측에 편향판을 덧붙임으로써, 액정표시장치가 얻어진다.
다음에는 제4실시형태에 대해 설명한다.
본 실시형태는 본 발명의 변형례를 나타낸다.
먼저, 절연성 기판(600)상에 활성층으로 되는 비정질 실리콘 박막을 PECVD법에 의해 50㎚정도 성막한다.
여기서, 이온 도핑법에 의해 B2H6/H2를 소스가스로 하여 보론을 저농도로 이온주입한다. 이온주입의 조건은 가속전압을 10[keV], 도즈량을 4×1011[atoms/㎠]으로 했다.
이어서, ELA(Excimer Laser Anneal: 엑시머 레이저 어닐)법에 의해 비정질 실리콘을 다결정화한 후, 포토리소그래피공정에 의해 다결정화 실리콘층을 섬모양으로 에칭가공한다.
그 후, AP(상압)CVD법에 의해 전면에 게이트절연막 및 보조용량의 유전체층으로 되는 SiOx막(601)을 80㎚정도의 막두께로 피착한다.
다음에, 소정의 형상으로 패터닝한 레지스트막을 마스크로 이용해서 다결정화 실리콘층에 가속전압 50[keV], 1.5×1015[atoms/㎠]의 도즈량으로 PH3/H2로 이루어진 소스가스에 의해 인을 고농도로 이온주입하여 보조용량 반도체부(706), 화소 TFT의 드레인영역(606), 소스영역(607) 및 구동회로를 구성하는 n형 TFT(이후, n형 회로 TFT라 부른다)의 드레인영역(609) 및 소스영역(700)을 형성한다. 이에 따라, 보조용량은 반도체층에 n형 불순물이 고농도로 주입된다. 이때, 레지스트막의 막두께는 1.5㎛정도이고, 이 막두께의 경우 게이트절연막 및 다결정화 실리콘층중에 주입되는 수소농도는 1×1021(atoms/㎤) 이하로 되어, 제3실시형태와 마찬가지로 TFT의 특성열화를 방지할 수 있다.
그 후, 레지스트를 제거하고, SiOx막(601)의 전면에 스퍼터법에 의해 MoW 합금막을 300㎚정도의 막두께로 피착하고, 포토리소그래피공정에 의해 먼저 구동회로를 구성하는 p형 TFT(p형 구동회로 TFT)부만의 MoW 합금을 소정의 형상으로 패터닝하여 p형 구동회로 TFT의 게이트전극(604)을 형성한다.
이 레지스트 제거공정은 제2실시형태와 마찬가지로 플라즈마 애싱법에 의해 행하고, 게이트절연막중의 결함수가 1.1×1013/㎠으로 되도록 전력 및 시간 등을 적절히 설정한다.
그 후, 이 게이트전극(604)을 마스크로 이용해서 가속전압 45[keV], 도즈량 1×1015[atoms/㎠]으로 B2H6/H2로 이루어진 소스가스에 의해 보론을 고농도로 이온주입하여 p형 구동회로 TFT의 소스영역(702), 드레인영역(703)을 형성한다.
더욱이, 화소 TFT, n형 구동회로 TFT부 및 보조용량부의 MoW 합금을 소정의 형상으로 패터닝하여 화소 TFT 및 n형 구동회로 TFT의 게이트전극(603, 605)을 형성한 후, 이들 게이트전극(603, 605)을 마스크로 이용해서 가속전압 50[keV], 3.5×1013[atoms/㎠]의 도즈량으로 PH3/H2로 이루어진 소스가스에 의해 인을 저농도로 이온주입하여 화소 TFT 및 n형 구동회로 TFT의 LDD영역부(704a, 704d)를 형성했다.
그리고, N2분위기중에서 500℃, 1시산의 열활성을 행함으로써, 캐리어농도가 2.5×1019/㎤으로 되도록 제어한다.
이후의 공정은 제3실시형태와 마찬가지이다.
이와 같이 하여 본 실시형태에 있어서는, 보조용량의 반도체층의 표면 n형 불순물농도가 5×1019atoms/㎤로 되도록 설정할 수 있고, 캐리어농도를 2.5×1019/㎤로 하는 것이 가능하게 된다.
본 발명에 의해, 보조용량이 반도체층에 고농도로 n형 혹은 p형 불순물이온이 주입되어 있는 MOS 구조를 갖추고 있는 경우도, TFT의 성능열화를 방지하는 것이 가능하다. 이에 따라, 높은 표시품위를 나타내고, 또한 신뢰성이 높은 표시장치를 실현할 수 있다.
상술한 실시형태에 있어서는 액정표시장치에 대해 설명했지만, 본 발명은 이에 한정되지 않고, 어레이기판을 이용한 평면표시장치 전반에 적용할 수 있으며, 예컨대 대향전극간에 평면표시장치 전반에 적용할 수 있고, 예컨대 대향전극간에 유기 EL 발광층을 갖춘 유기EL 표시장치에도 적용할 수 있다.
부가적인 이점 및 변형이 당업자에게 용이하게 생각에 미칠 수 있다. 그 결과, 본 발명은 개괄적인 면에서 특정의 상세한 설명 및 여기에서 나타내고 설명한 대체 실시형태에 한정되는 것은 아니다. 따라서, 본 발명은 발명의 정신 및 범위를 이탈하지 않는 범위내에서 여러 가지로 변형하여 실시할 수 있다.
이상 설명한 바와 같이 본 발명에 의하면, 유전체를 반도체층과 금속층에 의해 사이에 끼운 구조의 보조용량을 갖춘 평면표시장치에 있어서, 보조용량의 전압의존성을 줄임으로써, 구동전압이 낮아도 정상적인 표시가 가능함과 더불어, 상기유전체의 열화에 의한 점결함 불량이 적어 높은 품질과 신뢰성을 갖는 평면표시장치를 제공할 수 있다.
또, 본 발명에 의하면, 유전체를 반도체층과 금속층에 의해 사이에 끼운 구조의 보조용량을 갖춘 평면표시장치의 제조방법에 있어서, 보조용량의 전압의존성을 줄임으로써, 구동전압이 낮아도 정상적인 표시가 가능함과 더불어, 상기 유전체의 열화에 의한 점결함 불량이 적어 높은 품질과 신뢰성을 갖는 평면표시장치의 제조방법을 제공할 수 있다.

Claims (15)

  1. 기판상에 형성된 박막 반도체 스위칭소자와,
    상기 스위칭소자에 접속된 표시용 전극,
    상기 표시용 전극에 전기적으로 접속된 보조용량용 반도체층,
    상기 보조용량용 반도체층상에 형성된 유전체층,
    상기 유전체층상에 형성된 금속층을 갖추고, 상기 보조용량용 반도체층, 상기 유전체층 및 상기 금속층에 의해 보조용량을 구성하는 평면표시장치에 있어서,
    상기 스위칭소자는 채널영역과, 이 채널영역을 사이에 두고 n형 혹은 p형 불순물이온의 적어도 한쪽이 주입된 소스영역 및 드레인영역을 갖춘 반도체층을 구비하고, 상기 보조용량용 반도체층에는 상기 스위칭소자의 상기 소스영역 및 드레인영역과 거의 같은 농도의 불순물이온이 동일 공정에서 주입되며, 그 n형 혹은 p형 불순물이온의 한쪽의 표면농도는 3.2×1019∼2.0×1020atoms/㎤인 것을 특징으로 하는 평면표시장치.
  2. 제1항에 있어서, 상기 스위칭소자의 게이트절연막 및 반도체층중에 존재하는 단위체적당의 결함수가 6.91×1018/㎤ 이하인 것을 특징으로 하는 평면표시장치.
  3. 제1항에 있어서, 상기 불순물이온은 인을 주체로 하는 것을 특징으로 하는평면표시장치.
  4. 제1항에 있어서, 상기 기판상에 상기 표시화소전극에 소정 신호를 출력하는 구동회로를 갖추고, 상기 구동회로는 상기 스위칭소자와 동일 공정에서 형성되는 박막 트랜지스터로 구성되는 것을 특징으로 하는 평면표시장치.
  5. 기판상에 형성된 박막 반도체 스위칭소자와, 상기 스위칭소자에 접속된 표시용 전극, 상기 표시용 전극에 전기적으로 접속된 보조용량용 반도체층, 상기 보조용량용 반도체층상에 형성된 유전체층, 상기 유전체층상에 형성된 금속층을 갖추고, 상기 보조용량용 반도체층, 상기 유전체층 및 상기 금속층에 의해 보조용량을 구성하는 평면표시장치의 제조방법에 있어서,
    상기 기판상에 상기 스위칭소자의 반도체층과 상기 보조용량용 반도체층을 동시에 형성하는 공정과,
    상기 스위칭소자의 채널영역으로 되는 부분을 덮고, 상기 스위칭소자의 소스영역, 드레인영역 및 상기 보조용량용 반도체층의 전면을 노출시키는 형상의 마스크를 형성하는 공정,
    상기 마스크를 매개로 하여 상기 스위칭소자의 소스영역, 드레인영역 및 상기 보조용량용 반도체층의 전면에 불순물이온을 주입하는 공정 및,
    금속층을 성막하고, 이 금속층을 패터닝하여 상기 스위칭소자의 게이트전극 및 보조용량용 반도체층에 대향하는 보조용량선을 형성하는 공정을 구비하는 것을특징으로 하는 평면표시장치의 제조방법.
  6. 제5항에 있어서, 상기 반도체층을 형성하는 공정 후에, 상기 스위칭소자의 반도체층 및 상기 보조용량용 반도체층을 덮도록 상기 유전체층을 형성하는 공정을 구비하는 것을 특징으로 하는 평면표시장치의 제조방법.
  7. 제5항에 있어서, 상기 평면표시장치의 제조방법은, 상기 불순물이온을 열처리에 의해 활성화하는 공정을 더 구비하는 것을 특징으로 하는 평면표시장치의 제조방법.
  8. 제7항에 있어서, 상기 불순물이온은, 상기 반도체층의 표면의 n형 혹은 p형 불순물의 한쪽의 농도가 3.2×1019∼2.0×1020atoms/㎤로 되도록 이온주입되는 것을 특징으로 하는 평면표시장치의 제조방법.
  9. 제5항에 있어서, 상기 스위칭소자를 덮는 레지스트의 막두께는, 상기 불순물이온의 주입시에, 상기 스위칭소자의 게이트절연막 및 반도체층중의 수소농도를 1×1021(atoms/㎤) 이하로 제어하기에 충분한 막두께인 것을 특징으로 하는 평면표시장치의 제조방법.
  10. 제5항에 있어서, 상기 스위칭소자의 게이트절연막 및 상기 보조용량의 유전체층의 막두께를 얇게 함과 더불어, 주입하는 불순물농도를 줄임으로써 상기 스위칭소자의 게이트절연막 및 반도체층중의 수소농도를 1×1021(atoms/㎤) 이하로 제어하는 것을 특징으로 하는 평면표시장치의 제조방법.
  11. 제5항에 있어서, 상기 불순물이온의 주입시의 소스가스중의 수소농도를 줄임으로써 상기 스위칭소자의 게이트절연막 및 반도체층중의 수소농도를 1×1021(atoms/㎤) 이하로 제어하는 것을 특징으로 하는 평면표시장치의 제조방법.
  12. 제5항에 있어서, 상기 불순물이온을 주입하는 공정 후에, 상기 마스크를 애싱처리에 의해 제거하는 공정을 구비하고, 상기 애싱전력이 1000W 이하로 설정되는 것을 특징으로 하는 평면표시장치의 제조방법.
  13. 기판상에 각각 형성된 박막 반도체 스위칭소자 및 구동회로용 박막 반도체소자와,
    상기 스위칭소자에 접속된 표시용 전극,
    상기 표시용 전극에 전기적으로 접속된 보조용량용 반도체층,
    상기 보조용량용 반도체층상에 형성된 유전체층, 상기 유전체층상에 형성된 금속층을 갖추고, 상기 보조용량용 반도체층, 상기 유전체층 및 상기 금속층에 의해 보조용량을 구성하는 평면표시장치에 있어서,
    상기 구동회로용 박막 반도체소자는 그 위에 게이트절연막이 형성된 채널영역과, 이 채널영역을 사이에 두고 불순물이온이 소정 농도로 각각 주입된 소스영역 및 드레인영역을 갖춘 반도체층을 구비하고,
    상기 구동회로용 박막 반도체소자의 게이트절연막중에 존재하는 단위면적당의 결함수가 1.1×1013/㎠ 이하인 것을 특징으로 하는 평면표시장치.
  14. 제13항에 있어서, 상기 보조용량용 반도체층중의 n형 혹은 p형 불순물의 한쪽의 표면 불순물이온 농도는, 3.2×1019∼2.0×1020atoms/㎤인 것을 특징으로 하는 평면표시장치.
  15. 기판상에 형성된 박막 반도체 스위칭소자와,
    상기 스위칭소자에 접속된 표시용 전극,
    상기 표시용 전극에 전기적으로 접속된 보조용량용 반도체층,
    상기 보조용량용 반도체층상에 형성된 유전체층,
    상기 유전체층상에 형성된 금속층을 갖추고, 상기 보조용량용 반도체층, 상기 유전체층 및 상기 금속층에 의해 보조용량을 구성하는 평면표시장치에 있어서,
    상기 스위칭소자는 채널영역과, 이 채널영역을 사이에 두고 불순물이온이 각각 주입된 소스영역 및 드레인영역을 갖춘 반도체층을 구비하고, 상기 보조용량용반도체층에는 상기 스위칭소자의 상기 소스영역 및 드레인영역과 거의 같은 농도의 불순물이온이 동일 공정에서 주입되며, 그 캐리어농도가 1.6×1019/㎤ 이상인 것을 특징으로 하는 평면표시장치.
KR10-2001-0060671A 2000-09-29 2001-09-28 평면표시장치 및 그 제조방법 KR100466582B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000300833 2000-09-29
JPJP-P-2000-00300833 2000-09-29
JPJP-P-2001-00102451 2001-03-30
JP2001102451 2001-03-30

Publications (2)

Publication Number Publication Date
KR20020025829A true KR20020025829A (ko) 2002-04-04
KR100466582B1 KR100466582B1 (ko) 2005-01-15

Family

ID=26601255

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0060671A KR100466582B1 (ko) 2000-09-29 2001-09-28 평면표시장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US6559477B2 (ko)
KR (1) KR100466582B1 (ko)
TW (1) TWI247182B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101018312B1 (ko) * 2002-05-15 2011-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조방법

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030178682A1 (en) * 2001-12-28 2003-09-25 Takeshi Noda Semiconductor device and method of manufacturing the semiconductor device
JP4168836B2 (ja) * 2003-06-03 2008-10-22 ソニー株式会社 表示装置
KR100653994B1 (ko) * 2005-03-14 2006-12-05 주식회사 하이닉스반도체 반도체 소자의 층간절연막 형성방법
US7768611B2 (en) * 2006-08-16 2010-08-03 Kopin Corporation Display system with single crystal SI thin film transistors
JP5105842B2 (ja) * 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR100841372B1 (ko) * 2006-12-19 2008-06-26 삼성에스디아이 주식회사 박막트랜지스터 및 이의 제조방법
KR100787464B1 (ko) * 2007-01-08 2007-12-26 삼성에스디아이 주식회사 박막 트랜지스터, 및 그 제조방법
WO2011145484A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012237805A (ja) * 2011-05-10 2012-12-06 Sony Corp 表示装置及び電子機器
US9261746B2 (en) * 2011-08-10 2016-02-16 Sharp Kabushiki Kaisha Liquid crystal display device and manufacturing method of liquid crystal display device
US8860023B2 (en) 2012-05-01 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE112013003841T5 (de) 2012-08-03 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
DE102013216824A1 (de) 2012-08-28 2014-03-06 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
TWI575663B (zh) 2012-08-31 2017-03-21 半導體能源研究所股份有限公司 半導體裝置
KR20240001283A (ko) 2012-09-13 2024-01-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102370069B1 (ko) 2012-12-25 2022-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9905585B2 (en) 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
US9231002B2 (en) 2013-05-03 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2015203775A (ja) * 2014-04-14 2015-11-16 株式会社ジャパンディスプレイ 表示装置及び電子機器
TWI581436B (zh) * 2014-06-16 2017-05-01 元太科技工業股份有限公司 基板結構及其製作方法
KR20180089969A (ko) 2017-02-02 2018-08-10 서성준 식품 보관용기의 누름판
TWI626497B (zh) * 2017-02-15 2018-06-11 友達光電股份有限公司 主動元件陣列基板及應用其之顯示裝置
CN108735865B (zh) * 2018-05-26 2019-11-01 矽照光电（厦门）有限公司 一种显示结构生产方法
KR20200089794A (ko) * 2019-01-17 2020-07-28 삼성디스플레이 주식회사 표시 장치와 그의 제조 방법
CN109887948B (zh) * 2019-03-08 2021-11-09 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
JP3402400B2 (ja) * 1994-04-22 2003-05-06 株式会社半導体エネルギー研究所 半導体集積回路の作製方法
US6433361B1 (en) * 1994-04-29 2002-08-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit and method for forming the same
US5650636A (en) * 1994-06-02 1997-07-22 Semiconductor Energy Laboratory Co., Ltd. Active matrix display and electrooptical device
JP3312083B2 (ja) * 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
JPH08262489A (ja) * 1995-03-24 1996-10-11 Sony Corp 半導体装置及び半導体装置の製造方法
KR100186557B1 (ko) * 1996-01-26 1999-05-01 구자홍 티에프티-엘씨디 제조방법
JP3309730B2 (ja) 1996-09-13 2002-07-29 関西日本電気株式会社 電界発光灯
KR100540131B1 (ko) * 1997-07-19 2006-03-22 엘지.필립스 엘시디 주식회사 액정표시장치제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101018312B1 (ko) * 2002-05-15 2011-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조방법

Also Published As

Publication number Publication date
KR100466582B1 (ko) 2005-01-15
US20020039814A1 (en) 2002-04-04
US6559477B2 (en) 2003-05-06
TWI247182B (en) 2006-01-11

Similar Documents

Publication Publication Date Title
KR100466582B1 (ko) 평면표시장치 및 그 제조방법
KR100292922B1 (ko) 박막트랜지스터,박막트랜지스터의제조방법및액정표시장치
KR100355713B1 (ko) 탑 게이트 방식 티에프티 엘시디 및 제조방법
JP4084080B2 (ja) 薄膜トランジスタ基板の製造方法
JPH05129608A (ja) 半導体装置
US7642141B2 (en) Manufacturing method for display device
KR100623232B1 (ko) 평판표시장치 및 그의 제조방법
US5920362A (en) Method of forming thin-film transistor liquid crystal display having a silicon active layer contacting a sidewall of a data line and a storage capacitor electrode
JP4038309B2 (ja) 半導体装置の製造方法、アクティブマトリクス基板の製造方法
KR100697263B1 (ko) 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법
KR20010019665A (ko) 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법
JP2009099824A (ja) 薄膜トランジスタ装置、表示装置及びその製造方法
JPH08250742A (ja) 半導体装置
US6288413B1 (en) Thin film transistor and method for producing same
JP2007311453A (ja) 薄膜トランジスタ及びその製造方法
US5652158A (en) Method for making thin film transistors for a liquid crystal display
KR100737910B1 (ko) 폴리실리콘형 박막트랜지스터 제조방법
JP2002359252A (ja) 平面表示装置及びその製造方法
KR20000076809A (ko) 박막 트랜지스터의 제조 방법
JP2003075870A (ja) 平面表示装置およびその製造方法
JPH10133233A (ja) アクティブマトリクス型表示回路およびその作製方法
US20030224570A1 (en) Storage capacitor of planar display and process for fabricating same
US8759166B2 (en) Method for manufacturing thin film transistor device
US7750349B2 (en) Switching element substrate, for a liquid crystal display device, including an insulating substrate
JP2003131590A (ja) 平面表示装置およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131230

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20141229

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20161230

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee