JPH05129608A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH05129608A JPH05129608A JP28673991A JP28673991A JPH05129608A JP H05129608 A JPH05129608 A JP H05129608A JP 28673991 A JP28673991 A JP 28673991A JP 28673991 A JP28673991 A JP 28673991A JP H05129608 A JPH05129608 A JP H05129608A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- film
- insulating film
- microcrystalline silicon
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 半導体装置において、電界効果移動度を高く
して高精細表示装置へ適用させることができるように
し、加えてリーク電流を小さくさせると共に、コストを
低廉化させるようにする。 【構成】 ガラス基板１上に、ゲート電極１２と半導体
層１４とが間にゲート絶縁膜１３を挟んだ状態で設けら
れ、かつ半導体層１４が３つの領域１４ａ、１６、１７
に区分けされている。この半導体層１４の中央部の活性
領域１４ａが微結晶シリコンで形成されている。この微
結晶シリコンは、アモルファス状態の中に結晶が混在す
る組織を有し、電界効果移動度が大きい。また、微結晶
シリコンは、可視光領域の吸収係数が小さいので、この
材料でＴＦＴを作製した場合には、光照射によるリーク
電流を小さくできる。更に、多結晶シリコンより薄膜を
形成する際のプロセス温度を低くできる。
して高精細表示装置へ適用させることができるように
し、加えてリーク電流を小さくさせると共に、コストを
低廉化させるようにする。 【構成】 ガラス基板１上に、ゲート電極１２と半導体
層１４とが間にゲート絶縁膜１３を挟んだ状態で設けら
れ、かつ半導体層１４が３つの領域１４ａ、１６、１７
に区分けされている。この半導体層１４の中央部の活性
領域１４ａが微結晶シリコンで形成されている。この微
結晶シリコンは、アモルファス状態の中に結晶が混在す
る組織を有し、電界効果移動度が大きい。また、微結晶
シリコンは、可視光領域の吸収係数が小さいので、この
材料でＴＦＴを作製した場合には、光照射によるリーク
電流を小さくできる。更に、多結晶シリコンより薄膜を
形成する際のプロセス温度を低くできる。
Description
【０００１】
【産業上の利用分野】本発明は、スイッチング素子など
に用いられる薄膜トランジスタ（以下、ＴＦＴと略
す。）などの半導体装置に関する。
に用いられる薄膜トランジスタ（以下、ＴＦＴと略
す。）などの半導体装置に関する。
【０００２】
【従来の技術】上述したＴＦＴとして、従来、図６に示
すものが知られている。このＴＦＴは、絶縁性基板１の
上の所定領域にゲート電極２が形成され、このゲート電
極２を覆って基板１上にゲート絶縁膜３が形成されてい
る。ゲート絶縁膜３の上には、前記ゲート電極２の上方
部分にゲート電極２よりも広い範囲にわたり、非晶質シ
リコン（以下、ａ−Ｓｉと略す。）からなる半導体層４
が形成され、この半導体層４の上の中央部にチャネル保
護膜５が、両側にコンタクト層６、７が形成されてい
る。コンタクト層６、７の端部はチャネル保護膜５の端
部の上に乗った状態になっており、更にコンタクト層
６、７の上から基板１上の一部にわたりソース電極８と
ドレイン電極９が形成された構成となっている。
すものが知られている。このＴＦＴは、絶縁性基板１の
上の所定領域にゲート電極２が形成され、このゲート電
極２を覆って基板１上にゲート絶縁膜３が形成されてい
る。ゲート絶縁膜３の上には、前記ゲート電極２の上方
部分にゲート電極２よりも広い範囲にわたり、非晶質シ
リコン（以下、ａ−Ｓｉと略す。）からなる半導体層４
が形成され、この半導体層４の上の中央部にチャネル保
護膜５が、両側にコンタクト層６、７が形成されてい
る。コンタクト層６、７の端部はチャネル保護膜５の端
部の上に乗った状態になっており、更にコンタクト層
６、７の上から基板１上の一部にわたりソース電極８と
ドレイン電極９が形成された構成となっている。
【０００３】ところで、かかるＴＦＴは、半導体層４に
ａ−Ｓｉを用いているため、ａ−ＳｉＴＦＴと称されて
おり、ａ−Ｓｉが比較的低温で広い面積にわたり薄膜と
して形成することができるので、ａ−ＳｉＴＦＴは液晶
表示装置のスイッチング素子などに利用されている。
ａ−Ｓｉを用いているため、ａ−ＳｉＴＦＴと称されて
おり、ａ−Ｓｉが比較的低温で広い面積にわたり薄膜と
して形成することができるので、ａ−ＳｉＴＦＴは液晶
表示装置のスイッチング素子などに利用されている。
【０００４】
【発明が解決しようとする課題】しかしながら、液晶表
示装置においては表示容量の増大化が図られ、これに伴
って高速で動作するスイッチング素子が必要となってき
ているが、ａ−Ｓｉは電界効果移動度が０．５cm2／Ｖ
・ｓ程度と小さため、ａ−ＳｉＴＦＴは高品位テレビ向
けなどの高精細表示装置に適用させるのが困難となって
いた。
示装置においては表示容量の増大化が図られ、これに伴
って高速で動作するスイッチング素子が必要となってき
ているが、ａ−Ｓｉは電界効果移動度が０．５cm2／Ｖ
・ｓ程度と小さため、ａ−ＳｉＴＦＴは高品位テレビ向
けなどの高精細表示装置に適用させるのが困難となって
いた。
【０００５】なお、１００cm2／Ｖ・ｓ以上の電界効果
移動度がある多結晶シリコンを使用する場合は、電界効
果移動度の点では支障ないが、薄膜を形成するためのプ
ロセス温度が高くなるため、安価なガラス基板を使用で
きずにコストが高くなる。また、この材料でＴＦＴを作
成した場合には、可視光領域の吸収係数がａ−Ｓｉの場
合に比べて大きいので、光照射により生じるリーク電流
が大きくなるなどの問題点がある。
移動度がある多結晶シリコンを使用する場合は、電界効
果移動度の点では支障ないが、薄膜を形成するためのプ
ロセス温度が高くなるため、安価なガラス基板を使用で
きずにコストが高くなる。また、この材料でＴＦＴを作
成した場合には、可視光領域の吸収係数がａ−Ｓｉの場
合に比べて大きいので、光照射により生じるリーク電流
が大きくなるなどの問題点がある。
【０００６】本発明は、このような従来技術の課題を解
決すべくなされたものであり、電界効果移動度が高く、
高精細表示装置へ適用させることができ、加えてリーク
電流を小さくすることができると共に、コストを低廉化
できる半導体装置を提供することを目的とする。
決すべくなされたものであり、電界効果移動度が高く、
高精細表示装置へ適用させることができ、加えてリーク
電流を小さくすることができると共に、コストを低廉化
できる半導体装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の半導体装置は、
基板上に、ゲート電極と半導体層とが間に絶縁膜を挟ん
だ状態で設けられた半導体装置において、該半導体層が
微結晶シリコンからなり、その一部の領域が導電率を変
更する不純物を含んでいるドープ領域となっており、そ
のことにより上記目的を達成することができる。
基板上に、ゲート電極と半導体層とが間に絶縁膜を挟ん
だ状態で設けられた半導体装置において、該半導体層が
微結晶シリコンからなり、その一部の領域が導電率を変
更する不純物を含んでいるドープ領域となっており、そ
のことにより上記目的を達成することができる。
【０００８】また、本発明の半導体装置は、基板上に、
ゲート電極と半導体層とが間に絶縁膜を挟んだ状態で設
けられ、更に該半導体層の絶縁膜とは反対側にコンタク
ト層が設けられた半導体装置において、該半導体層が微
結晶シリコンからなり、該コンタクト層が微結晶シリコ
ン以外の半導体材料からなっており、そのことにより上
記目的を達成することが可能となる。
ゲート電極と半導体層とが間に絶縁膜を挟んだ状態で設
けられ、更に該半導体層の絶縁膜とは反対側にコンタク
ト層が設けられた半導体装置において、該半導体層が微
結晶シリコンからなり、該コンタクト層が微結晶シリコ
ン以外の半導体材料からなっており、そのことにより上
記目的を達成することが可能となる。
【０００９】更に、本発明の半導体装置は、基板上に、
ゲート電極と半導体層とが間に絶縁膜を挟んだ状態で設
けられ、更に該半導体層の絶縁膜とは反対側に電極が設
けられた半導体装置において、該半導体層が微結晶シリ
コンからなっており、そのことにより上記目的を達成で
きる。
ゲート電極と半導体層とが間に絶縁膜を挟んだ状態で設
けられ、更に該半導体層の絶縁膜とは反対側に電極が設
けられた半導体装置において、該半導体層が微結晶シリ
コンからなっており、そのことにより上記目的を達成で
きる。
【００１０】
【作用】本発明によれば、半導体層に微結晶シリコンを
使用している。この微結晶シリコンは、アモルファス状
態の中に結晶が混在する組織を有し、電界効果移動度が
大きい。また、微結晶シリコンは、可視光領域の吸収係
数が小さいので、この材料でＴＦＴを作製した場合に
は、光照射によるリーク電流を小さくできる。更に、多
結晶シリコンより薄膜を形成する際のプロセス温度を低
くできる。
使用している。この微結晶シリコンは、アモルファス状
態の中に結晶が混在する組織を有し、電界効果移動度が
大きい。また、微結晶シリコンは、可視光領域の吸収係
数が小さいので、この材料でＴＦＴを作製した場合に
は、光照射によるリーク電流を小さくできる。更に、多
結晶シリコンより薄膜を形成する際のプロセス温度を低
くできる。
【００１１】
【実施例】以下、本発明の実施例について説明する。
【００１２】（実施例１）図１に本発明の一実施例であ
るＴＦＴの断面図を示す。このＴＦＴは、ガラス基板１
１の上にゲート電極１２が、例えば短冊状に形成され、
このゲート電極１２を覆って基板１１の上にゲート絶縁
膜１３が形成され、更にゲート絶縁膜１３の上には、前
記ゲート電極１１の上方部分に半導体層１４が形成され
ている。
るＴＦＴの断面図を示す。このＴＦＴは、ガラス基板１
１の上にゲート電極１２が、例えば短冊状に形成され、
このゲート電極１２を覆って基板１１の上にゲート絶縁
膜１３が形成され、更にゲート絶縁膜１３の上には、前
記ゲート電極１１の上方部分に半導体層１４が形成され
ている。
【００１３】半導体層１４は３つの領域に区分けされて
おり、中央部の領域１４ａは活性領域に、両側の領域は
コンタクト層１６、１７になっている。上記活性領域１
４ａの上にはチャネル保護膜１５が形成されおり、この
チャネル保護膜１５の形成後に上記コンタクト層１６、
１７が形成される。
おり、中央部の領域１４ａは活性領域に、両側の領域は
コンタクト層１６、１７になっている。上記活性領域１
４ａの上にはチャネル保護膜１５が形成されおり、この
チャネル保護膜１５の形成後に上記コンタクト層１６、
１７が形成される。
【００１４】上記コンタクト層１６の上には、詳細には
前記チャネル保護膜１５の端部（図の左側）から基板１
１のコンタクト層１６近傍部分にわたり、ソース電極１
８が形成されている。また、コンタクト層１７の上に
は、詳細には前記チャネル保護膜１５の端部（図の右
側）から基板１１のコンタクト層１７近傍部分にわた
り、ドレイン電極１９が形成されている。
前記チャネル保護膜１５の端部（図の左側）から基板１
１のコンタクト層１６近傍部分にわたり、ソース電極１
８が形成されている。また、コンタクト層１７の上に
は、詳細には前記チャネル保護膜１５の端部（図の右
側）から基板１１のコンタクト層１７近傍部分にわた
り、ドレイン電極１９が形成されている。
【００１５】即ち、このＴＦＴは、基板１上に、ゲート
電極１２と半導体層１４とが間にゲート絶縁膜１３を挟
んだ状態で設けられ、かつ半導体層１４が３つの領域に
区分けされたタイプである。
電極１２と半導体層１４とが間にゲート絶縁膜１３を挟
んだ状態で設けられ、かつ半導体層１４が３つの領域に
区分けされたタイプである。
【００１６】図１に示すＴＦＴは以下のようにして作製
される。先ず、ガラス基板１１上に、例えばＴａ膜を２
０００オングストロームの厚みに形成し、ゲート電極１
２とする。
される。先ず、ガラス基板１１上に、例えばＴａ膜を２
０００オングストロームの厚みに形成し、ゲート電極１
２とする。
【００１７】次に、例えばＳｉＮｘ膜を３０００オング
ストロームの厚みに形成し、ゲート絶縁膜１３とする。
次に、微結晶シリコン膜を、例えば１０００オングスト
ロームの厚みに形成してパターニングし、半導体層１４
とする。この微結晶シリコン膜は、例えばＳｉＨ4とＨ2
の１：１０混合ガスを用いてプラズマＣＶＤ法により、
基板温度を３５０℃、ガス圧力を０．１Ｔｏｒｒ、ＲＦ
パワー密度を０．１Ｗ／cm2とした条件で形成される。
ストロームの厚みに形成し、ゲート絶縁膜１３とする。
次に、微結晶シリコン膜を、例えば１０００オングスト
ロームの厚みに形成してパターニングし、半導体層１４
とする。この微結晶シリコン膜は、例えばＳｉＨ4とＨ2
の１：１０混合ガスを用いてプラズマＣＶＤ法により、
基板温度を３５０℃、ガス圧力を０．１Ｔｏｒｒ、ＲＦ
パワー密度を０．１Ｗ／cm2とした条件で形成される。
【００１８】次に、例えばＳｉＮｘ膜を２０００オング
ストロームの厚みに形成し、チャネル保護膜１５とす
る。次に、このチャネル保護膜１５をマスクとして、半
導体層１４に不純物としてのリンイオンを注入し、コン
タクト層１６、１７を形成する。このとき、チャネル保
護膜１５の下の領域には、微結晶シリコンのままの活性
領域１４ａが残る。なお、コンタクト層１６、１７にお
ける不純物の含有量は、１０19／ｃｍ3以上、好ましく
は５×１０19〜５×１０20ｃｍ3の範囲とする。
ストロームの厚みに形成し、チャネル保護膜１５とす
る。次に、このチャネル保護膜１５をマスクとして、半
導体層１４に不純物としてのリンイオンを注入し、コン
タクト層１６、１７を形成する。このとき、チャネル保
護膜１５の下の領域には、微結晶シリコンのままの活性
領域１４ａが残る。なお、コンタクト層１６、１７にお
ける不純物の含有量は、１０19／ｃｍ3以上、好ましく
は５×１０19〜５×１０20ｃｍ3の範囲とする。
【００１９】その後、例えばＭｏ膜を２０００オングス
トロームの厚みに形成して、ソース電極１８及びドレイ
ン電極１９とする。
トロームの厚みに形成して、ソース電極１８及びドレイ
ン電極１９とする。
【００２０】このようにして作製された半導体装置は、
活性領域１４ａが電界効果移動度の大きい微結晶シリコ
ンからなるため、高速で動作するものとなる。また、微
結晶シリコンは可視光領域の吸収係数がアモルファスシ
リコンに比べて小さいので、光照射によるリーク電流を
小さくすることができる。更に、薄膜形成の際のプロセ
ス温度が３５０°Ｃ程度と低くできるので、この実施例
のように基板として安価なガラス基板を使用することが
でき、コストの低廉化を図れる。
活性領域１４ａが電界効果移動度の大きい微結晶シリコ
ンからなるため、高速で動作するものとなる。また、微
結晶シリコンは可視光領域の吸収係数がアモルファスシ
リコンに比べて小さいので、光照射によるリーク電流を
小さくすることができる。更に、薄膜形成の際のプロセ
ス温度が３５０°Ｃ程度と低くできるので、この実施例
のように基板として安価なガラス基板を使用することが
でき、コストの低廉化を図れる。
【００２１】（実施例２）図２に本発明の他の実施例で
あるＴＦＴの断面図を示す。このＴＦＴは、実施例１と
同様に、基板５１上に、ゲート電極５４と半導体層５２
とが間にゲート絶縁膜５３を挟んだ状態で設けられ、か
つ半導体層５２が３つの領域５２ａ、５５及び５６に区
分けされたタイプである。
あるＴＦＴの断面図を示す。このＴＦＴは、実施例１と
同様に、基板５１上に、ゲート電極５４と半導体層５２
とが間にゲート絶縁膜５３を挟んだ状態で設けられ、か
つ半導体層５２が３つの領域５２ａ、５５及び５６に区
分けされたタイプである。
【００２２】具体的には、次のような構成となってい
る。即ち、ガラス基板５１上に、３つの領域に区分けさ
れた半導体層５２が形成されている。この半導体層５２
の中央部の領域は活性領域５２ａとなっていて、両側の
領域はコンタクト層５５、５６となっている。
る。即ち、ガラス基板５１上に、３つの領域に区分けさ
れた半導体層５２が形成されている。この半導体層５２
の中央部の領域は活性領域５２ａとなっていて、両側の
領域はコンタクト層５５、５６となっている。
【００２３】この半導体層５２の上には、ゲート絶縁膜
５３と層間絶縁膜５７とがこの順に積層形成されてお
り、ゲート絶縁膜５３及び層間絶縁膜５７のコンタクト
層５５、５６の上の部分にはそれぞれコンタクトホール
が開設されている。また、ゲート絶縁膜５３と層間絶縁
膜５７との間には、前記活性領域５２ａの上方部分に、
ゲート電極５４が形成されている。なお、このゲート電
極５４の形成後に、半導体層５２の両側の領域のコンタ
クト層５５と５６が形成される。
５３と層間絶縁膜５７とがこの順に積層形成されてお
り、ゲート絶縁膜５３及び層間絶縁膜５７のコンタクト
層５５、５６の上の部分にはそれぞれコンタクトホール
が開設されている。また、ゲート絶縁膜５３と層間絶縁
膜５７との間には、前記活性領域５２ａの上方部分に、
ゲート電極５４が形成されている。なお、このゲート電
極５４の形成後に、半導体層５２の両側の領域のコンタ
クト層５５と５６が形成される。
【００２４】上記層間絶縁膜５７のコンタクト層５５の
上方部分には、前記コンタクトホールの一方に充填した
状態でソース電極５８が形成され、このソース電極５８
はコンタクト層５５と電気的に接続されている。また、
層間絶縁膜５７のコンタクト層５６の上方部分には、前
記コンタクトホールの他方に充填した状態でドレイン電
極５９が形成され、このドレイン電極５９はコンタクト
層５６と電気的に接続されている。
上方部分には、前記コンタクトホールの一方に充填した
状態でソース電極５８が形成され、このソース電極５８
はコンタクト層５５と電気的に接続されている。また、
層間絶縁膜５７のコンタクト層５６の上方部分には、前
記コンタクトホールの他方に充填した状態でドレイン電
極５９が形成され、このドレイン電極５９はコンタクト
層５６と電気的に接続されている。
【００２５】このようなＴＦＴは以下のようにして作成
される。先ず、ガラス基板５１上に微結晶シリコン膜
を、例えば１０００オングストロームの厚みに形成して
パターニングし、半導体層５２とする。この微結晶シリ
コン膜は、実施例１と同様にして形成される。例えばＳ
ｉＨ4とＨ2の１：１０混合ガスを用いてプラズマＣＶＤ
法により、基板温度を３５０℃、ガス圧力を０．１Ｔｏ
ｒｒ、ＲＦパワー密度を０．１Ｗ／cm2とした条件で形
成される。
される。先ず、ガラス基板５１上に微結晶シリコン膜
を、例えば１０００オングストロームの厚みに形成して
パターニングし、半導体層５２とする。この微結晶シリ
コン膜は、実施例１と同様にして形成される。例えばＳ
ｉＨ4とＨ2の１：１０混合ガスを用いてプラズマＣＶＤ
法により、基板温度を３５０℃、ガス圧力を０．１Ｔｏ
ｒｒ、ＲＦパワー密度を０．１Ｗ／cm2とした条件で形
成される。
【００２６】次に、例えばＳｉＯ2膜を２０００オング
ストロームの厚みに形成し、ゲート絶縁膜５３とする。
ストロームの厚みに形成し、ゲート絶縁膜５３とする。
【００２７】次に、例えばＷ（タングステン）膜を２０
００オングストロームの厚みに形成し、ゲート電極５４
とする。次に、このゲート電極５４をマスクとしてゲー
ト絶縁膜５３の上から半導体層５２に、不純物としての
ボロンイオンを注入して、コンタクト層５５、５６を形
成する。このとき、ゲート電極５４の下方部分に微結晶
シリコンからなる活性領域５２ａが残る。なお、コンタ
クト層５５、５６における不純物の含有量は、１０19／
ｃｍ3以上、好ましくは５×１０19〜５×１０20ｃｍ3の
範囲とする。
００オングストロームの厚みに形成し、ゲート電極５４
とする。次に、このゲート電極５４をマスクとしてゲー
ト絶縁膜５３の上から半導体層５２に、不純物としての
ボロンイオンを注入して、コンタクト層５５、５６を形
成する。このとき、ゲート電極５４の下方部分に微結晶
シリコンからなる活性領域５２ａが残る。なお、コンタ
クト層５５、５６における不純物の含有量は、１０19／
ｃｍ3以上、好ましくは５×１０19〜５×１０20ｃｍ3の
範囲とする。
【００２８】次いで、例えばＳｉＯ2膜を２０００オン
グストロームの厚みに形成し、層間絶縁膜５７となし、
この層間絶縁膜５７とゲート絶縁膜５３を貫通するコン
タクトホールを形成する。最後に、例えばＡｌ膜を２０
００オングストロームの厚みに形成して、ソース電極５
８及びドレイン電極５９とする。
グストロームの厚みに形成し、層間絶縁膜５７となし、
この層間絶縁膜５７とゲート絶縁膜５３を貫通するコン
タクトホールを形成する。最後に、例えばＡｌ膜を２０
００オングストロームの厚みに形成して、ソース電極５
８及びドレイン電極５９とする。
【００２９】したがって、このＴＦＴにおいても活性領
域５２ａが微結晶シリコンからなるので、実施例１と同
様の効果を有する。
域５２ａが微結晶シリコンからなるので、実施例１と同
様の効果を有する。
【００３０】（実施例３）図３に本発明の更に他の実施
例であるＴＦＴの断面図を示す。このＴＦＴは、上述し
た実施例１及び２とは異なるタイプのものであり、ガラ
ス基板２１上に、ゲート電極２２と半導体層２４とが間
にゲート絶縁膜２３を挟んだ状態で設けられ、更に該半
導体層２４のゲート絶縁膜２３とは反対側にコンタクト
層２６、２７が設けられた構成を含むタイプである。
例であるＴＦＴの断面図を示す。このＴＦＴは、上述し
た実施例１及び２とは異なるタイプのものであり、ガラ
ス基板２１上に、ゲート電極２２と半導体層２４とが間
にゲート絶縁膜２３を挟んだ状態で設けられ、更に該半
導体層２４のゲート絶縁膜２３とは反対側にコンタクト
層２６、２７が設けられた構成を含むタイプである。
【００３１】具体的には、次のように構成されている。
即ち、ガラス基板２１の上の或る範囲に、ゲート電極２
２が形成され、このゲート電極２２を覆って基板２１上
にゲート絶縁膜２３が形成されている。このゲート絶縁
膜２３の上には、ゲート電極２２の上方部分にゲート電
極２２よりも広い範囲にわたり半導体層２４が形成され
ている。更に、この半導体層２４の中央部の上には、チ
ャネル保護膜２５が形成され、両側の上にはチャネル保
護膜２５の端部上を含んでコンタクト層２６と２７が設
けられている。コンタクト層２６と２７とは、チャネル
保護膜２５の上の部分で分断されている。
即ち、ガラス基板２１の上の或る範囲に、ゲート電極２
２が形成され、このゲート電極２２を覆って基板２１上
にゲート絶縁膜２３が形成されている。このゲート絶縁
膜２３の上には、ゲート電極２２の上方部分にゲート電
極２２よりも広い範囲にわたり半導体層２４が形成され
ている。更に、この半導体層２４の中央部の上には、チ
ャネル保護膜２５が形成され、両側の上にはチャネル保
護膜２５の端部上を含んでコンタクト層２６と２７が設
けられている。コンタクト層２６と２７とは、チャネル
保護膜２５の上の部分で分断されている。
【００３２】コンタクト層２６の上には、ゲート絶縁膜
２３のコンタクト層２６近傍部分を含んだ範囲にわたり
ソース電極２８が形成されており、コンタクト層２７の
上には、ゲート絶縁膜２３のコンタクト層２７近傍部分
を含んだ範囲にわたりドレイン電極２９が形成された構
成となっている。
２３のコンタクト層２６近傍部分を含んだ範囲にわたり
ソース電極２８が形成されており、コンタクト層２７の
上には、ゲート絶縁膜２３のコンタクト層２７近傍部分
を含んだ範囲にわたりドレイン電極２９が形成された構
成となっている。
【００３３】このようなＴＦＴは以下のようにして作成
される。まず、ガラス基板２１上に例えばＣｒ膜を１０
００オングストロームの厚みに形成し、ゲート電極２２
とする。次に、例えばＳｉＯ2膜を２０００オングスト
ロームの厚みに形成し、ゲート絶縁膜２３とする。次
に、半導体膜２４となる微結晶シリコン膜を、例えば厚
み１０００オングストロームに、前実施例と同様にして
形成する。次に、例えばＳｉＮｘ膜を２０００オングス
トロームの厚みに作成し、チャネル保護膜２５とする。
される。まず、ガラス基板２１上に例えばＣｒ膜を１０
００オングストロームの厚みに形成し、ゲート電極２２
とする。次に、例えばＳｉＯ2膜を２０００オングスト
ロームの厚みに形成し、ゲート絶縁膜２３とする。次
に、半導体膜２４となる微結晶シリコン膜を、例えば厚
み１０００オングストロームに、前実施例と同様にして
形成する。次に、例えばＳｉＮｘ膜を２０００オングス
トロームの厚みに作成し、チャネル保護膜２５とする。
【００３４】次に、５００オングストロームのリンをド
ープした微結晶シリコン膜を形成し、コンタクト層２
６、２７とする。即ち、コンタクト層２６、２７は半導
体層２４と材質が異なっている。リンをドープした微結
晶シリコン膜は、例えばＳｉＨ4、Ｈ2及びＰＨ3を１：
３０：０．０１で混合したガスを用いてプラズマＣＶＤ
法により、基板温度を２５０℃、ガス圧力を０．１Ｔｏ
ｒｒ、ＲＦパワー密度を０．１Ｗ／cm2とした条件で作
製される。なお、コンタクト層２６、２７における不純
物の含有量は、１０19／ｃｍ3以上、好ましくは５×１
０20ｃｍ3程度とする。
ープした微結晶シリコン膜を形成し、コンタクト層２
６、２７とする。即ち、コンタクト層２６、２７は半導
体層２４と材質が異なっている。リンをドープした微結
晶シリコン膜は、例えばＳｉＨ4、Ｈ2及びＰＨ3を１：
３０：０．０１で混合したガスを用いてプラズマＣＶＤ
法により、基板温度を２５０℃、ガス圧力を０．１Ｔｏ
ｒｒ、ＲＦパワー密度を０．１Ｗ／cm2とした条件で作
製される。なお、コンタクト層２６、２７における不純
物の含有量は、１０19／ｃｍ3以上、好ましくは５×１
０20ｃｍ3程度とする。
【００３５】最後に、例えばＭｏ膜を２０００オングス
トロームの厚みに形成して、ソース電極２８及びドレイ
ン電極２９とする。
トロームの厚みに形成して、ソース電極２８及びドレイ
ン電極２９とする。
【００３６】従って、このＴＦＴにおいても半導体層２
４が微結晶シリコンからなるので、前実施例と同様な効
果を有する。
４が微結晶シリコンからなるので、前実施例と同様な効
果を有する。
【００３７】（実施例４）図４に本発明の更に他の実施
例であるＴＦＴの断面図を示す。このＴＦＴも実施例３
と同様のタイプであり、実施例３において備わったチャ
ネル保護膜２５を省略した構成となっている。
例であるＴＦＴの断面図を示す。このＴＦＴも実施例３
と同様のタイプであり、実施例３において備わったチャ
ネル保護膜２５を省略した構成となっている。
【００３８】このようなＴＦＴは以下のようにして作成
される。先ず、ガラス基板３１上に例えばＣｒ膜を１０
００オングストロームの厚みに形成し、ゲート電極３２
とする。次に、例えばＳｉＯ2膜を２０００オングスト
ロームの厚みに形成し、ゲート絶縁膜３３とする。次
に、微結晶シリコン膜を、例えば１０００オングストロ
ームの厚みに形成してパターニングし、半導体層３４と
する。次に、例えばリンをドープしたａ−Ｓｉ膜を５０
０オングストロームの厚みに形成し、コンタクト層３
６、３７とする。即ち、コンタクト層３６、３７は半導
体層３４と材質が異なっている。最後に、例えばＴｉ膜
を２０００オングストロームの厚みに形成して、ソース
電極３８及びドレイン電極３９とする。
される。先ず、ガラス基板３１上に例えばＣｒ膜を１０
００オングストロームの厚みに形成し、ゲート電極３２
とする。次に、例えばＳｉＯ2膜を２０００オングスト
ロームの厚みに形成し、ゲート絶縁膜３３とする。次
に、微結晶シリコン膜を、例えば１０００オングストロ
ームの厚みに形成してパターニングし、半導体層３４と
する。次に、例えばリンをドープしたａ−Ｓｉ膜を５０
０オングストロームの厚みに形成し、コンタクト層３
６、３７とする。即ち、コンタクト層３６、３７は半導
体層３４と材質が異なっている。最後に、例えばＴｉ膜
を２０００オングストロームの厚みに形成して、ソース
電極３８及びドレイン電極３９とする。
【００３９】したがって、このＴＦＴにおいても半導体
層３４が微結晶シリコンからなるので前実施例と同様の
効果を有する。
層３４が微結晶シリコンからなるので前実施例と同様の
効果を有する。
【００４０】（実施例５）図５に本発明の更に他の実施
例であるＴＦＴの断面図を示す。このＴＦＴは、ガラス
基板４１上に、ゲート電極４２と半導体層４４とが間に
ゲート絶縁膜４３を挟んだ状態で設けられ、更に半導体
層４４のゲート絶縁膜４３とは反対側にソース電極４８
とドレイン電極４９が設けられたタイプである。
例であるＴＦＴの断面図を示す。このＴＦＴは、ガラス
基板４１上に、ゲート電極４２と半導体層４４とが間に
ゲート絶縁膜４３を挟んだ状態で設けられ、更に半導体
層４４のゲート絶縁膜４３とは反対側にソース電極４８
とドレイン電極４９が設けられたタイプである。
【００４１】具体的には、ガラス基板４１上の所定範囲
に、ゲート電極４２が形成され、このゲート電極４２を
覆って基板４１上にゲート絶縁膜４３が形成されてい
る。ゲート絶縁膜４３の上には、前記ゲート電極４２の
上方部分にゲート電極４２よりも広い範囲にわたり半導
体層４４が形成され、更に半導体層４４の中央部分の上
にチャネル保護膜４５が形成されている。半導体層４４
の端部（図の左側）の上には、チャネル保護膜４５の端
部（図の左側）の上と、ゲート絶縁膜４３における半導
体層４４の前記端部近傍部分の上とを含んでソース電極
４８が形成されている。また、半導体層４４の端部（図
の右側）の上には、チャネル保護膜４５の端部（図の右
側）の上と、ゲート絶縁膜４３における半導体層４４の
前記端部近傍部分の上とを含んでドレイン電極４９が形
成されている。
に、ゲート電極４２が形成され、このゲート電極４２を
覆って基板４１上にゲート絶縁膜４３が形成されてい
る。ゲート絶縁膜４３の上には、前記ゲート電極４２の
上方部分にゲート電極４２よりも広い範囲にわたり半導
体層４４が形成され、更に半導体層４４の中央部分の上
にチャネル保護膜４５が形成されている。半導体層４４
の端部（図の左側）の上には、チャネル保護膜４５の端
部（図の左側）の上と、ゲート絶縁膜４３における半導
体層４４の前記端部近傍部分の上とを含んでソース電極
４８が形成されている。また、半導体層４４の端部（図
の右側）の上には、チャネル保護膜４５の端部（図の右
側）の上と、ゲート絶縁膜４３における半導体層４４の
前記端部近傍部分の上とを含んでドレイン電極４９が形
成されている。
【００４２】このようなＴＦＴは以下のようにして作成
される。先ず、ガラス基板４１上に例えばＴａ膜を２０
００オングストロームの厚みに形成し、ゲート電極４２
とする。次に、例えばＳｉＯ2膜を２０００オングスト
ロームの厚みに形成し、ゲート絶縁膜４３とする。次
に、微結晶シリコン膜を、例えば１０００オングストロ
ームの厚みに形成してパターニングし、半導体膜４４と
する。次に、例えばＳｉＮｘ膜を２０００オングストロ
ームの厚みに形成し、チャネル保護膜４５とする。最後
に、例えばＡｌ膜を２０００オングストロームの厚みに
作成して、ソース電極４８及びドレイン電極４９とす
る。
される。先ず、ガラス基板４１上に例えばＴａ膜を２０
００オングストロームの厚みに形成し、ゲート電極４２
とする。次に、例えばＳｉＯ2膜を２０００オングスト
ロームの厚みに形成し、ゲート絶縁膜４３とする。次
に、微結晶シリコン膜を、例えば１０００オングストロ
ームの厚みに形成してパターニングし、半導体膜４４と
する。次に、例えばＳｉＮｘ膜を２０００オングストロ
ームの厚みに形成し、チャネル保護膜４５とする。最後
に、例えばＡｌ膜を２０００オングストロームの厚みに
作成して、ソース電極４８及びドレイン電極４９とす
る。
【００４３】従って、このＴＦＴにおいても半導体層４
４が微結晶シリコンからなるので、上述した他の実施例
と同様な効果を有する。
４が微結晶シリコンからなるので、上述した他の実施例
と同様な効果を有する。
【００４４】
【発明の効果】本発明によれば、半導体層が電界効果移
動度の大きい微結晶シリコンにて形成されているので、
高速でスイッチ動作を行わせることができる。更に、微
結晶シリコンは、可視光領域の吸収係数が非晶質シリコ
ンに比べ小さいので、この材料を使用する場合には光照
射によるリーク電流を小さくすることができ、また多結
晶シリコンに比べてプロセス温度を低くできるので、基
板として安価なガラス基板を使用することが可能とな
り、コストを低廉化できる。
動度の大きい微結晶シリコンにて形成されているので、
高速でスイッチ動作を行わせることができる。更に、微
結晶シリコンは、可視光領域の吸収係数が非晶質シリコ
ンに比べ小さいので、この材料を使用する場合には光照
射によるリーク電流を小さくすることができ、また多結
晶シリコンに比べてプロセス温度を低くできるので、基
板として安価なガラス基板を使用することが可能とな
り、コストを低廉化できる。
【図１】本実施例のＴＦＴを示す断面図。
【図２】本発明の他の実施例であるＴＦＴを示す断面
図。
図。
【図３】本発明の更に他の実施例であるＴＦＴを示す断
面図。
面図。
【図４】本発明の更に他の実施例であるＴＦＴを示す断
面図。
面図。
【図５】本発明の更に他の実施例であるＴＦＴを示す断
面図。
面図。
【図６】従来のＴＦＴを示す断面図。
１１、２１、３１、４１、５１ ガラス基板 １２、２２、３２、４２、５４ ゲート電極 １３、２３、３３、４３、５３ ゲート絶縁膜 １４、２４、３４、４４、５２ 半導体層 １４ａ、５２ａ 活性領域 １５、２５、４５ チャネル保護膜 １６、１７、２６、２７、３６、３７、５５、５６ コ
ンタクト層 １８、２８、３８、４８、５８ ソース電極 １９、２９、３９、４９、５９ ドレイン電極 ５７ 層間絶縁膜
ンタクト層 １８、２８、３８、４８、５８ ソース電極 １９、２９、３９、４９、５９ ドレイン電極 ５７ 層間絶縁膜
Claims (3)
- 【請求項１】基板上に、ゲート電極と半導体層とが間に
絶縁膜を挟んだ状態で設けられた半導体装置において、 該半導体層が微結晶シリコンからなり、その一部の領域
が導電率を変更する不純物を含んでいるドープ領域とな
った半導体装置。 - 【請求項２】基板上に、ゲート電極と半導体層とが間に
絶縁膜を挟んだ状態で設けられ、更に該半導体層の絶縁
膜とは反対側にコンタクト層が設けられた半導体装置に
おいて、 該半導体層が微結晶シリコンからなり、該コンタクト層
が微結晶シリコン以外の半導体材料からなる半導体装
置。 - 【請求項３】基板上に、ゲート電極と半導体層とが間に
絶縁膜を挟んだ状態で設けられ、更に該半導体層の絶縁
膜とは反対側に電極が設けられた半導体装置において、 該半導体層が微結晶シリコンからなる半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28673991A JPH05129608A (ja) | 1991-10-31 | 1991-10-31 | 半導体装置 |
| EP19920309018 EP0535979A3 (en) | 1991-10-02 | 1992-10-02 | A thin film transistor and a method for producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28673991A JPH05129608A (ja) | 1991-10-31 | 1991-10-31 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129608A true JPH05129608A (ja) | 1993-05-25 |
Family
ID=17708402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28673991A Pending JPH05129608A (ja) | 1991-10-02 | 1991-10-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129608A (ja) |
Cited By (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5610737A (en) * | 1994-03-07 | 1997-03-11 | Kabushiki Kaisha Toshiba | Thin film transistor with source and drain regions having two semiconductor layers, one being fine crystalline silicon |
| US7786485B2 (en) | 2008-02-29 | 2010-08-31 | Semicondutor Energy Laboratory Co., Ltd. | Thin-film transistor and display device |
| US7812348B2 (en) | 2008-02-29 | 2010-10-12 | Semiconductor Energy Laboratory Co., Ltd. | Thin-film transistor and display device |
| US7821012B2 (en) | 2008-03-18 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| KR20110023888A (ko) | 2008-06-27 | 2011-03-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터, 반도체장치 및 전자기기 |
| US7968880B2 (en) | 2008-03-01 | 2011-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device |
| JP2011199300A (ja) * | 2003-07-14 | 2011-10-06 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| JP2011205077A (ja) * | 2010-03-02 | 2011-10-13 | Semiconductor Energy Lab Co Ltd | 微結晶半導体膜の作製方法、及び半導体装置の作製方法 |
| US8039842B2 (en) | 2008-05-22 | 2011-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device including thin film transistor |
| US8049215B2 (en) | 2008-04-25 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| KR20110126745A (ko) | 2009-03-09 | 2011-11-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터 |
| JP2011258937A (ja) * | 2010-05-14 | 2011-12-22 | Semiconductor Energy Lab Co Ltd | 微結晶シリコン膜及びその作製方法、並びに半導体装置 |
| US8338240B2 (en) | 2010-10-01 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing transistor |
| US8383434B2 (en) | 2010-02-22 | 2013-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof |
| US8394685B2 (en) | 2010-12-06 | 2013-03-12 | Semiconductor Energy Laboratory Co., Ltd. | Etching method and manufacturing method of thin film transistor |
| US8410486B2 (en) | 2010-05-14 | 2013-04-02 | Semiconductor Energy Labortory Co., Ltd. | Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device |
| US8426295B2 (en) | 2010-10-20 | 2013-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of microcrystalline silicon film and manufacturing method of semiconductor device |
| US8450158B2 (en) | 2010-11-04 | 2013-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device |
| US8486773B2 (en) | 2010-07-02 | 2013-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8518762B2 (en) | 2010-07-02 | 2013-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8519394B2 (en) | 2010-03-15 | 2013-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8525170B2 (en) | 2008-04-18 | 2013-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof |
| US8546810B2 (en) | 2009-05-28 | 2013-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, display device, and electronic appliance |
| US8569120B2 (en) | 2008-11-17 | 2013-10-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor |
| US8598586B2 (en) | 2009-12-21 | 2013-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof |
| US8624321B2 (en) | 2008-03-18 | 2014-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor including a microcrystalline semiconductor layer and amorphous semiconductor layer and display device including the same |
| US8637866B2 (en) | 2008-06-27 | 2014-01-28 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| US8735897B2 (en) | 2010-03-15 | 2014-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8778745B2 (en) | 2010-06-29 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8859404B2 (en) | 2010-08-25 | 2014-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device |
| US8916425B2 (en) | 2010-07-26 | 2014-12-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device |
| US9048327B2 (en) | 2011-01-25 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Microcrystalline semiconductor film, method for manufacturing the same, and method for manufacturing semiconductor device |
| US9230826B2 (en) | 2010-08-26 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Etching method using mixed gas and method for manufacturing semiconductor device |
| US9257561B2 (en) | 2010-08-26 | 2016-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9401396B2 (en) | 2011-04-19 | 2016-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device and plasma oxidation treatment method |
| US9525023B2 (en) | 2011-05-24 | 2016-12-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5975669A (ja) * | 1982-10-25 | 1984-04-28 | Seiko Epson Corp | 薄膜半導体装置とその製造方法 |
| JPS59141271A (ja) * | 1983-01-31 | 1984-08-13 | Sharp Corp | 薄膜トランジスタ |
| JPS59175760A (ja) * | 1983-03-25 | 1984-10-04 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0217647A (ja) * | 1988-07-06 | 1990-01-22 | Toppan Printing Co Ltd | 薄膜トランジスタおよびその製造方法 |
| JPH0488643A (ja) * | 1990-07-31 | 1992-03-23 | Sanyo Electric Co Ltd | 多結晶シリコン半導体装置の製造方法 |
| JPH04297018A (ja) * | 1991-03-26 | 1992-10-21 | Nippondenso Co Ltd | 半導体膜の製造方法 |
| JPH0595002A (ja) * | 1991-10-02 | 1993-04-16 | Sharp Corp | 薄膜トランジスタ |
-
1991
- 1991-10-31 JP JP28673991A patent/JPH05129608A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5975669A (ja) * | 1982-10-25 | 1984-04-28 | Seiko Epson Corp | 薄膜半導体装置とその製造方法 |
| JPS59141271A (ja) * | 1983-01-31 | 1984-08-13 | Sharp Corp | 薄膜トランジスタ |
| JPS59175760A (ja) * | 1983-03-25 | 1984-10-04 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0217647A (ja) * | 1988-07-06 | 1990-01-22 | Toppan Printing Co Ltd | 薄膜トランジスタおよびその製造方法 |
| JPH0488643A (ja) * | 1990-07-31 | 1992-03-23 | Sanyo Electric Co Ltd | 多結晶シリコン半導体装置の製造方法 |
| JPH04297018A (ja) * | 1991-03-26 | 1992-10-21 | Nippondenso Co Ltd | 半導体膜の製造方法 |
| JPH0595002A (ja) * | 1991-10-02 | 1993-04-16 | Sharp Corp | 薄膜トランジスタ |
Cited By (46)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5610737A (en) * | 1994-03-07 | 1997-03-11 | Kabushiki Kaisha Toshiba | Thin film transistor with source and drain regions having two semiconductor layers, one being fine crystalline silicon |
| US8373166B2 (en) | 2003-07-14 | 2013-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| JP2011199300A (ja) * | 2003-07-14 | 2011-10-06 | Semiconductor Energy Lab Co Ltd | 発光装置 |
| US8735896B2 (en) | 2003-07-14 | 2014-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| US8319219B2 (en) | 2003-07-14 | 2012-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| US7786485B2 (en) | 2008-02-29 | 2010-08-31 | Semicondutor Energy Laboratory Co., Ltd. | Thin-film transistor and display device |
| US7812348B2 (en) | 2008-02-29 | 2010-10-12 | Semiconductor Energy Laboratory Co., Ltd. | Thin-film transistor and display device |
| US8618544B2 (en) | 2008-03-01 | 2013-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device |
| US7968880B2 (en) | 2008-03-01 | 2011-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device |
| US8624321B2 (en) | 2008-03-18 | 2014-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor including a microcrystalline semiconductor layer and amorphous semiconductor layer and display device including the same |
| US7821012B2 (en) | 2008-03-18 | 2010-10-26 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| US8207538B2 (en) | 2008-03-18 | 2012-06-26 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| US8525170B2 (en) | 2008-04-18 | 2013-09-03 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof |
| US8049215B2 (en) | 2008-04-25 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| US8039842B2 (en) | 2008-05-22 | 2011-10-18 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and display device including thin film transistor |
| KR20110023888A (ko) | 2008-06-27 | 2011-03-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터, 반도체장치 및 전자기기 |
| US8637866B2 (en) | 2008-06-27 | 2014-01-28 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| US8569120B2 (en) | 2008-11-17 | 2013-10-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing thin film transistor |
| KR20110126745A (ko) | 2009-03-09 | 2011-11-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막 트랜지스터 |
| US8304775B2 (en) | 2009-03-09 | 2012-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor |
| US8604481B2 (en) | 2009-03-09 | 2013-12-10 | Semiconductor Energy Co., Ltd. | Thin film transistor |
| US8546810B2 (en) | 2009-05-28 | 2013-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor, display device, and electronic appliance |
| US8598586B2 (en) | 2009-12-21 | 2013-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof |
| US8383434B2 (en) | 2010-02-22 | 2013-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor and manufacturing method thereof |
| JP2011205077A (ja) * | 2010-03-02 | 2011-10-13 | Semiconductor Energy Lab Co Ltd | 微結晶半導体膜の作製方法、及び半導体装置の作製方法 |
| US8343858B2 (en) | 2010-03-02 | 2013-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device |
| US8735897B2 (en) | 2010-03-15 | 2014-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US8519394B2 (en) | 2010-03-15 | 2013-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2011258937A (ja) * | 2010-05-14 | 2011-12-22 | Semiconductor Energy Lab Co Ltd | 微結晶シリコン膜及びその作製方法、並びに半導体装置 |
| US8410486B2 (en) | 2010-05-14 | 2013-04-02 | Semiconductor Energy Labortory Co., Ltd. | Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device |
| US8884297B2 (en) | 2010-05-14 | 2014-11-11 | Semiconductor Energy Laboratory Co., Ltd. | Microcrystalline silicon film, manufacturing method thereof, semiconductor device, and manufacturing method thereof |
| US8778745B2 (en) | 2010-06-29 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US9153537B2 (en) | 2010-07-02 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8518762B2 (en) | 2010-07-02 | 2013-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8486773B2 (en) | 2010-07-02 | 2013-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8916425B2 (en) | 2010-07-26 | 2014-12-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device |
| US8859404B2 (en) | 2010-08-25 | 2014-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device |
| US9230826B2 (en) | 2010-08-26 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Etching method using mixed gas and method for manufacturing semiconductor device |
| US9257561B2 (en) | 2010-08-26 | 2016-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8338240B2 (en) | 2010-10-01 | 2012-12-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing transistor |
| US8426295B2 (en) | 2010-10-20 | 2013-04-23 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of microcrystalline silicon film and manufacturing method of semiconductor device |
| US8450158B2 (en) | 2010-11-04 | 2013-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device |
| US8394685B2 (en) | 2010-12-06 | 2013-03-12 | Semiconductor Energy Laboratory Co., Ltd. | Etching method and manufacturing method of thin film transistor |
| US9048327B2 (en) | 2011-01-25 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Microcrystalline semiconductor film, method for manufacturing the same, and method for manufacturing semiconductor device |
| US9401396B2 (en) | 2011-04-19 | 2016-07-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device and plasma oxidation treatment method |
| US9525023B2 (en) | 2011-05-24 | 2016-12-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05129608A (ja) | 半導体装置 | |
| EP0535979A2 (en) | A thin film transistor and a method for producing the same | |
| JP3762002B2 (ja) | 薄膜トランジスタ、及び液晶表示装置 | |
| US6414345B1 (en) | Semiconductor device including active matrix circuit | |
| KR100466582B1 (ko) | 평면표시장치 및 그 제조방법 | |
| JPH0990405A (ja) | 薄膜トランジスタ | |
| KR100343307B1 (ko) | 박막 트랜지스터의 제조방법 | |
| JP2798537B2 (ja) | アクティブマトリクス基板の製造方法 | |
| US5652158A (en) | Method for making thin film transistors for a liquid crystal display | |
| JP2000077665A (ja) | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法 | |
| JP2690067B2 (ja) | アクティブマトリクス基板 | |
| JP3105408B2 (ja) | 液晶表示素子 | |
| JPH0675247A (ja) | 液晶ディスプレイ駆動用ｔｆｔ基板 | |
| JPH06169086A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JP3603968B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH08330599A (ja) | 薄膜トランジスタ、その製造方法及び表示装置 | |
| KR100489167B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| JP2653572B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JP3788021B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0595002A (ja) | 薄膜トランジスタ | |
| JP3079566B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JPH09153621A (ja) | 薄膜トランジスタおよびその製造方法と、それを用いた液晶表示装置 | |
| JPH04233512A (ja) | アクティブマトリクス基板の製造方法 | |
| JPH11150277A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3252997B2 (ja) | 薄膜トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980122 |