JPH0217647A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法Info
- Publication number
- JPH0217647A JPH0217647A JP16816288A JP16816288A JPH0217647A JP H0217647 A JPH0217647 A JP H0217647A JP 16816288 A JP16816288 A JP 16816288A JP 16816288 A JP16816288 A JP 16816288A JP H0217647 A JPH0217647 A JP H0217647A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon
- film transistor
- gas
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 79
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 42
- 239000010408 film Substances 0.000 claims abstract description 38
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 28
- 230000001681 protective effect Effects 0.000 claims abstract description 13
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052990 silicon hydride Inorganic materials 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 23
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 22
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 16
- -1 silicon hydride compound Chemical class 0.000 claims description 10
- 229910000077 silane Inorganic materials 0.000 claims description 8
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 5
- 239000003085 diluting agent Substances 0.000 claims description 4
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 27
- 239000011521 glass Substances 0.000 abstract description 11
- 239000002994 raw material Substances 0.000 abstract description 8
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 abstract description 3
- 238000010790 dilution Methods 0.000 abstract 2
- 239000012895 dilution Substances 0.000 abstract 2
- 239000007789 gas Substances 0.000 description 18
- 239000001257 hydrogen Substances 0.000 description 16
- 229910052739 hydrogen Inorganic materials 0.000 description 16
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 14
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 150000004756 silanes Chemical class 0.000 description 7
- 230000005669 field effect Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 101150108455 Sil1 gene Proteins 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- PUUOOWSPWTVMDS-UHFFFAOYSA-N difluorosilane Chemical compound F[SiH2]F PUUOOWSPWTVMDS-UHFFFAOYSA-N 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- IEPMHPLKKUKRSX-UHFFFAOYSA-J silicon(4+);tetrafluoride Chemical compound [F-].[F-].[F-].[F-].[Si+4] IEPMHPLKKUKRSX-UHFFFAOYSA-J 0.000 description 1
- 229910052716 thallium Inorganic materials 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、例えば液晶表示装置のスイッチング素子、フ
ォトセンサー素子等に用いられる薄膜トランジスタおよ
びその製造方法に係わり、特に半導体層を多結晶シリコ
ンあるいは微結晶シリコンを用いた薄膜トランジスタお
よびその製造方法に関するものである。
ォトセンサー素子等に用いられる薄膜トランジスタおよ
びその製造方法に係わり、特に半導体層を多結晶シリコ
ンあるいは微結晶シリコンを用いた薄膜トランジスタお
よびその製造方法に関するものである。
〈発明の技術的背景とその課題〉
多結晶シリコンあるいは微結晶シリコンを半導体層とす
るＩＩＩ）ランジスタ（以下ＴＰＴ と記す）は、液晶
デイスプレィのスイッチング素子及び液晶デイスプレィ
の駆動回路に応用が期待され、さかんに研究されており
、スイッチング素子としての実用化はなされている。
るＩＩＩ）ランジスタ（以下ＴＰＴ と記す）は、液晶
デイスプレィのスイッチング素子及び液晶デイスプレィ
の駆動回路に応用が期待され、さかんに研究されており
、スイッチング素子としての実用化はなされている。
現在ＴＦＴを構成する半導体材料としては、非晶質シリ
コンや、微結晶シリコン、多結晶シリコン等が用いられ
ている。非晶質シリコンは、プラズマＣＶＤ法を用いて
ガラス基板上に大面積に低温作製が可能な為、現在液晶
表示装置のスイッチング素子（ＴＰＴ）に広く用いられ
ている。しかし非晶質シリコン（ＴＰＴ）の易動度は、
１．０（ｃｄ／Ｖ−５）程度と小さく、今後予想される
、ガラス基板上にスイッチング素子、デイスプレィ駆動
用素子として併用には、十分ではない、これに対して微
結晶シリコン、多結晶シリコンＴＰＴは、非結晶シリコ
ンＴＰＴに比較して、易動度が１桁〜２桁程度高く、熱
的にも安定で信顛性が高いなどの特徴を持ら、スイッチ
ング素子、デイスプレィ駆動用素子を同一ガラス基板上
に作製が可能となると、液晶表示装置の軽量化が促進さ
れる。
コンや、微結晶シリコン、多結晶シリコン等が用いられ
ている。非晶質シリコンは、プラズマＣＶＤ法を用いて
ガラス基板上に大面積に低温作製が可能な為、現在液晶
表示装置のスイッチング素子（ＴＰＴ）に広く用いられ
ている。しかし非晶質シリコン（ＴＰＴ）の易動度は、
１．０（ｃｄ／Ｖ−５）程度と小さく、今後予想される
、ガラス基板上にスイッチング素子、デイスプレィ駆動
用素子として併用には、十分ではない、これに対して微
結晶シリコン、多結晶シリコンＴＰＴは、非結晶シリコ
ンＴＰＴに比較して、易動度が１桁〜２桁程度高く、熱
的にも安定で信顛性が高いなどの特徴を持ら、スイッチ
ング素子、デイスプレィ駆動用素子を同一ガラス基板上
に作製が可能となると、液晶表示装置の軽量化が促進さ
れる。
このように微結晶シリコン、多結晶シリコンＴＰＴは利
点が多いが、それに反して、作製条件が大きな問題とな
る。従来、微結晶シリコン、多結晶シリコンを作製する
には、ＬＰ−ＣＶＤ法（減圧ＣＶＤ法）Ｐ−ＣＶＤ法（
プラズマＣＶＤ法）やマイクロ液ブラズ？ ＣＶＤ法な
どが用いられ、ＬＰ−ＣＶＤ法、ｐ−ｃｖｏ法では作製
温度が４００〜６００ と高く、ガラス基板等が利用
できに＜＜、プロセスも限定される。又マイクロ波を用
いた高エネルギーのプラズマは半導体にダメージを与え
やすい。
点が多いが、それに反して、作製条件が大きな問題とな
る。従来、微結晶シリコン、多結晶シリコンを作製する
には、ＬＰ−ＣＶＤ法（減圧ＣＶＤ法）Ｐ−ＣＶＤ法（
プラズマＣＶＤ法）やマイクロ液ブラズ？ ＣＶＤ法な
どが用いられ、ＬＰ−ＣＶＤ法、ｐ−ｃｖｏ法では作製
温度が４００〜６００ と高く、ガラス基板等が利用
できに＜＜、プロセスも限定される。又マイクロ波を用
いた高エネルギーのプラズマは半導体にダメージを与え
やすい。
く課題を解決するための手段〉
本発明は、多結晶シリコン薄膜あるいは、微結晶シリコ
ン薄膜を、半導体層として用いる薄膜トランジスタであ
って、半導体層の多結晶シリコン薄膜あるいは、微結晶
シリコン薄膜が水素化けい素化合物のガス、フッ化ケイ
素化合物のガス及び希釈ガスを原料ガスとして用いるプ
ラズマＣＶＤ法により形成されることを特徴とする薄膜
トランジスタおよびその製造方法であり、原料ガスにフ
ッ化ケイ素化合物のガスを使用することにより、作製す
る薄膜中の過剰な水素あるいは結合力の弱い水素をフッ
素等で脱離させ、又同様に結合力の弱い適性な結合を持
たないケイ素をエツチング脱離させ、低温で多結晶ある
いは微結晶シリコン等、配向性の強い、結晶薄膜を作製
可能とすることを特徴とする薄膜トランジスタの製造方
法である。
ン薄膜を、半導体層として用いる薄膜トランジスタであ
って、半導体層の多結晶シリコン薄膜あるいは、微結晶
シリコン薄膜が水素化けい素化合物のガス、フッ化ケイ
素化合物のガス及び希釈ガスを原料ガスとして用いるプ
ラズマＣＶＤ法により形成されることを特徴とする薄膜
トランジスタおよびその製造方法であり、原料ガスにフ
ッ化ケイ素化合物のガスを使用することにより、作製す
る薄膜中の過剰な水素あるいは結合力の弱い水素をフッ
素等で脱離させ、又同様に結合力の弱い適性な結合を持
たないケイ素をエツチング脱離させ、低温で多結晶ある
いは微結晶シリコン等、配向性の強い、結晶薄膜を作製
可能とすることを特徴とする薄膜トランジスタの製造方
法である。
〈発明の詳述・作用〉
原料ガスにフッ化ケイ素化合物例えばＳｉｎ、や５ｉＨ
ｉＦｚ等のガスを使用することにより、作製する半導体
薄膜中の過剰な水素あるいは結合力の弱い水素をフッ素
等で脱離させ、又同様に結合力の弱い適性な結合を持た
ないケイ素をエツチング脱離させ、低温で多結晶あるい
は微結晶シリコン等、配向性の強い結晶薄膜が作製可能
となる。この場合、ｐ−ｃｖｏ装置における作製条件は
、基板温度が２００°Ｃ〜３５０°Ｃ程度と従来の多結
晶シリコンあるいは微結晶シリコンに比較して、２００
’Ｃ程度低（十分にガラス基板を利用可能であり、又ｐ
−ｃｖｏ装置反応室内の圧力は０．１〜１０Ｔｏｒｒ程
度である。原料ガスである水素化ケイ素化合物は、５ｉ
１１ａ、５ｉｚｌｌｂ、５ｉｓＨ８等が考えられるが現
在市販されているガスで高純度の物は、ＳｉＨ４，Ｓｉ
＊Ｈｈであり、この２種のガスが使用可能であるがこの
限りではない、又同様にフッ化ケイ素化合物は、５ｉＰ
ａ、５ｉＨｔＦ□５ｉＨＦｉｌＳｉｎｓＦ、Ｓｉ＊Ｆａ
等が考えられるが、市販の高純度品はＳｉＦ ａ 、
Ｓ Ｉ Ｉｔ ｔ Ｆ ｔであり使用可能であるがこの
限りではない。
ｉＦｚ等のガスを使用することにより、作製する半導体
薄膜中の過剰な水素あるいは結合力の弱い水素をフッ素
等で脱離させ、又同様に結合力の弱い適性な結合を持た
ないケイ素をエツチング脱離させ、低温で多結晶あるい
は微結晶シリコン等、配向性の強い結晶薄膜が作製可能
となる。この場合、ｐ−ｃｖｏ装置における作製条件は
、基板温度が２００°Ｃ〜３５０°Ｃ程度と従来の多結
晶シリコンあるいは微結晶シリコンに比較して、２００
’Ｃ程度低（十分にガラス基板を利用可能であり、又ｐ
−ｃｖｏ装置反応室内の圧力は０．１〜１０Ｔｏｒｒ程
度である。原料ガスである水素化ケイ素化合物は、５ｉ
１１ａ、５ｉｚｌｌｂ、５ｉｓＨ８等が考えられるが現
在市販されているガスで高純度の物は、ＳｉＨ４，Ｓｉ
＊Ｈｈであり、この２種のガスが使用可能であるがこの
限りではない、又同様にフッ化ケイ素化合物は、５ｉＰ
ａ、５ｉＨｔＦ□５ｉＨＦｉｌＳｉｎｓＦ、Ｓｉ＊Ｆａ
等が考えられるが、市販の高純度品はＳｉＦ ａ 、
Ｓ Ｉ Ｉｔ ｔ Ｆ ｔであり使用可能であるがこの
限りではない。
希釈ガスには、Ｈｚ ＋ Ａ ｒ ＋ Ｈｅ 、等が考
えられるが、多結晶シリコンあるいは微結晶シリコンの
最適な含有水素量を制御するには、■、が適しており、
又含有水素量を減少させるにはＡｒが適している。
えられるが、多結晶シリコンあるいは微結晶シリコンの
最適な含有水素量を制御するには、■、が適しており、
又含有水素量を減少させるにはＡｒが適している。
又、多結晶シリコン、微結晶シリコンを半導体層とする
ＴＰＴでは、保護膜である非晶質窒化シリコン膜を被覆
の後、２００°Ｃ以上〜３００°Ｃ以下で１時間以上３
時間以下で加熱するとこにより（ＯＸを膜外に飛散させ
ずに）半導体層の多結晶シリコン膜微結晶シリコンのシ
リコン原子の未結合手（グングリングボンド）を膜中の
Ｈによりターミネイトし、同様に絶縁膜と半導体界面の
不純物準位をＨにより補償し、ＴＰＴの特性を向上でき
る。
ＴＰＴでは、保護膜である非晶質窒化シリコン膜を被覆
の後、２００°Ｃ以上〜３００°Ｃ以下で１時間以上３
時間以下で加熱するとこにより（ＯＸを膜外に飛散させ
ずに）半導体層の多結晶シリコン膜微結晶シリコンのシ
リコン原子の未結合手（グングリングボンド）を膜中の
Ｈによりターミネイトし、同様に絶縁膜と半導体界面の
不純物準位をＨにより補償し、ＴＰＴの特性を向上でき
る。
作製した半導体シリコン結晶薄膜は非晶質シリコン薄膜
に比較して、ＴＰＴ作製時の電界効果易動度が１桁以上
大きく良好なＴＰＴ特性を示す、また、ＴＦＴの各層の
結晶性も太きく ＴＰＴ特性に影響し、例えば逆スタガ
ード型のＴＰＴの絶縁層に、多結晶あるいは微結晶絶縁
膜を使用すると、上部に作製する多結晶あるいは微結晶
シリコン薄膜の結晶性特に作製初期の絶縁膜と半導体の
界面の結晶性を良好にする。この界面の改善により、Ｔ
ＰＴ特性が良好となる。同様に、ソース・ドレイン電極
と、半導体層とのオートミックコンタクトを得るための
ｎ゛半導体層と半導体層との界面が太きく ＴＰＴ特性
に影響するので、ｎ゛半導体層を多結晶あるいは微結晶
ｎ゛シリコン薄膜して、良好なオーミックコンタクトを
得ることができる。そしてＴＰＴの特性に大きくするの
が絶縁膜と半導体との応力の適合性で、多結晶あるいは
微結晶シリコン薄膜との応力と適合するには、アモルフ
ァス窒化シリコン薄膜を用い膜中のシリコンと窒素の比
率を変化させることにより可能と・なり、種々の多結晶
あるいは微結晶シリコンに適合する絶縁膜を得ることが
でき、良好なＴＦＴ特性を得ることができる。
に比較して、ＴＰＴ作製時の電界効果易動度が１桁以上
大きく良好なＴＰＴ特性を示す、また、ＴＦＴの各層の
結晶性も太きく ＴＰＴ特性に影響し、例えば逆スタガ
ード型のＴＰＴの絶縁層に、多結晶あるいは微結晶絶縁
膜を使用すると、上部に作製する多結晶あるいは微結晶
シリコン薄膜の結晶性特に作製初期の絶縁膜と半導体の
界面の結晶性を良好にする。この界面の改善により、Ｔ
ＰＴ特性が良好となる。同様に、ソース・ドレイン電極
と、半導体層とのオートミックコンタクトを得るための
ｎ゛半導体層と半導体層との界面が太きく ＴＰＴ特性
に影響するので、ｎ゛半導体層を多結晶あるいは微結晶
ｎ゛シリコン薄膜して、良好なオーミックコンタクトを
得ることができる。そしてＴＰＴの特性に大きくするの
が絶縁膜と半導体との応力の適合性で、多結晶あるいは
微結晶シリコン薄膜との応力と適合するには、アモルフ
ァス窒化シリコン薄膜を用い膜中のシリコンと窒素の比
率を変化させることにより可能と・なり、種々の多結晶
あるいは微結晶シリコンに適合する絶縁膜を得ることが
でき、良好なＴＦＴ特性を得ることができる。
〈発明の実施例〉
本発明の薄膜トランジスタの製造方法の実施例を第１図
を用いて詳細に述べる。
を用いて詳細に述べる。
〈実施例１〉
ガラス基板等の透明基板１に、Ｃｒ、Ｔｌ、Ｔａ等の金
属によりゲート電極２を形成し、その後ｐ−ｃｖｏ法を
用いてゲート絶縁膜３である非晶質窒化シリコン膜を形
成し、連続して、同様にｐ−ｃｖｏ法を用い、原料ガス
として、シラン（ＳｉＨｎ）フッ化シラン（ＳｉＦ４）
、水素（Ｈりを減圧下で５ｉＨａ／５ｉＦａ／Ｈｚ・ｌ
／１０１５０の比率で導入し、排気装置（ロータリーポ
ンプ、メカニカルブースクーポンプ等）を用いて、Ｐ−
ＣＶＤ装置反応室内を１ 、０Ｔｏｒｒ とし、高周波
電力を印加してグロー放電を発生させ、基板温度を３０
０°Ｃとして、ゲート絶縁膜３上に多結晶シリコン薄膜
である半導体層４を形成した。そして再度連続してｐ−
ｃｖｏ法を用いてｎ０半導体層５であるｎ０非結晶シリ
コン薄膜を形成した。その後保護電極６であるＣｒ、
およびソース・ドレイン電極７であるＡＩおよび半導体
層４．００半導体層をパターニングして逆スタガード構
造の１１膜トランジスタを形成した。最後にｐ−ｃｖｏ
法を用いて保護膜８である非結晶貿窒化シリコン膜を形
成後パターニングした。
属によりゲート電極２を形成し、その後ｐ−ｃｖｏ法を
用いてゲート絶縁膜３である非晶質窒化シリコン膜を形
成し、連続して、同様にｐ−ｃｖｏ法を用い、原料ガス
として、シラン（ＳｉＨｎ）フッ化シラン（ＳｉＦ４）
、水素（Ｈりを減圧下で５ｉＨａ／５ｉＦａ／Ｈｚ・ｌ
／１０１５０の比率で導入し、排気装置（ロータリーポ
ンプ、メカニカルブースクーポンプ等）を用いて、Ｐ−
ＣＶＤ装置反応室内を１ 、０Ｔｏｒｒ とし、高周波
電力を印加してグロー放電を発生させ、基板温度を３０
０°Ｃとして、ゲート絶縁膜３上に多結晶シリコン薄膜
である半導体層４を形成した。そして再度連続してｐ−
ｃｖｏ法を用いてｎ０半導体層５であるｎ０非結晶シリ
コン薄膜を形成した。その後保護電極６であるＣｒ、
およびソース・ドレイン電極７であるＡＩおよび半導体
層４．００半導体層をパターニングして逆スタガード構
造の１１膜トランジスタを形成した。最後にｐ−ｃｖｏ
法を用いて保護膜８である非結晶貿窒化シリコン膜を形
成後パターニングした。
このような薄膜トランジスタは、素子特性を測定したと
ころ電界効果易動度が３０（ｃＪハ・Ｓ）と非常に高い
良好な特性を示した。又このように作製したシリコン薄
膜は、Ｘ線回折装置で、結晶性を確認したところ（１１
１） 、（２２０） 、（３１１）面の鋭いピークが見
られ、良好な多結晶膜が作製できていることがわかった
。
ころ電界効果易動度が３０（ｃＪハ・Ｓ）と非常に高い
良好な特性を示した。又このように作製したシリコン薄
膜は、Ｘ線回折装置で、結晶性を確認したところ（１１
１） 、（２２０） 、（３１１）面の鋭いピークが見
られ、良好な多結晶膜が作製できていることがわかった
。
〈実施例２〉
〈実施例１〉と同様に、ガラス基板（コーニング７０５
９）の透明基板１上にゲート電極２を形成し、その後ｐ
−ｃｖＤ法を用いて、原料ガスとしてシラン（Ｓｉｌ１
ｇ）、弗化シラン（ＳｉＦａ）、アンモニア（ＮＨ３）
水素を減圧化で５ｉＨａ／５ｉＦａ／Ｎ１１コ／Ｌ・ｌ
／１０／６１５０の比率で導入し、排気装置を用いて、
ｐ−ｃν０装置の反応室内を１．０Ｔｏｒｒ とし、高
周波電力を印加してグロー放電を発生させ、基板温度を
３００℃とし、多結晶窒化シリコン薄膜であるゲート絶
縁膜３を形成し、連続して同様にＰ−ＣＶＤ法を用い、
シラン、弗化シラン、水素を１／１０１５０の比率で導
入し、排気装置を用いて、ｐ−ｃｖｏ反応室内を１．０
Ｔｏｒｒとして、基板温度２５０ ’Ｃで、ゲート絶縁
膜３上に微結晶シリコン薄膜である半導体層４を形成し
た。そして再度連続してＰ−ＣＶＤ法を用いてｎ十半導
体層５であるｎ＋非晶質シリコン薄膜を形成した。その
後、保護電極６であるＣｒ、およびソース・ドレイン電
極７であるＡ１、および半導体層４、ｎ十半導体層をパ
ターニングして逆スタガード構造の薄膜トランジスタを
形成した。最後にｐ−ｃｖｏ法を用いて保護膜８である
非晶質窒化シリコン膜を形成後パターニングした。その
後水素気流下で２５０°Ｃで２時間アニーリングして、
薄膜トランジスタを作製した。このような薄膜トランジ
スタは素子特性を測定したところ、しきい値電圧が３〜
４（ν）電界効果易動度が２５（ｃ＋ｆｌ／Ｖ−５）程
度と良好な特性を示した。
９）の透明基板１上にゲート電極２を形成し、その後ｐ
−ｃｖＤ法を用いて、原料ガスとしてシラン（Ｓｉｌ１
ｇ）、弗化シラン（ＳｉＦａ）、アンモニア（ＮＨ３）
水素を減圧化で５ｉＨａ／５ｉＦａ／Ｎ１１コ／Ｌ・ｌ
／１０／６１５０の比率で導入し、排気装置を用いて、
ｐ−ｃν０装置の反応室内を１．０Ｔｏｒｒ とし、高
周波電力を印加してグロー放電を発生させ、基板温度を
３００℃とし、多結晶窒化シリコン薄膜であるゲート絶
縁膜３を形成し、連続して同様にＰ−ＣＶＤ法を用い、
シラン、弗化シラン、水素を１／１０１５０の比率で導
入し、排気装置を用いて、ｐ−ｃｖｏ反応室内を１．０
Ｔｏｒｒとして、基板温度２５０ ’Ｃで、ゲート絶縁
膜３上に微結晶シリコン薄膜である半導体層４を形成し
た。そして再度連続してＰ−ＣＶＤ法を用いてｎ十半導
体層５であるｎ＋非晶質シリコン薄膜を形成した。その
後、保護電極６であるＣｒ、およびソース・ドレイン電
極７であるＡ１、および半導体層４、ｎ十半導体層をパ
ターニングして逆スタガード構造の薄膜トランジスタを
形成した。最後にｐ−ｃｖｏ法を用いて保護膜８である
非晶質窒化シリコン膜を形成後パターニングした。その
後水素気流下で２５０°Ｃで２時間アニーリングして、
薄膜トランジスタを作製した。このような薄膜トランジ
スタは素子特性を測定したところ、しきい値電圧が３〜
４（ν）電界効果易動度が２５（ｃ＋ｆｌ／Ｖ−５）程
度と良好な特性を示した。
〈実施例３〉
〈実施例１〉と同様に、ガラス基板（ＮＡ２０）の透明
基板ｌ上にゲート電極２であるＴａと形成し、その後、
ｐ−ｃｖｏ法を用いてゲート絶縁ｖ３である非晶質窒化
シリコン膜を形成し、連続して同様にＰＣＶＤ法を用い
、シラン、弗化シラン、水素を１／１０１５０の比率で
導入し、排気装置を用いて、ｐ−ｃｖ。
基板ｌ上にゲート電極２であるＴａと形成し、その後、
ｐ−ｃｖｏ法を用いてゲート絶縁ｖ３である非晶質窒化
シリコン膜を形成し、連続して同様にＰＣＶＤ法を用い
、シラン、弗化シラン、水素を１／１０１５０の比率で
導入し、排気装置を用いて、ｐ−ｃｖ。
装置の反応室内を１．０Ｔｏｒｒ とし、高周波電力を
印加してグロー放電を発生させ、基板温度２５０°Ｃで
ゲート絶縁膜３上に微結晶シリコン薄膜である半導体層
４を形成した。そして、再度連続して、ＰＣＶＩｌ法を
用いて、シラン、弗化シラン、フォスフイン、水素を１
／１０／３ ｘ １０−’１５０の比率で導入し、排気
装置を用いて、反応室内を１．０Ｔｏｒｒとし、高周波
電力を印加してグロー放電を発生させ、基板温度２５０
°Ｃで、ｎ゛半導体層５であるｎ′微結晶シリコン薄膜
を形成した。その後保護電極６であるＴａ、およびソー
ス・ドレイン電極７であるＡ１、および半導体層４、ｎ
°半導体層５をパターニングして逆スタガード構造のｒ
１膜トランジスタを形成した。最後にＰ−ＣＶＤ法を用
いて保護１１！２Ｂである非晶質窒化シリコン膜を形成
後パターニングした。
印加してグロー放電を発生させ、基板温度２５０°Ｃで
ゲート絶縁膜３上に微結晶シリコン薄膜である半導体層
４を形成した。そして、再度連続して、ＰＣＶＩｌ法を
用いて、シラン、弗化シラン、フォスフイン、水素を１
／１０／３ ｘ １０−’１５０の比率で導入し、排気
装置を用いて、反応室内を１．０Ｔｏｒｒとし、高周波
電力を印加してグロー放電を発生させ、基板温度２５０
°Ｃで、ｎ゛半導体層５であるｎ′微結晶シリコン薄膜
を形成した。その後保護電極６であるＴａ、およびソー
ス・ドレイン電極７であるＡ１、および半導体層４、ｎ
°半導体層５をパターニングして逆スタガード構造のｒ
１膜トランジスタを形成した。最後にＰ−ＣＶＤ法を用
いて保護１１！２Ｂである非晶質窒化シリコン膜を形成
後パターニングした。
このような薄膜トランジスタは、素子特性を測定したと
ころ、しきい値電圧５〜６（Ｖ）、電界効果易動度が、
２５（ｄ／Ｖ−３）程度と良好な特性を示した。
ころ、しきい値電圧５〜６（Ｖ）、電界効果易動度が、
２５（ｄ／Ｖ−３）程度と良好な特性を示した。
〈実施例４〉
実施例１と同様にガラス基板（コーニング７０５９）で
ある透明基板ｌ上にＴａによりゲート電極２を形成し、
Ｐ−ＣＶＤ装置を用いて原料ガスとしてシラン（Ｓｉｎ
ｇ）、フッ化シラン（ＳｉＦｎ）、アンモニア（ＮＨ３
）水素（ＵＳ）を減圧下でＳｉＨｍ／ＳｉＦ４／ＮＨ３
／Ｈｔ・１／１０／６１５０の比率で導入し、排気装置
を用いて、ｐ−ｃｖｏ装置の反応室内を１．０Ｔｏｒｒ
とし、高周波電力を印加してグロー放電を発生させ、
基板温度を３００℃とし、多結晶窒化シリコン薄膜であ
るゲート絶縁膜３を形成し、連続して同様にｐ−ｃｖ口
装置を用いて、原料ガスとしてシラン（ＳＩＩ＋４）％
ジフロロシラン（ＳｉＨ寞Ｐｘ）、アルゴン（Ａｒ）を
減圧下で５ＩＨａ／ＳｉＨｉＦｇ／Ａｒ・１／８１５０
の比率で導入し、排気装置を用い、ｐ−ｃｖＤ装置反応
室内を１．ＱＴｏｒｒ とし・、高周波電力を印加して
、グロー放電を発生させ、基板温度を２５０℃としてゲ
ート絶縁膜３上に、多結晶シリュン薄膜である半導体層
４を形成した。そして、同様に連続してＰ−ＣＶＤ装置
を用いて、ｎ＋半導体層５であるｎ０非晶質シリコン薄
膜を形成した。その後保護電極であるＣｒ、およびソー
ス・ドレイン電極７であるＡＩ、および半導体層４、ｎ
゛半導体層５をパターニングして、逆スタガード構造の
薄膜トランジスタを形成した。最後にｐ−ｃｖｏ装置を
用いて、保護箔８である非晶質窒化シリコン膜を形成パ
ターニングした。その後、水素気流下で２８０”Ｃで２
時間加熱終了後、該薄膜トランジスタの素子特性を測定
した。しきい値３〜４（Ｖ）、電界効果易動度３０（ｃ
ｄ／Ｖ−３）程度と良好なトランジスタ特性を示した。
ある透明基板ｌ上にＴａによりゲート電極２を形成し、
Ｐ−ＣＶＤ装置を用いて原料ガスとしてシラン（Ｓｉｎ
ｇ）、フッ化シラン（ＳｉＦｎ）、アンモニア（ＮＨ３
）水素（ＵＳ）を減圧下でＳｉＨｍ／ＳｉＦ４／ＮＨ３
／Ｈｔ・１／１０／６１５０の比率で導入し、排気装置
を用いて、ｐ−ｃｖｏ装置の反応室内を１．０Ｔｏｒｒ
とし、高周波電力を印加してグロー放電を発生させ、
基板温度を３００℃とし、多結晶窒化シリコン薄膜であ
るゲート絶縁膜３を形成し、連続して同様にｐ−ｃｖ口
装置を用いて、原料ガスとしてシラン（ＳＩＩ＋４）％
ジフロロシラン（ＳｉＨ寞Ｐｘ）、アルゴン（Ａｒ）を
減圧下で５ＩＨａ／ＳｉＨｉＦｇ／Ａｒ・１／８１５０
の比率で導入し、排気装置を用い、ｐ−ｃｖＤ装置反応
室内を１．ＱＴｏｒｒ とし・、高周波電力を印加して
、グロー放電を発生させ、基板温度を２５０℃としてゲ
ート絶縁膜３上に、多結晶シリュン薄膜である半導体層
４を形成した。そして、同様に連続してＰ−ＣＶＤ装置
を用いて、ｎ＋半導体層５であるｎ０非晶質シリコン薄
膜を形成した。その後保護電極であるＣｒ、およびソー
ス・ドレイン電極７であるＡＩ、および半導体層４、ｎ
゛半導体層５をパターニングして、逆スタガード構造の
薄膜トランジスタを形成した。最後にｐ−ｃｖｏ装置を
用いて、保護箔８である非晶質窒化シリコン膜を形成パ
ターニングした。その後、水素気流下で２８０”Ｃで２
時間加熱終了後、該薄膜トランジスタの素子特性を測定
した。しきい値３〜４（Ｖ）、電界効果易動度３０（ｃ
ｄ／Ｖ−３）程度と良好なトランジスタ特性を示した。
〈実施例５〉
〈実施例１〉と同様に、ガラス基板（ＮＡ２０）透明基
板１上にゲート電極２であるＣｒを形成し、ｐ−ｃｖＤ
ｖｔ置を用いてゲート絶縁膜３である非晶質窒化シリコ
ン膜を形成して、連続して同様にｐ−ｃｖｏ装置を用い
、原料ガスとして、ジシラン（ＳｉｚＨａ） フッ
化シラン（ｓｔｐｎ）、水素（Ｈ２） を減圧下でＳｉ
ｇｍｂ／Ｓ ｉ Ｆ 、 ／ ＩＩ□・１／１５／６０
の比率で導入し、排気装置を用いてｐ−ｃｖｏ装置反応
室内を２．０Ｔｏｒｒとし、高周波電力を印加してグロ
ー放電を発生させ、基板温度を２５０℃として、ゲート
絶縁膜３上に、微結晶シリコン薄膜である半導体層４を
形成した。そして再度連続してｐ−ｃｖｏ法を用いて、
ｎ°半導体層５であるｎ゛非晶質シリコン薄１１ＧＩを
形成した。その後保護電極６であるＣｒ、およびソース
・ドレイン電極７であるＡＩ、および半導体層４．００
半導体層５をパターニングして、逆スタガード構造の薄
膜トランジスタを形成した。最後に、保護膜８である非
晶質窒化シリコン膜をｐ−ｃｖｏ装置で形成し、パター
ニングした。その後、水素気流下で２５０℃で２時間加
熱終了後接薄膜トランジスタの素子特性を測定した。し
きい値３〜４（■）電界効果易動度（２５ｃ＋Ｊ／Ｖ−
５）程度と良好なトランジスタ特性を示した。
板１上にゲート電極２であるＣｒを形成し、ｐ−ｃｖＤ
ｖｔ置を用いてゲート絶縁膜３である非晶質窒化シリコ
ン膜を形成して、連続して同様にｐ−ｃｖｏ装置を用い
、原料ガスとして、ジシラン（ＳｉｚＨａ） フッ
化シラン（ｓｔｐｎ）、水素（Ｈ２） を減圧下でＳｉ
ｇｍｂ／Ｓ ｉ Ｆ 、 ／ ＩＩ□・１／１５／６０
の比率で導入し、排気装置を用いてｐ−ｃｖｏ装置反応
室内を２．０Ｔｏｒｒとし、高周波電力を印加してグロ
ー放電を発生させ、基板温度を２５０℃として、ゲート
絶縁膜３上に、微結晶シリコン薄膜である半導体層４を
形成した。そして再度連続してｐ−ｃｖｏ法を用いて、
ｎ°半導体層５であるｎ゛非晶質シリコン薄１１ＧＩを
形成した。その後保護電極６であるＣｒ、およびソース
・ドレイン電極７であるＡＩ、および半導体層４．００
半導体層５をパターニングして、逆スタガード構造の薄
膜トランジスタを形成した。最後に、保護膜８である非
晶質窒化シリコン膜をｐ−ｃｖｏ装置で形成し、パター
ニングした。その後、水素気流下で２５０℃で２時間加
熱終了後接薄膜トランジスタの素子特性を測定した。し
きい値３〜４（■）電界効果易動度（２５ｃ＋Ｊ／Ｖ−
５）程度と良好なトランジスタ特性を示した。
〈発明の効果〉
以上のように、多結晶シリコン薄膜あるいは、微結晶シ
リコン薄膜を水素化ケイ素ガス、フッ化ケイ素化合物、
及び希釈ガスを原料ガスとして用い、ｐ−ｃｖｏ装置に
より作製することにより、作製温度が２００〜３００’
Ｃと低温化し、又、多結晶シリコン薄膜あるいは、微結
晶シリコン薄膜を用いた薄膜トランジスタの易動度が非
結晶シリコンを用いた、薄膜トランジスタに比較して１
桁以上向上した。又作製温度の低温化により、非晶質薄
膜との併用が可能となった。
リコン薄膜を水素化ケイ素ガス、フッ化ケイ素化合物、
及び希釈ガスを原料ガスとして用い、ｐ−ｃｖｏ装置に
より作製することにより、作製温度が２００〜３００’
Ｃと低温化し、又、多結晶シリコン薄膜あるいは、微結
晶シリコン薄膜を用いた薄膜トランジスタの易動度が非
結晶シリコンを用いた、薄膜トランジスタに比較して１
桁以上向上した。又作製温度の低温化により、非晶質薄
膜との併用が可能となった。
第１図は本発明の薄膜トランジスタの一実施例を示す断
面図である。 １、透明基板 ２、ゲート電極 ３、ゲート絶縁膜 ４、半導体層 ５、ｎ゛半導体層 β、保護電捲 特 許 出 願 人 凸版印刷株式会社 代表者 鈴木和夫
面図である。 １、透明基板 ２、ゲート電極 ３、ゲート絶縁膜 ４、半導体層 ５、ｎ゛半導体層 β、保護電捲 特 許 出 願 人 凸版印刷株式会社 代表者 鈴木和夫
Claims (9)
- （１）多結晶シリコン薄膜あるいは微結晶シリコン薄膜
を半導体層として用いる薄膜トランジスタであって、該
半導体層の多結晶シリコン薄膜あるいは微結晶シリコン
薄膜が、水素化ケイ素化合物のガス、フッ化ケイ素化合
物のガス及び希釈ガスを原料ガスとして用いるプラズマ
ＣＶＤ法により形成されたことを特徴とする薄膜トラン
ジスタ。 - （２）該薄膜トランジスタにおいて、絶縁層が多結晶窒
化シリコン薄膜あるいは微結晶窒化シリコン薄膜である
請求項（１）に記載の薄膜トランジスタ。 - （３）該薄膜トランジスタにおいて、ｎ＾＋半導体層が
ｎ＾＋多結晶シリコン薄膜あるいは、ｎ＾＋微結晶シリ
コン薄膜である請求項（１）または（２）に記載の薄膜
トランジスタ。 - （４）該薄膜トランジスタにおいて、絶縁層がアモルフ
ァス窒化シリコン薄膜である請求項（１）または（３）
に記載の薄膜トランジスタ。 - （５）多結晶シリコン薄膜あるいは、微結晶シリコン薄
膜を半導体層として用いる薄膜トランジスタの作製にお
いて、該半導体層の多結晶シリコン薄膜あるいは微結晶
シリコン薄膜を水素化ケイ素化合物のガス、フッ化ケイ
素化合物及び希釈ガスを原料ガスとして用い、プラズマ
ＣＶＤ法により作製することを特徴とする薄膜トランジ
スタの製造方法。 - （６）該水素化ケイ素化合物のガスが、シラン（ＳｉＨ
＿４）、ジシラン（Ｓｉ＿２Ｈ＿６）である請求項（５
）に記載の薄膜トランジスタの製造方法。 - （７）該フッ化ケイ素化合物が、ＳｉＦ＿４、ＳｉＦ＿
２Ｈ＿２である請求項（５）または（６）に記載の薄膜
トランジスタの製造方法。 - （８）該希釈ガスがＨ＿２たはＡｒである請求項（５）
、（６）または（７）に記載の薄膜トランジスタの製造
方法。 - （９）該薄膜トランジスタを作製後、保護膜である非晶
質窒化シリコンを被覆し、１時間以上、３時間以下で加
熱することを特徴とする請求項（５）、（６）、（７）
または（８）に記載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16816288A JPH0217647A (ja) | 1988-07-06 | 1988-07-06 | 薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16816288A JPH0217647A (ja) | 1988-07-06 | 1988-07-06 | 薄膜トランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0217647A true JPH0217647A (ja) | 1990-01-22 |
Family
ID=15862957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16816288A Pending JPH0217647A (ja) | 1988-07-06 | 1988-07-06 | 薄膜トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0217647A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05129608A (ja) * | 1991-10-31 | 1993-05-25 | Sharp Corp | 半導体装置 |
| JPH06283430A (ja) * | 1993-01-28 | 1994-10-07 | Applied Materials Inc | 単一チャンバー内で多層ｃｖｄを行なう方法 |
| JP2009177138A (ja) * | 2007-12-03 | 2009-08-06 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ、及び薄膜トランジスタを有する表示装置 |
| JP2010245438A (ja) * | 2009-04-09 | 2010-10-28 | Mitsubishi Electric Corp | 薄膜トランジスタ、表示装置、及びそれらの製造方法 |
| JP2012104655A (ja) * | 2010-11-10 | 2012-05-31 | Mitsubishi Electric Corp | 薄膜トランジスタおよびその製造方法 |
-
1988
- 1988-07-06 JP JP16816288A patent/JPH0217647A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05129608A (ja) * | 1991-10-31 | 1993-05-25 | Sharp Corp | 半導体装置 |
| JPH06283430A (ja) * | 1993-01-28 | 1994-10-07 | Applied Materials Inc | 単一チャンバー内で多層ｃｖｄを行なう方法 |
| JP2009177138A (ja) * | 2007-12-03 | 2009-08-06 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ、及び薄膜トランジスタを有する表示装置 |
| US8558236B2 (en) | 2007-12-03 | 2013-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP2010245438A (ja) * | 2009-04-09 | 2010-10-28 | Mitsubishi Electric Corp | 薄膜トランジスタ、表示装置、及びそれらの製造方法 |
| JP2012104655A (ja) * | 2010-11-10 | 2012-05-31 | Mitsubishi Electric Corp | 薄膜トランジスタおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5753541A (en) | Method of fabricating polycrystalline silicon-germanium thin film transistor | |
| JPH07140454A (ja) | シリコンデバイス用ガラスパネルの製造方法 | |
| JP3999138B2 (ja) | 半導体装置の製造方法、表示装置の製造方法、および電子機器の製造方法 | |
| US6326226B1 (en) | Method of crystallizing an amorphous film | |
| KR950009904A (ko) | 입자 크기가 큰 다결정 규소 박막의 제조 방법 | |
| JPH0217647A (ja) | 薄膜トランジスタおよびその製造方法 | |
| Pangal et al. | Integration of amorphous and polycrystalline silicon thin-film transistors through selective crystallization of amorphous silicon | |
| JP3125931B2 (ja) | 半導体作製方法 | |
| JP2001230419A (ja) | 液晶表示装置の製造方法及び製造装置及び液晶表示装置 | |
| JPH04137725A (ja) | ガラス基板多結晶シリコン薄膜 | |
| JPH08250421A (ja) | 半導体基板の製造方法および半導体基板 | |
| JPH11354441A (ja) | 半導体装置の製造方法 | |
| JPH0661489A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04318973A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH05343685A (ja) | シリコン薄膜トランジスタの製造方法 | |
| JPH06120499A (ja) | 薄膜トランジスタ、液晶表示装置および薄膜トランジスタの製造方法 | |
| JPH10177968A (ja) | 薄膜素子、薄膜素子の形成方法、薄膜トランジスタの製造方法及び液晶表示装置の製造方法 | |
| JPH01227475A (ja) | アモルファスシリコン薄膜トランジスタ | |
| JPH0479378A (ja) | 薄膜トランジスタ | |
| JP3348259B2 (ja) | 薄膜形成方法 | |
| KR100571005B1 (ko) | 반도체 장치의 제조 방법 | |
| JP2009111302A (ja) | 半導体装置およびその製造方法 | |
| JP3254698B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH04318921A (ja) | 薄膜トランジスタの製造方法 | |
| JPH08250423A (ja) | 多結晶シリコンの製造方法 |