JP2001230419A - 液晶表示装置の製造方法及び製造装置及び液晶表示装置 - Google Patents
液晶表示装置の製造方法及び製造装置及び液晶表示装置Info
- Publication number
- JP2001230419A JP2001230419A JP2000041379A JP2000041379A JP2001230419A JP 2001230419 A JP2001230419 A JP 2001230419A JP 2000041379 A JP2000041379 A JP 2000041379A JP 2000041379 A JP2000041379 A JP 2000041379A JP 2001230419 A JP2001230419 A JP 2001230419A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- gas
- manufacturing
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】アクティブマトリクス型液晶表示装置の信頼性
を上げ、製品寿命を延ばす。 【解決手段】画素もしくは周辺回路駆動用の薄膜トラン
ジスタのゲート絶縁膜製造方法を、絶縁膜の成膜とそれ
に続く酸化性ガスによる絶縁膜の表面処理を交互に繰り
返す方法にする。 【効果】画素もしくは周辺回路駆動用薄膜トランジスタ
のゲート絶縁膜の純度が向上しかつ緻密化するので、薄
膜トランジスタの信頼性が向上し、よって液晶表示装置
の信頼性が向上し製品寿命が延びる。
を上げ、製品寿命を延ばす。 【解決手段】画素もしくは周辺回路駆動用の薄膜トラン
ジスタのゲート絶縁膜製造方法を、絶縁膜の成膜とそれ
に続く酸化性ガスによる絶縁膜の表面処理を交互に繰り
返す方法にする。 【効果】画素もしくは周辺回路駆動用薄膜トランジスタ
のゲート絶縁膜の純度が向上しかつ緻密化するので、薄
膜トランジスタの信頼性が向上し、よって液晶表示装置
の信頼性が向上し製品寿命が延びる。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス型液晶表示装置の製造方法、絶縁膜の製造装置及び
アクティブマトリクス型液晶表示装置に関するものであ
る。
クス型液晶表示装置の製造方法、絶縁膜の製造装置及び
アクティブマトリクス型液晶表示装置に関するものであ
る。
【０００２】
【従来の技術】従来、ガラス基板を使用するアクティブ
マトリクス型液晶表示装置の画素もしくは周辺回路の駆
動素子に用いられる多結晶シリコン薄膜トランジスタの
ゲート絶縁膜に酸化珪素膜を用いる場合、その製造方法
は以下の通りであった。（1）ASIA DISPLAY 95 DIGEST
p941に記載されているようにTEOS (tetraethoxysilane)
と酸素を原料ガスとしたプラズマCVD (chemical vapor
deposition)法。（2）SID 97 DIGEST p469に記載されて
いるようにモノシランと酸素を原料とした常圧CVD (APC
VD)法。その他、減圧CVD (LPCVD)法等が用いられ、これ
らの製造法では通常、TEOSやモノシラン等の珪素を含む
分子からなるガスと酸素や亜酸化窒素等の酸化性ガスを
原料ガスとしてゲート絶縁膜となる酸化珪素膜を作製し
ている。また、酸化珪素膜の製法ではないが、非晶質シ
リコンを緻密化させる製法としてApplied Physics Lett
ers Vol. 59, No.9 1991 p1096に記載されているように
水素プラズマ中にモノシランガスを間欠的に導入する製
法が報告されている。
マトリクス型液晶表示装置の画素もしくは周辺回路の駆
動素子に用いられる多結晶シリコン薄膜トランジスタの
ゲート絶縁膜に酸化珪素膜を用いる場合、その製造方法
は以下の通りであった。（1）ASIA DISPLAY 95 DIGEST
p941に記載されているようにTEOS (tetraethoxysilane)
と酸素を原料ガスとしたプラズマCVD (chemical vapor
deposition)法。（2）SID 97 DIGEST p469に記載されて
いるようにモノシランと酸素を原料とした常圧CVD (APC
VD)法。その他、減圧CVD (LPCVD)法等が用いられ、これ
らの製造法では通常、TEOSやモノシラン等の珪素を含む
分子からなるガスと酸素や亜酸化窒素等の酸化性ガスを
原料ガスとしてゲート絶縁膜となる酸化珪素膜を作製し
ている。また、酸化珪素膜の製法ではないが、非晶質シ
リコンを緻密化させる製法としてApplied Physics Lett
ers Vol. 59, No.9 1991 p1096に記載されているように
水素プラズマ中にモノシランガスを間欠的に導入する製
法が報告されている。
【０００３】
【発明が解決しようとする課題】モノシランやTEOSと酸
素や亜酸化窒素を原料ガスとするプラズマCVD法や常圧C
VD法等を用い、従来の方法で酸化珪素膜を成膜すると、
膜中に水酸基OHや水素，炭素，窒素等の不純物が混入す
る。この酸化珪素膜を多結晶シリコン薄膜トランジスタ
のゲート絶縁膜に使用すると、ゲート電圧やドレイン電
圧を印加時にホットキャリアが、ゲート絶縁膜の特に水
酸基OHや水素に作用することでゲート絶縁膜と能動層と
の界面に界面準位が生じ、薄膜トランジスタの特性を低
下させる。また、窒素原子や炭素原子が酸化珪素中に混
入し、全ての結合手が周囲の酸素原子や珪素原子と共有
結合をしない場合、やはり残った未結合手が界面準位と
なり、薄膜トランジスタの特性を低下させる。さらにこ
れら不純物が酸化珪素膜中に多く存在すると、膜の緻密
性が弱くなり、ゲート絶縁膜としての特性は低下する。
そして、それらの薄膜トランジスタを画素もしくは周辺
回路駆動素子として用いたアクティブマトリクス型液晶
表示装置は信頼性および製品寿命が低下する。また、モ
ノシランを水素プラズマ中に間欠導入する製法では、酸
化珪素膜はできず、半導体しか成膜できない。さらに、
原料ガスをモノシランからTEOSに変えても、TEOSに対し
ては水素プラズマに酸化作用が無いので、高品質な酸化
珪素膜は作製できない。
素や亜酸化窒素を原料ガスとするプラズマCVD法や常圧C
VD法等を用い、従来の方法で酸化珪素膜を成膜すると、
膜中に水酸基OHや水素，炭素，窒素等の不純物が混入す
る。この酸化珪素膜を多結晶シリコン薄膜トランジスタ
のゲート絶縁膜に使用すると、ゲート電圧やドレイン電
圧を印加時にホットキャリアが、ゲート絶縁膜の特に水
酸基OHや水素に作用することでゲート絶縁膜と能動層と
の界面に界面準位が生じ、薄膜トランジスタの特性を低
下させる。また、窒素原子や炭素原子が酸化珪素中に混
入し、全ての結合手が周囲の酸素原子や珪素原子と共有
結合をしない場合、やはり残った未結合手が界面準位と
なり、薄膜トランジスタの特性を低下させる。さらにこ
れら不純物が酸化珪素膜中に多く存在すると、膜の緻密
性が弱くなり、ゲート絶縁膜としての特性は低下する。
そして、それらの薄膜トランジスタを画素もしくは周辺
回路駆動素子として用いたアクティブマトリクス型液晶
表示装置は信頼性および製品寿命が低下する。また、モ
ノシランを水素プラズマ中に間欠導入する製法では、酸
化珪素膜はできず、半導体しか成膜できない。さらに、
原料ガスをモノシランからTEOSに変えても、TEOSに対し
ては水素プラズマに酸化作用が無いので、高品質な酸化
珪素膜は作製できない。
【０００４】それに対して本発明は、膜中に不純物が少
なくかつ膜が緻密で高品質な酸化珪素膜、およびその膜
をゲート絶縁膜とした薄膜トランジスタを使用する事
で、信頼性の向上と長寿命化を達成したアクティブマト
リクス型液晶表示装置を提供するものである。
なくかつ膜が緻密で高品質な酸化珪素膜、およびその膜
をゲート絶縁膜とした薄膜トランジスタを使用する事
で、信頼性の向上と長寿命化を達成したアクティブマト
リクス型液晶表示装置を提供するものである。
【０００５】
【課題を解決するための手段】上記課題を解決するた
め、本発明の請求項１記載のアクティブマトリクス型液
晶表示装置製造方法は、画素もしくは周辺回路を駆動す
る薄膜トランジスタのゲート絶縁膜の少なくとも一部の
製造に、少なくとも珪素原子を有する分子からなるガス
と酸化性ガスを原料として用い、絶縁膜の成膜とそれに
続く酸化性ガスによる絶縁膜の表面処理を交互に繰り返
す方法を用いた事を特徴としている。
め、本発明の請求項１記載のアクティブマトリクス型液
晶表示装置製造方法は、画素もしくは周辺回路を駆動す
る薄膜トランジスタのゲート絶縁膜の少なくとも一部の
製造に、少なくとも珪素原子を有する分子からなるガス
と酸化性ガスを原料として用い、絶縁膜の成膜とそれに
続く酸化性ガスによる絶縁膜の表面処理を交互に繰り返
す方法を用いた事を特徴としている。
【０００６】本発明の請求項２記載のアクティブマトリ
クス型液晶表示装置製造方法は、画素もしくは周辺回路
を駆動する薄膜トランジスタのゲート絶縁膜の少なくと
も一部の製造に、少なくとも珪素原子を有する分子から
なるガスと酸化性ガスを原料として用いるプラズマCVD
法を用い、かつ絶縁膜の成膜とそれに続く酸化性ガスの
プラズマによる絶縁膜の表面処理を交互に繰り返す方法
を用いた事を特徴としている。
クス型液晶表示装置製造方法は、画素もしくは周辺回路
を駆動する薄膜トランジスタのゲート絶縁膜の少なくと
も一部の製造に、少なくとも珪素原子を有する分子から
なるガスと酸化性ガスを原料として用いるプラズマCVD
法を用い、かつ絶縁膜の成膜とそれに続く酸化性ガスの
プラズマによる絶縁膜の表面処理を交互に繰り返す方法
を用いた事を特徴としている。
【０００７】本発明の請求項３記載のアクティブマトリ
クス型液晶表示装置製造方法は、画素もしくは周辺回路
を駆動する薄膜トランジスタのゲート絶縁膜の少なくと
も一部の製造に、少なくとも珪素原子を有する分子から
なるガスと酸化性ガスを原料として用いるプラズマCVD
法を用い、かつ少なくとも珪素原子を有する分子からな
るガスを含む原料ガスを酸化性ガスのプラズマ中に間欠
式で導入する方法を用いた事を特徴としている。
クス型液晶表示装置製造方法は、画素もしくは周辺回路
を駆動する薄膜トランジスタのゲート絶縁膜の少なくと
も一部の製造に、少なくとも珪素原子を有する分子から
なるガスと酸化性ガスを原料として用いるプラズマCVD
法を用い、かつ少なくとも珪素原子を有する分子からな
るガスを含む原料ガスを酸化性ガスのプラズマ中に間欠
式で導入する方法を用いた事を特徴としている。
【０００８】本発明の請求項４記載のアクティブマトリ
クス型液晶表示装置製造方法は、画素もしくは周辺回路
を駆動する薄膜トランジスタのゲート絶縁膜の少なくと
も一部の製造に、少なくとも珪素原子を有する分子から
なるガスと酸化性ガスを原料として用い、所望の膜厚の
絶縁膜の成膜とそれに続く酸化性ガス雰囲気もしくは酸
化性ガスプラズマによる絶縁膜の表面処理を特徴として
いる。
クス型液晶表示装置製造方法は、画素もしくは周辺回路
を駆動する薄膜トランジスタのゲート絶縁膜の少なくと
も一部の製造に、少なくとも珪素原子を有する分子から
なるガスと酸化性ガスを原料として用い、所望の膜厚の
絶縁膜の成膜とそれに続く酸化性ガス雰囲気もしくは酸
化性ガスプラズマによる絶縁膜の表面処理を特徴として
いる。
【０００９】本発明の請求項５記載のアクティブマトリ
クス型液晶表示装置製造方法は、請求項１，２，３もし
くは４記載の特徴に加えて、珪素原子を有する分子から
なるガスの少なくとも一部がモノシラン,ジシラン等の
珪素の水素化物もしくはtetraethoxysilane (TEOS), tr
iethoxysilane (TriEOS), tetramethoxysilane (TMOS),
trimethoxysilane (TriMOS)等の有機系珪素ガスである
alkoxysilane系ガスもしくはフッ化シラン，塩化シラン
等のシラン系ガスのフッ化物や塩化物である事を特徴と
している。
クス型液晶表示装置製造方法は、請求項１，２，３もし
くは４記載の特徴に加えて、珪素原子を有する分子から
なるガスの少なくとも一部がモノシラン,ジシラン等の
珪素の水素化物もしくはtetraethoxysilane (TEOS), tr
iethoxysilane (TriEOS), tetramethoxysilane (TMOS),
trimethoxysilane (TriMOS)等の有機系珪素ガスである
alkoxysilane系ガスもしくはフッ化シラン，塩化シラン
等のシラン系ガスのフッ化物や塩化物である事を特徴と
している。
【００１０】本発明の請求項６記載のアクティブマトリ
クス型液晶表示装置製造方法は、請求項１，２，３，４
もしくは５記載の特徴に加えて、酸化性ガスの少なくと
も一部が酸素，窒素，亜酸化窒素，フッ素，臭素，よう
素もしくは塩素である事を特徴としている。
クス型液晶表示装置製造方法は、請求項１，２，３，４
もしくは５記載の特徴に加えて、酸化性ガスの少なくと
も一部が酸素，窒素，亜酸化窒素，フッ素，臭素，よう
素もしくは塩素である事を特徴としている。
【００１１】本発明の請求項７記載の液晶表示装置を含
む半導体装置の絶縁膜の製造装置は、絶縁膜の成膜と酸
化性のガスによる表面処理を交互に繰り返す事を可能に
する機構を所持している事を特徴としている。
む半導体装置の絶縁膜の製造装置は、絶縁膜の成膜と酸
化性のガスによる表面処理を交互に繰り返す事を可能に
する機構を所持している事を特徴としている。
【００１２】本発明の請求項８記載の液晶表示装置を含
む半導体装置の絶縁膜の製造装置は、少なくとも珪素原
子を有する分子からなるガスと酸化性ガスを原料に用い
て絶縁膜を成膜するプラズマCVD装置に、原料ガス配管
に取り付けられ少なくとも珪素原子を有する分子からな
るガスの成膜室への間欠的な導入を可能にするガスバル
ブとその制御装置をもたせた事を特徴としている。
む半導体装置の絶縁膜の製造装置は、少なくとも珪素原
子を有する分子からなるガスと酸化性ガスを原料に用い
て絶縁膜を成膜するプラズマCVD装置に、原料ガス配管
に取り付けられ少なくとも珪素原子を有する分子からな
るガスの成膜室への間欠的な導入を可能にするガスバル
ブとその制御装置をもたせた事を特徴としている。
【００１３】本発明の請求項９記載のアクティブマトリ
クス型液晶表示装置は、請求項１，２，３，４，５もし
くは６記載の製造方法によって製造された事を特徴とし
ている。
クス型液晶表示装置は、請求項１，２，３，４，５もし
くは６記載の製造方法によって製造された事を特徴とし
ている。
【００１４】
【発明の実施の形態】以下本発明の実施例について図面
を参照しながら説明する。
を参照しながら説明する。
【００１５】まず始めに本発明をアクティブマトリクス
型液晶表示装置の画素もしくは周辺回路の駆動に用いる
多結晶シリコン薄膜トランジスタのゲート絶縁膜形成に
適用した第一実施例について説明する。この第一実施例
では、説明を簡単にするため薄膜トランジスタ単体に本
発明を適用した場合に説明を限定する。
型液晶表示装置の画素もしくは周辺回路の駆動に用いる
多結晶シリコン薄膜トランジスタのゲート絶縁膜形成に
適用した第一実施例について説明する。この第一実施例
では、説明を簡単にするため薄膜トランジスタ単体に本
発明を適用した場合に説明を限定する。
【００１６】図１Ａが示すようにガラス基板１上にTEOS
と酸素を原料ガスとして用いたプラズマCVD法で厚さ300
nmの下地絶縁膜２を成膜する。次にモノシランと水素を
原料ガスとしたプラズマCVD法により膜厚50nmの非晶質
シリコンを成膜した後、真空中450℃で1時間加熱して非
晶質シリコンの脱水素処理をする。次いでこの膜にXeCl
エキシマレーザを照射して多結晶シリコン膜３に相変換
させる。次に、図１Ｂが示すようにフォトリソグラフィ
ー法とドライエッチング法により多結晶シリコン膜３を
島状に加工する。次に本発明の製法により膜厚100ｎmの
ゲート酸化膜4を形成するが、その詳細な製法は図２で
説明する。本発明によるゲート酸化膜４の形成方法は図
２に示す通り、tetraethoxysilane (TEOS)と酸素を原料
ガスとしたプラズマCVD法による酸化珪素膜４の10Å前
後の極薄膜の成膜と酸素プラズマ５による酸化珪素膜４
の表面処理を交互に複数回繰り返して、所望の膜厚の酸
化珪素膜を形成する。図３に本発明を実現するのに必要
なプラズマCVD装置の概略図を示す。プラズマCVD装置
は、主にアルミニウム製の成膜室６，高周波発振器７，
マッチングボックス８，カソード電極９，基板を置くス
テージを兼ねたヒーター付きのアノード電極１０，原料
ガス吹き出し口１１，原料ガスtetraethoxysilane (TEO
S)の流量を制御するマスフローコントローラー１２，原
料ガスの一つである酸素のマスフローコントローラー１
３，TEOSのガスボンベ１４，酸素のガスボンベ１５から
構成されている。本発明ではこれらの部品に加えて、新
たにTEOSの配管系のマスフローコントローラ１２のボン
ベ側の手前にガス圧力による信号や電気信号等によって
開閉するガスバルブ１６を取り付け、さらにそのガスバ
ルブ１６の開閉の時間を制御するコントローラー１７を
新たに設けた。このコントローラー１７から開閉の信号
がバルブ１６に送られ、図４に示したように酸素ガスの
流量は一定のまま、間欠式にTEOSを成膜室に導入でき
る。この図３に示した装置によって本発明は可能にな
る。なお、図４のTEOS流量はコントローラー１７の信号
そのままに理想化して示している。図２，３で示したプ
ラズマCVD装置を用いての具体的な酸化珪素膜の成膜方
法は、以下に説明するようになる。条件TEOS 6sccm，酸
素500sccm，高周波電力密度1.5W／cm2，圧力0.8torr，
基板温度350℃で成膜する場合、酸化珪素膜の成膜速度
は２Å／secとなる。そこでコントローラ１７にガスバ
ルブ１６を５秒間開けた後、１０秒間閉める動作を交互
に繰り返す命令を入力する(図４でｔ1＝５秒，ｔ2＝１
０秒)。すると図２で示したように１０Åの酸化珪素膜
の成膜と１０秒間の酸素プラズマによる酸化珪素膜の表
面処理が交互に続く。酸化珪素膜表面を酸化性ガスにさ
らす事で、表面近傍に存在する水素、窒素、炭素原子等
の不純物を酸化しガス化して除去でき、また１サイクル
で成膜する酸化珪素膜の膜厚を極薄化する事で、内部の
不純物まで除去が可能となる。本発明により不純物元素
が除去され、それに加えてプラズマによる加熱効果によ
り酸化珪素膜のネットワーク構造構築が促進され、高純
度でかつ緻密で欠陥の少ない高品質な酸化珪素膜の形成
が可能になる。なお、本実施例の条件ではこの成膜と表
面処理のサイクルを100回繰り返せば、計算上は100nmの
膜厚を成膜できるが、本発明では酸化珪素膜が緻密化す
る事と、酸素プラズマのエッチング効果があるので、膜
厚は100nm以下となる。そこで各成膜条件ごとにトータ
ルの成膜速度を測る必要がある。
と酸素を原料ガスとして用いたプラズマCVD法で厚さ300
nmの下地絶縁膜２を成膜する。次にモノシランと水素を
原料ガスとしたプラズマCVD法により膜厚50nmの非晶質
シリコンを成膜した後、真空中450℃で1時間加熱して非
晶質シリコンの脱水素処理をする。次いでこの膜にXeCl
エキシマレーザを照射して多結晶シリコン膜３に相変換
させる。次に、図１Ｂが示すようにフォトリソグラフィ
ー法とドライエッチング法により多結晶シリコン膜３を
島状に加工する。次に本発明の製法により膜厚100ｎmの
ゲート酸化膜4を形成するが、その詳細な製法は図２で
説明する。本発明によるゲート酸化膜４の形成方法は図
２に示す通り、tetraethoxysilane (TEOS)と酸素を原料
ガスとしたプラズマCVD法による酸化珪素膜４の10Å前
後の極薄膜の成膜と酸素プラズマ５による酸化珪素膜４
の表面処理を交互に複数回繰り返して、所望の膜厚の酸
化珪素膜を形成する。図３に本発明を実現するのに必要
なプラズマCVD装置の概略図を示す。プラズマCVD装置
は、主にアルミニウム製の成膜室６，高周波発振器７，
マッチングボックス８，カソード電極９，基板を置くス
テージを兼ねたヒーター付きのアノード電極１０，原料
ガス吹き出し口１１，原料ガスtetraethoxysilane (TEO
S)の流量を制御するマスフローコントローラー１２，原
料ガスの一つである酸素のマスフローコントローラー１
３，TEOSのガスボンベ１４，酸素のガスボンベ１５から
構成されている。本発明ではこれらの部品に加えて、新
たにTEOSの配管系のマスフローコントローラ１２のボン
ベ側の手前にガス圧力による信号や電気信号等によって
開閉するガスバルブ１６を取り付け、さらにそのガスバ
ルブ１６の開閉の時間を制御するコントローラー１７を
新たに設けた。このコントローラー１７から開閉の信号
がバルブ１６に送られ、図４に示したように酸素ガスの
流量は一定のまま、間欠式にTEOSを成膜室に導入でき
る。この図３に示した装置によって本発明は可能にな
る。なお、図４のTEOS流量はコントローラー１７の信号
そのままに理想化して示している。図２，３で示したプ
ラズマCVD装置を用いての具体的な酸化珪素膜の成膜方
法は、以下に説明するようになる。条件TEOS 6sccm，酸
素500sccm，高周波電力密度1.5W／cm2，圧力0.8torr，
基板温度350℃で成膜する場合、酸化珪素膜の成膜速度
は２Å／secとなる。そこでコントローラ１７にガスバ
ルブ１６を５秒間開けた後、１０秒間閉める動作を交互
に繰り返す命令を入力する(図４でｔ1＝５秒，ｔ2＝１
０秒)。すると図２で示したように１０Åの酸化珪素膜
の成膜と１０秒間の酸素プラズマによる酸化珪素膜の表
面処理が交互に続く。酸化珪素膜表面を酸化性ガスにさ
らす事で、表面近傍に存在する水素、窒素、炭素原子等
の不純物を酸化しガス化して除去でき、また１サイクル
で成膜する酸化珪素膜の膜厚を極薄化する事で、内部の
不純物まで除去が可能となる。本発明により不純物元素
が除去され、それに加えてプラズマによる加熱効果によ
り酸化珪素膜のネットワーク構造構築が促進され、高純
度でかつ緻密で欠陥の少ない高品質な酸化珪素膜の形成
が可能になる。なお、本実施例の条件ではこの成膜と表
面処理のサイクルを100回繰り返せば、計算上は100nmの
膜厚を成膜できるが、本発明では酸化珪素膜が緻密化す
る事と、酸素プラズマのエッチング効果があるので、膜
厚は100nm以下となる。そこで各成膜条件ごとにトータ
ルの成膜速度を測る必要がある。
【００１７】この条件で作製した酸化珪素膜と、従来通
りTEOSを連続的に導入して作製した酸化珪素膜をSIMSで
分析すると本発明による酸化珪素膜は、不純物である窒
素，炭素，水素の濃度が従来の酸化珪素膜より10％以下
まで低下している事が分かった。また、この本発明によ
る膜厚200nmの酸化珪素膜を赤外吸収スペクトルで測定
すると、従来例とは異なり水酸基OHに起因する吸収が観
察できず、測定限界までOHの濃度が低下している事が分
かった。さらにフッ酸系のエッチング液で本発明による
酸化珪素膜と従来法の酸化珪素膜のエッチング速度を調
べると、本発明による酸化珪素膜のエッチング速度は従
来のものの１／３前後となり、本発明による酸化珪素膜
は従来のものよりも膜が緻密化している事も分かった。
このように酸化珪素の極薄膜と酸素プラズマ処理を繰り
返す事で、前述のメカニズムによって、高純度で欠陥の
少なくかつ緻密である高品質な酸化珪素膜を作製する事
ができる。本実施例では1サイクルで堆積する酸化珪素
膜の膜厚を１０Åとしたが、初期の酸化珪素膜の膜質に
よって酸素プラズマの影響が異なるため、酸素プラズマ
処理の効果が得られる膜厚であれば、それ以上厚くて
も、また薄くても構わない。厚くする事でゲート絶縁膜
形成のスループットは向上する。なお、本発明の酸素ガ
スの流量は図４のように、成膜の間、定常的に一定でな
くともよい。すなわちTEOSが遮断されている時間に酸素
流量を変えたり、高周波電力密度を酸化珪素膜の表面処
理に最適なように変えてもよい。また、TEOSを流す時
間、遮断する時間もｔ1＝５秒，ｔ2＝１０秒で固定され
るわけではなく、装置の条件や所望する酸化珪素の膜質
によって可変である。また、本実施例では原料ガスの一
つにTEOSを用いたが、酸化珪素膜を形成できるものであ
れば、本発明はモノシラン,ジシラン等の珪素の水素化
物もしくはtriethoxysilane (TriEOS), tetramethoxysi
lane (TMOS), trimethoxysilane (TriMOS)等の有機系珪
素ガスであるalkoxysilane系ガスもしくはフッ化シラ
ン，塩化シラン等のシラン系ガスのフッ化物や塩化物
等、その種類を選ばない。また、本実施例では酸化性ガ
スとして酸素ガスを用いたが、酸素，窒素，亜酸化窒
素，フッ素，よう素，臭素もしくは塩素等、珪素を含む
原料ガスを酸化反応で分解できるものであれば、本発明
はその種類を選ばない。さらに本実施例では酸化珪素膜
の成膜にプラズマCVD法を用いたが、酸化珪素の極薄膜
の成膜と酸化性ガスによる表面処理を交互に繰り返す事
が可能な成膜装置であれば、光CVD法，ECR−PCVD，常圧
CVD法(APCVD法)，触媒CVD法，減圧CVD法(LPCVD法)等成
膜手段を選ばない。また本実施例では酸化珪素膜の極薄
膜の成膜と酸素プラズマ処理を交互にしていったが、所
望の膜厚の酸化珪素膜を連続で堆積した後、酸素プラズ
マでその酸化珪素膜を処理しても良い、そうすれば成膜
とプラズマ処理がそれぞれ1回で済み、スループットが
向上する。なお、図３では酸化珪素膜成膜装置を単独の
装置として示したが、搬送室を介して半導体成膜室や結
晶化処理室等と連結してもよい。搬送の手間が省け、製
品の製造スループットが向上する。
りTEOSを連続的に導入して作製した酸化珪素膜をSIMSで
分析すると本発明による酸化珪素膜は、不純物である窒
素，炭素，水素の濃度が従来の酸化珪素膜より10％以下
まで低下している事が分かった。また、この本発明によ
る膜厚200nmの酸化珪素膜を赤外吸収スペクトルで測定
すると、従来例とは異なり水酸基OHに起因する吸収が観
察できず、測定限界までOHの濃度が低下している事が分
かった。さらにフッ酸系のエッチング液で本発明による
酸化珪素膜と従来法の酸化珪素膜のエッチング速度を調
べると、本発明による酸化珪素膜のエッチング速度は従
来のものの１／３前後となり、本発明による酸化珪素膜
は従来のものよりも膜が緻密化している事も分かった。
このように酸化珪素の極薄膜と酸素プラズマ処理を繰り
返す事で、前述のメカニズムによって、高純度で欠陥の
少なくかつ緻密である高品質な酸化珪素膜を作製する事
ができる。本実施例では1サイクルで堆積する酸化珪素
膜の膜厚を１０Åとしたが、初期の酸化珪素膜の膜質に
よって酸素プラズマの影響が異なるため、酸素プラズマ
処理の効果が得られる膜厚であれば、それ以上厚くて
も、また薄くても構わない。厚くする事でゲート絶縁膜
形成のスループットは向上する。なお、本発明の酸素ガ
スの流量は図４のように、成膜の間、定常的に一定でな
くともよい。すなわちTEOSが遮断されている時間に酸素
流量を変えたり、高周波電力密度を酸化珪素膜の表面処
理に最適なように変えてもよい。また、TEOSを流す時
間、遮断する時間もｔ1＝５秒，ｔ2＝１０秒で固定され
るわけではなく、装置の条件や所望する酸化珪素の膜質
によって可変である。また、本実施例では原料ガスの一
つにTEOSを用いたが、酸化珪素膜を形成できるものであ
れば、本発明はモノシラン,ジシラン等の珪素の水素化
物もしくはtriethoxysilane (TriEOS), tetramethoxysi
lane (TMOS), trimethoxysilane (TriMOS)等の有機系珪
素ガスであるalkoxysilane系ガスもしくはフッ化シラ
ン，塩化シラン等のシラン系ガスのフッ化物や塩化物
等、その種類を選ばない。また、本実施例では酸化性ガ
スとして酸素ガスを用いたが、酸素，窒素，亜酸化窒
素，フッ素，よう素，臭素もしくは塩素等、珪素を含む
原料ガスを酸化反応で分解できるものであれば、本発明
はその種類を選ばない。さらに本実施例では酸化珪素膜
の成膜にプラズマCVD法を用いたが、酸化珪素の極薄膜
の成膜と酸化性ガスによる表面処理を交互に繰り返す事
が可能な成膜装置であれば、光CVD法，ECR−PCVD，常圧
CVD法(APCVD法)，触媒CVD法，減圧CVD法(LPCVD法)等成
膜手段を選ばない。また本実施例では酸化珪素膜の極薄
膜の成膜と酸素プラズマ処理を交互にしていったが、所
望の膜厚の酸化珪素膜を連続で堆積した後、酸素プラズ
マでその酸化珪素膜を処理しても良い、そうすれば成膜
とプラズマ処理がそれぞれ1回で済み、スループットが
向上する。なお、図３では酸化珪素膜成膜装置を単独の
装置として示したが、搬送室を介して半導体成膜室や結
晶化処理室等と連結してもよい。搬送の手間が省け、製
品の製造スループットが向上する。
【００１８】以上のようにゲート絶縁膜を形成した後、
図１Ｂが示すように、スパッタリング法により膜厚250n
mのニオブ(Nb）を成膜した後、フォトリソグラフィー法
とドライエッチング法により加工して、ゲート電極１８
を形成する。次に図１Ｃが示すようにイオンドーピング
法により、ゲート電極１８と重ならない多結晶シリコン
３の領域に不純物燐(P)を注入する。次に、図１Ｄが示
すように基板を500℃で二時間アニールして注入した不
純物燐を活性化し、能動層１９，ソース領域２０，ドレ
イン領域２１を形成する。次いでTEOSと酸素を原料ガス
としたプラズマCVD法で酸化珪素からなる保護膜２２を
成膜した後、ホトリソグラフィー法とドライエッチング
法によりコンタクトホールを開けた後スパッタリング法
で、膜厚500nmのCrMo薄膜を成膜した後、フォトリソグ
ラフィー法とウェットエッチング法によりソース電極２
３とドレイン電極２４を形成して薄膜トランジスタは完
成する。
図１Ｂが示すように、スパッタリング法により膜厚250n
mのニオブ(Nb）を成膜した後、フォトリソグラフィー法
とドライエッチング法により加工して、ゲート電極１８
を形成する。次に図１Ｃが示すようにイオンドーピング
法により、ゲート電極１８と重ならない多結晶シリコン
３の領域に不純物燐(P)を注入する。次に、図１Ｄが示
すように基板を500℃で二時間アニールして注入した不
純物燐を活性化し、能動層１９，ソース領域２０，ドレ
イン領域２１を形成する。次いでTEOSと酸素を原料ガス
としたプラズマCVD法で酸化珪素からなる保護膜２２を
成膜した後、ホトリソグラフィー法とドライエッチング
法によりコンタクトホールを開けた後スパッタリング法
で、膜厚500nmのCrMo薄膜を成膜した後、フォトリソグ
ラフィー法とウェットエッチング法によりソース電極２
３とドレイン電極２４を形成して薄膜トランジスタは完
成する。
【００１９】図５に、本発明による酸化珪素膜をゲート
絶縁膜に用いた多結晶シリコン薄膜トランジスタと、TE
OSと酸素を原料ガスとした従来の製法による酸化珪素膜
をゲート絶縁膜として用いた多結晶シリコン薄膜トラン
ジスタのオン電流のストレス時間依存性を示す。能動層
である多結晶シリコンの作製条件は共に全く同じであ
る。図５では、ストレスをかける前のオン電流を1とし
てストレス印加後のオン電流を相対化してある。オン電
流はゲート電圧10V，ドレイン電圧が10Vの時のもので、
ストレス電圧はソースを接地し、ゲート電圧とドレイン
電圧を共に10Vとした。本発明によるゲート絶縁膜を用
いた薄膜トランジスタのストレス時間6000秒でのオン電
流の減衰率は、従来のゲート絶縁膜を用いた場合よりも
大幅に減少した。以上のように、本発明による酸化珪素
膜を薄膜トランジスタのゲート絶縁膜に用いる事により
薄膜トランジスタの信頼性を大きく向上させられる事が
分かった。なお、上記実施例では本発明を多結晶シリコ
ン薄膜トランジスタに適用したが、酸化珪素膜をゲート
絶縁膜に用いる薄膜トランジスタであれば、能動層が単
結晶もしくは非晶質シリコン，結晶性もしくは非晶質ゲ
ルマー(Ge)，シリコンゲルマー(SiGe)，シリコンカーバ
イド(SiC)もしくはダイヤモンド(C)である薄膜トランジ
スタ等、適用する薄膜トランジスタを選ばない。また、
上記実施例ではゲート絶縁膜を全て本発明による製法で
作製したが、図６の薄膜トランジスタの断面構造で示し
たように本発明による酸化珪素膜を、薄膜トランジスタ
の信頼性を維持できる膜厚だけ能動層上に成膜させ、そ
の上に通常の製法で酸化珪素膜を必要な膜厚分成膜し
て、所望の膜厚のゲート絶縁膜を形成しても良い。この
ように信頼性を維持できる膜厚だけ本発明による製法を
用いる事で、ゲート絶縁膜形成のスループット、ひいて
は薄膜トランジスタ製造のスループットを向上させる事
ができる。
絶縁膜に用いた多結晶シリコン薄膜トランジスタと、TE
OSと酸素を原料ガスとした従来の製法による酸化珪素膜
をゲート絶縁膜として用いた多結晶シリコン薄膜トラン
ジスタのオン電流のストレス時間依存性を示す。能動層
である多結晶シリコンの作製条件は共に全く同じであ
る。図５では、ストレスをかける前のオン電流を1とし
てストレス印加後のオン電流を相対化してある。オン電
流はゲート電圧10V，ドレイン電圧が10Vの時のもので、
ストレス電圧はソースを接地し、ゲート電圧とドレイン
電圧を共に10Vとした。本発明によるゲート絶縁膜を用
いた薄膜トランジスタのストレス時間6000秒でのオン電
流の減衰率は、従来のゲート絶縁膜を用いた場合よりも
大幅に減少した。以上のように、本発明による酸化珪素
膜を薄膜トランジスタのゲート絶縁膜に用いる事により
薄膜トランジスタの信頼性を大きく向上させられる事が
分かった。なお、上記実施例では本発明を多結晶シリコ
ン薄膜トランジスタに適用したが、酸化珪素膜をゲート
絶縁膜に用いる薄膜トランジスタであれば、能動層が単
結晶もしくは非晶質シリコン，結晶性もしくは非晶質ゲ
ルマー(Ge)，シリコンゲルマー(SiGe)，シリコンカーバ
イド(SiC)もしくはダイヤモンド(C)である薄膜トランジ
スタ等、適用する薄膜トランジスタを選ばない。また、
上記実施例ではゲート絶縁膜を全て本発明による製法で
作製したが、図６の薄膜トランジスタの断面構造で示し
たように本発明による酸化珪素膜を、薄膜トランジスタ
の信頼性を維持できる膜厚だけ能動層上に成膜させ、そ
の上に通常の製法で酸化珪素膜を必要な膜厚分成膜し
て、所望の膜厚のゲート絶縁膜を形成しても良い。この
ように信頼性を維持できる膜厚だけ本発明による製法を
用いる事で、ゲート絶縁膜形成のスループット、ひいて
は薄膜トランジスタ製造のスループットを向上させる事
ができる。
【００２０】次に本発明をアクティブマトリクス型液晶
表示装置の製造方法に適用した第二実施例、すなわち本
発明による酸化珪素膜の製造法を、アクティブマトリク
ス型液晶表示装置の画素および周辺回路駆動用薄膜トラ
ンジスタのゲート絶縁膜の製造法に適用した第二実施例
について説明する。
表示装置の製造方法に適用した第二実施例、すなわち本
発明による酸化珪素膜の製造法を、アクティブマトリク
ス型液晶表示装置の画素および周辺回路駆動用薄膜トラ
ンジスタのゲート絶縁膜の製造法に適用した第二実施例
について説明する。
【００２１】図７は本発明の一実施例であるアクティブ
マトリクス型の液晶表示装置の構成を示す。同図では、
マトリクス状に配置された複数の液晶セル(LC）に対し
て、それぞれ薄膜トランジスタ（TFT）を設け、このTFT
のスイッチング動作によって各液晶セルを駆動するよう
にしたものである。ここで、ガラス基板１上で横方向に
並んだTFTの各ゲートから共通に引き出した電極である
ゲートラインG1〜GMに対して走査側周辺回路が順次ゲー
ト電圧を印加し、各ゲートライン毎にゲートをオンして
いく。一方、縦方向に並んだTFTの各ドレインから共通
に引き出した電極であるドレインラインD1〜DNに対し
て、信号側周辺回路が上記オンされたゲートライン毎の
データ電圧を順次印加し、各液晶セルに与えていく。一
つの液晶セルとTFTからなる一画素の平面構造を図８に
示す。さらに図８中の破線X−X’における断面構造を図
９に示す。ドレイン配線Dとゲート配線Gの交点の近くに
形成されたTFTとそれにソース電極２３を介して接続さ
れた液晶セルLCの配置からなる。TFTの断面構造は第一
実施例とほぼ同じである。本構造は同実施例記載の製造
方法により得られるが、前記のプロセスとの変更点のみ
記すと以下のようになる。ソース・ドレイン領域を形成
する際のイオン注入を２回に分けて行い、能動層と接す
るソース・ドレイン領域に不純物濃度の少ないLightly
Doped Drain(LDD)領域を設けて、オフ電流低減を図って
いる。また、ゲート配線Gをゲート電極１８と同時に成
膜，エッチング加工して形成した。さらにソース，ドレ
イン電極２３，２４を形成した後、SiNからなる層間絶
縁膜２５を成膜した。これを加工してソース電極２３へ
のコンタクトホールを開けた後、インヂウムチンオキサ
イド（ITO）すなわち酸化インヂウム錫を成膜し、パタ
ーニングして画素電極２６を形成した。なお、ゲート絶
縁膜は図６に示した薄膜トランジスタと同じ本発明によ
る膜と従来法によるものとの二層構造である。次に、こ
の他液晶等TFT以外の部分について以下に記す。TN型液
晶２７はTFTを形成したガラス基板１と対向するガラス
基板（対向基板）２８間に封入される。対向基板上には
不要な光線を遮断するためのブラックマトリクス２９と
ITO製の対向電極３０が形成されている。液晶は、対向
基板２８の対向電極３０とTFT基板の画素電極２６との
間の電圧により駆動され、画素ごとに表示する明度を変
えて、画素のマトリクス上で画像を表示する。ガラス基
板１，２８のいずれにも光を偏向させるための偏向板３
１が貼付されている。この２枚の偏向板の偏向軸を直
交、または平行配置させると、それぞれノーマリーブラ
ック，ノーマリーホワイトの表示モードとなる。また、
液晶を配向させるための配向膜３２が、液晶と接する
面、すなわちガラス基板１側では層間絶縁膜２５と画素
電極２６の表面に、対向基板２８側では対向電極３０の
表面に塗布されている。配向膜は塗布後に表面をラビン
グ法により処理され、液晶分子を配向させるための異方
性を与えられている。そして、基板１側に光源であるバ
ックライトを起き、輝度をもたせる。このように本発明
にる製造方法で製造したTFTをアクティブマトリクス型
液晶表示装置の表示部画素と周辺回路の駆動素子として
用いれば、TFTの信頼性が向上しているので、特性が安
定しかつ長寿命のアクティブマトリクス型液晶表示装置
を製造できる。
マトリクス型の液晶表示装置の構成を示す。同図では、
マトリクス状に配置された複数の液晶セル(LC）に対し
て、それぞれ薄膜トランジスタ（TFT）を設け、このTFT
のスイッチング動作によって各液晶セルを駆動するよう
にしたものである。ここで、ガラス基板１上で横方向に
並んだTFTの各ゲートから共通に引き出した電極である
ゲートラインG1〜GMに対して走査側周辺回路が順次ゲー
ト電圧を印加し、各ゲートライン毎にゲートをオンして
いく。一方、縦方向に並んだTFTの各ドレインから共通
に引き出した電極であるドレインラインD1〜DNに対し
て、信号側周辺回路が上記オンされたゲートライン毎の
データ電圧を順次印加し、各液晶セルに与えていく。一
つの液晶セルとTFTからなる一画素の平面構造を図８に
示す。さらに図８中の破線X−X’における断面構造を図
９に示す。ドレイン配線Dとゲート配線Gの交点の近くに
形成されたTFTとそれにソース電極２３を介して接続さ
れた液晶セルLCの配置からなる。TFTの断面構造は第一
実施例とほぼ同じである。本構造は同実施例記載の製造
方法により得られるが、前記のプロセスとの変更点のみ
記すと以下のようになる。ソース・ドレイン領域を形成
する際のイオン注入を２回に分けて行い、能動層と接す
るソース・ドレイン領域に不純物濃度の少ないLightly
Doped Drain(LDD)領域を設けて、オフ電流低減を図って
いる。また、ゲート配線Gをゲート電極１８と同時に成
膜，エッチング加工して形成した。さらにソース，ドレ
イン電極２３，２４を形成した後、SiNからなる層間絶
縁膜２５を成膜した。これを加工してソース電極２３へ
のコンタクトホールを開けた後、インヂウムチンオキサ
イド（ITO）すなわち酸化インヂウム錫を成膜し、パタ
ーニングして画素電極２６を形成した。なお、ゲート絶
縁膜は図６に示した薄膜トランジスタと同じ本発明によ
る膜と従来法によるものとの二層構造である。次に、こ
の他液晶等TFT以外の部分について以下に記す。TN型液
晶２７はTFTを形成したガラス基板１と対向するガラス
基板（対向基板）２８間に封入される。対向基板上には
不要な光線を遮断するためのブラックマトリクス２９と
ITO製の対向電極３０が形成されている。液晶は、対向
基板２８の対向電極３０とTFT基板の画素電極２６との
間の電圧により駆動され、画素ごとに表示する明度を変
えて、画素のマトリクス上で画像を表示する。ガラス基
板１，２８のいずれにも光を偏向させるための偏向板３
１が貼付されている。この２枚の偏向板の偏向軸を直
交、または平行配置させると、それぞれノーマリーブラ
ック，ノーマリーホワイトの表示モードとなる。また、
液晶を配向させるための配向膜３２が、液晶と接する
面、すなわちガラス基板１側では層間絶縁膜２５と画素
電極２６の表面に、対向基板２８側では対向電極３０の
表面に塗布されている。配向膜は塗布後に表面をラビン
グ法により処理され、液晶分子を配向させるための異方
性を与えられている。そして、基板１側に光源であるバ
ックライトを起き、輝度をもたせる。このように本発明
にる製造方法で製造したTFTをアクティブマトリクス型
液晶表示装置の表示部画素と周辺回路の駆動素子として
用いれば、TFTの信頼性が向上しているので、特性が安
定しかつ長寿命のアクティブマトリクス型液晶表示装置
を製造できる。
【００２２】
【発明の効果】本発明により、高純度でかつ緻密で欠陥
の少ない高品質な酸化珪素膜の形成される。そして、そ
れをアクティブマトリクス型液晶表示装置の画素および
周辺回路駆動用薄膜トランジスタのゲート絶縁膜に用い
る事で、特性が安定しかつ長寿命の液晶表示装置を製造
できる。
の少ない高品質な酸化珪素膜の形成される。そして、そ
れをアクティブマトリクス型液晶表示装置の画素および
周辺回路駆動用薄膜トランジスタのゲート絶縁膜に用い
る事で、特性が安定しかつ長寿命の液晶表示装置を製造
できる。
【図１】本発明を適用した薄膜トランジスタの製造プロ
セスを説明した図である。
セスを説明した図である。
【図２】本発明の基本的なプロセスを説明した図であ
る。
る。
【図３】本発明を実現するのに必要なプラズマCVD装置
の概略図である。
の概略図である。
【図４】本発明による酸化珪素成膜時の各原料ガス流量
の径時変化を示した図である。
の径時変化を示した図である。
【図５】本発明による薄膜トランジスタと従来のものと
のオン電流のストレス時間依存性を比較した図である。
のオン電流のストレス時間依存性を比較した図である。
【図６】本発明を適用した薄膜トランジスタの一例の断
面構造図である。
面構造図である。
【図７】本発明を適用したアクティブマトリクス型液晶
表示装置の構成を示した図である。
表示装置の構成を示した図である。
【図８】本発明を適用したアクティブマトリクス型液晶
表示装置の一画素の平面構造を示した図である。
表示装置の一画素の平面構造を示した図である。
【図９】本発明を適用したアクティブマトリクス型液晶
表示装置の一画素の断面構造を示した図である。
表示装置の一画素の断面構造を示した図である。
１…ガラス基板、２…下地絶縁膜、３…多結晶シリコン
膜、４…ゲート酸化膜、５…酸素プラズマ、６…成膜
室、７…高周波発振器、８…マッチングボックス、９…
カソード電極、１０…基板を置くステージを兼ねたヒー
ター付きのアノード、１１…原料ガス吹き出し口、１２
…TEOSのマスフローコントローラー、１３…酸素のマス
フローコントローラー、１４…TEOSのガスボンベ、１５
…酸素のガスボンベ、１６…ガス圧力による信号や電気
信号等によって開閉するガスバルブ、１７…ガスバルブ
１６の開閉時間を制御するコントローラー、１８…ゲー
ト電極、１９…能動層、２０…ソース領域、２１…ドレ
イン領域、２２…保護膜、２３…ソース電極、２４…ド
レイン電極、２５…SiNからなる層間絶縁膜、２６…画
素電極、２７…TN型液晶、２８…対向基板、２９…ブラ
ックマトリクス、３０…対向電極、３１…偏光板、３２
…配向膜。
膜、４…ゲート酸化膜、５…酸素プラズマ、６…成膜
室、７…高周波発振器、８…マッチングボックス、９…
カソード電極、１０…基板を置くステージを兼ねたヒー
ター付きのアノード、１１…原料ガス吹き出し口、１２
…TEOSのマスフローコントローラー、１３…酸素のマス
フローコントローラー、１４…TEOSのガスボンベ、１５
…酸素のガスボンベ、１６…ガス圧力による信号や電気
信号等によって開閉するガスバルブ、１７…ガスバルブ
１６の開閉時間を制御するコントローラー、１８…ゲー
ト電極、１９…能動層、２０…ソース領域、２１…ドレ
イン領域、２２…保護膜、２３…ソース電極、２４…ド
レイン電極、２５…SiNからなる層間絶縁膜、２６…画
素電極、２７…TN型液晶、２８…対向基板、２９…ブラ
ックマトリクス、３０…対向電極、３１…偏光板、３２
…配向膜。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/316 Ｆターム(参考） 2H092 JA25 KA04 KA12 MA08 MA30 MA35 NA11 5F045 AA03 AA06 AA08 AA10 AA11 AB32 AC01 AC02 AC03 AC08 AC09 AC11 AC15 AD07 AE19 AF03 AF09 BB17 CA15 DP03 DQ10 EE19 EH03 EH13 EH17 EK07 5F058 BA20 BB04 BB07 BC02 BF03 BF04 BF05 BF07 BF09 BF23 BF24 BF25 BF29 BF37 BH03 BJ01 BJ02 5F110 AA14 BB01 BB02 CC02 DD02 DD13 EE04 EE44 FF02 FF09 FF10 FF25 FF29 FF30 FF31 FF32 FF33 FF36 GG01 GG02 GG03 GG12 GG13 GG15 GG25 GG35 GG45 HJ01 HJ12 HJ23 HL06 HL07 HL23 HM15 NN02 NN23 NN24 NN35 PP03 PP35 QQ11
Claims (9)
- 【請求項１】 絶縁性基板上に作製され画素もしくは周
辺回路を薄膜トランジスタで駆動するアクティブマトリ
クス型液晶表示装置の製造方法において、薄膜トランジ
スタのゲート絶縁膜の少なくとも一部の製造に、少なく
とも珪素原子を有する分子からなるガスと酸化性ガスを
原料として用い、絶縁膜の成膜とそれに続く酸化性ガス
による絶縁膜の表面処理を交互に繰り返す方法を用いた
事を特徴とするアクティブマトリクス型液晶表示装置の
製造方法。 - 【請求項２】 絶縁性基板上に作製され画素もしくは周
辺回路を薄膜トランジスタで駆動するアクティブマトリ
クス型液晶表示装置の製造方法において、薄膜トランジ
スタのゲート絶縁膜の少なくとも一部の製造に、少なく
とも珪素原子を有する分子からなるガスと酸化性ガスを
原料として用いるプラズマCVD法を用い、かつ絶縁膜の
成膜とそれに続く酸化性ガスのプラズマによる絶縁膜の
表面処理を交互に繰り返す方法を用いた事を特徴とする
アクティブマトリクス型液晶表示装置の製造方法。 - 【請求項３】 絶縁性基板上に作製され画素もしくは周
辺回路を薄膜トランジスタで駆動するアクティブマトリ
クス型液晶表示装置の製造方法において、薄膜トランジ
スタのゲート絶縁膜の少なくとも一部の製造に、少なく
とも珪素原子を有する分子からなるガスと酸化性ガスを
原料として用いるプラズマCVD法を用い、かつ少なくと
も珪素原子を有する分子からなるガスを含む原料ガスを
酸化性ガスのプラズマ中に間欠式で導入する方法を用い
た事を特徴とするアクティブマトリクス型液晶表示装置
の製造方法。 - 【請求項４】 絶縁性基板上に作製され画素もしくは周
辺回路を薄膜トランジスタで駆動するアクティブマトリ
クス型液晶表示装置の製造方法において、薄膜トランジ
スタのゲート絶縁膜の少なくとも一部の製造に、少なく
とも珪素原子を有する分子からなるガスと酸化性ガスを
原料として用い、所望の膜厚の絶縁膜の成膜とそれに続
く酸化性ガスもしくは酸化性ガスプラズマによる絶縁膜
の表面処理を特徴とするアクティブマトリクス型液晶表
示装置の製造方法。 - 【請求項５】 請求項１，２，３もしくは４において、
珪素原子を有する分子からなるガスの少なくとも一部が
モノシラン,ジシラン等の珪素の水素化物もしくはtetra
ethoxysilane (TEOS), triethoxysilane (TriEOS), tet
ramethoxysilane (TMOS), trimethoxysilane (TriMOS)
等の有機系珪素ガスであるalkoxysilane系ガスもしくは
フッ化シラン，塩化シラン等のシラン系ガスのフッ化物
や塩化物である事を特徴とするアクティブマトリクス型
液晶表示装置の製造方法。 - 【請求項６】 請求項１，２，３もしくは４において、
酸化性ガスの少なくとも一部が酸素，窒素，亜酸化窒
素，フッ素，よう素，臭素もしくは塩素である事を特徴
とするアクティブマトリクス型液晶表示装置の製造方
法。 - 【請求項７】 液晶表示装置を含む半導体装置の絶縁膜
の製造装置において、絶縁膜の成膜と酸化性のガスによ
る表面処理を交互に繰り返す事を可能にする機構を所持
している事を特徴とする絶縁膜の製造装置。 - 【請求項８】 液晶表示装置を含む半導体装置の絶縁膜
の製造装置において、少なくとも珪素原子を有する分子
からなるガスと酸化性ガスを原料に用いて絶縁膜を成膜
するプラズマCVD装置に、原料ガス配管に取り付けられ
少なくとも珪素原子を有する分子からなるガスの成膜室
への間欠的な導入を可能にするガスバルブとその制御装
置をもたせた事を特徴とする絶縁膜の製造装置。 - 【請求項９】 請求項１，２，３，４，５もしくは６記
載の製造方法によって製造された事を特徴とするアクテ
ィブマトリクス型液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000041379A JP2001230419A (ja) | 2000-02-15 | 2000-02-15 | 液晶表示装置の製造方法及び製造装置及び液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000041379A JP2001230419A (ja) | 2000-02-15 | 2000-02-15 | 液晶表示装置の製造方法及び製造装置及び液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001230419A true JP2001230419A (ja) | 2001-08-24 |
Family
ID=18564629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000041379A Pending JP2001230419A (ja) | 2000-02-15 | 2000-02-15 | 液晶表示装置の製造方法及び製造装置及び液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001230419A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004063195A (ja) * | 2002-07-26 | 2004-02-26 | Konica Minolta Holdings Inc | 透明導電性薄膜を有する物品及びその製造方法、並びに薄膜形成装置 |
| JP2007287890A (ja) * | 2006-04-14 | 2007-11-01 | Kochi Univ Of Technology | 絶縁膜の成膜方法、半導体装置の製法、プラズマｃｖｄ装置 |
| JP2008004929A (ja) * | 2006-05-26 | 2008-01-10 | Semiconductor Energy Lab Co Ltd | 不揮発性半導体記憶装置及びその作製方法、半導体装置及びその作製方法、並びに絶縁膜の作製方法 |
| JP2009010354A (ja) * | 2007-06-01 | 2009-01-15 | Nec Lcd Technologies Ltd | シリコン酸化膜及びその製造方法並びにそれを用いたゲート絶縁膜を有する半導体装置 |
| JP2009016742A (ja) | 2007-07-09 | 2009-01-22 | Nec Lcd Technologies Ltd | 薄膜トランジスタ及びその製造方法 |
| JP2015019091A (ja) * | 2006-05-26 | 2015-01-29 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2019117918A (ja) * | 2016-10-07 | 2019-07-18 | 株式会社半導体エネルギー研究所 | 積層体 |
-
2000
- 2000-02-15 JP JP2000041379A patent/JP2001230419A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004063195A (ja) * | 2002-07-26 | 2004-02-26 | Konica Minolta Holdings Inc | 透明導電性薄膜を有する物品及びその製造方法、並びに薄膜形成装置 |
| JP2007287890A (ja) * | 2006-04-14 | 2007-11-01 | Kochi Univ Of Technology | 絶縁膜の成膜方法、半導体装置の製法、プラズマｃｖｄ装置 |
| JP2008004929A (ja) * | 2006-05-26 | 2008-01-10 | Semiconductor Energy Lab Co Ltd | 不揮発性半導体記憶装置及びその作製方法、半導体装置及びその作製方法、並びに絶縁膜の作製方法 |
| JP2015019091A (ja) * | 2006-05-26 | 2015-01-29 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US9231070B2 (en) | 2006-05-26 | 2016-01-05 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile semiconductor memory device and manufacturing method thereof, semiconductor device and manufacturing method thereof, and manufacturing method of insulating film |
| JP2009010354A (ja) * | 2007-06-01 | 2009-01-15 | Nec Lcd Technologies Ltd | シリコン酸化膜及びその製造方法並びにそれを用いたゲート絶縁膜を有する半導体装置 |
| US8330193B2 (en) | 2007-06-01 | 2012-12-11 | Nlt Technologies, Ltd. | Silicon oxide film, production method therefor and semiconductor device having gate insulation film using the same |
| JP2009016742A (ja) | 2007-07-09 | 2009-01-22 | Nec Lcd Technologies Ltd | 薄膜トランジスタ及びその製造方法 |
| JP2019117918A (ja) * | 2016-10-07 | 2019-07-18 | 株式会社半導体エネルギー研究所 | 積層体 |
| JP2019117917A (ja) * | 2016-10-07 | 2019-07-18 | 株式会社半導体エネルギー研究所 | 積層体 |
| US11637009B2 (en) | 2016-10-07 | 2023-04-25 | Semiconductor Energy Laboratory Co., Ltd. | Cleaning method of glass substrate, manufacturing method of semiconductor device, and glass substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1997047046A1 (fr) | Procede de fabrication de transistor a couche mince, afficheur a cristaux liquides ainsi que dispositif electroniques produits selon ce procede | |
| CN105513960A (zh) | 氧化硅薄膜的沉积方法及低温多晶硅tft基板的制备方法 | |
| JP2001230419A (ja) | 液晶表示装置の製造方法及び製造装置及び液晶表示装置 | |
| JP2001274404A (ja) | 薄膜トランジスタおよびその製造方法 | |
| CN105261654A (zh) | 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示面板 | |
| JP2000357798A (ja) | 薄膜トランジスタ及びその製造方法 | |
| US20040175870A1 (en) | Method for manufacturing a thin film transistor | |
| JP2002294451A (ja) | 多結晶性半導体薄膜の形成方法、半導体装置の製造方法、並びにこれらの方法の実施に使用する装置 | |
| JPH0794749A (ja) | 薄膜トランジスタの製造方法 | |
| JP3029288B2 (ja) | 液晶表示装置 | |
| JPH05129202A (ja) | 薄膜半導体装置とその製造方法及びシリコン膜 | |
| CN1265428C (zh) | 一种制作薄膜晶体管的方法 | |
| JP2002198311A (ja) | 多結晶性半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置 | |
| JPH0969631A (ja) | 半導体装置、その製造方法およびその製造装置、並びに液晶表示装置 | |
| JP3038898B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH10223913A (ja) | 薄膜半導体装置の製造方法 | |
| JP3284414B2 (ja) | 薄膜半導体装置の製造方法 | |
| KR20090010757A (ko) | 다결정 실리콘 박막 및 이를 적용하는 박막 트랜지스터의제조방법 | |
| JPH05343685A (ja) | シリコン薄膜トランジスタの製造方法 | |
| KR100304824B1 (ko) | 다결정실리콘박막트랜지스터액정표시기 | |
| JPH10223911A (ja) | 薄膜半導体装置 | |
| JP2005327836A (ja) | 成膜方法 | |
| JP3008486B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2002190604A (ja) | 薄膜トランジスタおよびそれを用いた液晶表示装置とエレクトロルミネッセンス表示装置 | |
| JP3330910B2 (ja) | 電気光学装置 |