CN1265428C - 一种制作薄膜晶体管的方法 - Google Patents
一种制作薄膜晶体管的方法 Download PDFInfo
- Publication number
- CN1265428C CN1265428C CN 03108625 CN03108625A CN1265428C CN 1265428 C CN1265428 C CN 1265428C CN 03108625 CN03108625 CN 03108625 CN 03108625 A CN03108625 A CN 03108625A CN 1265428 C CN1265428 C CN 1265428C
- Authority
- CN
- China
- Prior art keywords
- plasma
- film transistor
- thin
- amorphous silicon
- starting resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开一种制作薄膜晶体管的方法，包括：提供一衬底；于该衬底上沉积一非晶硅层；利用一等离子体接触该非晶硅层，以调整该薄膜晶体管的启动电压；及进行一结晶工艺，使该非晶硅层转换成一多晶硅层。若上述等离子体是一含氧等离子体，可将该薄膜晶体管的启动电压向负方向偏移调整。若上述等离子体是氨气等离子体，可将该薄膜晶体管的启动电压向正方向偏移调整。
Description
技术领域
本发明涉及一种薄膜晶体管液晶显示器(thin film transistor liquid crystaldisplay，TFTLCD)的工艺，尤其涉及一种低温多晶硅薄膜晶体管(lowtemperature polysilicon thin film transistor，LTPS TFT)液晶显示器的制作方法。
背景技术
在现今的平面显示器技术中，液晶显示器可谓其中最为热门的一项技术，举凡日常生活中常见的手机、数码相机、摄影机、笔记型电脑以至于监视器均是利用此项技术所制造的商品。随着人们对于显示器视觉感受要求的提高，加上新技术应用领域不断的扩展，更高画质、高解析度、高亮度且具低价位的平面显示器便成为未来显示技术发展的趋势，也造就了新的显示技术发展的原动力。而平面显示器中的低温多晶硅薄膜晶体管液晶显示器(LCD)除了具有符合主动式驱动(actively drive)潮流的特性外，其技术也正是一个可以达到上述目标的重要技术突破。
请参考图1至图8，图1至图8为现有制作一低温多晶硅薄膜晶体管(lowtemperature polysilicon thin film transistor，LTPS TFT)1的方法示意图。如图1所示，现有的低温多晶硅薄膜晶体管1制作于一绝缘衬底10之上，绝缘衬底10由透光的(transparent)材料所构成，通常为一玻璃衬底、一石英(quartz)衬底或是一塑料(plastic)衬底。首先，于绝缘衬底10的表面上沉积一缓冲层(buffer layer)12，其可以为氮化硅膜、氧化硅膜、或氮化硅/氧化硅双层膜。接着，于缓冲层12上形成一非晶硅(amorphous silicon)膜14，并进行脱氢工艺(dehydrogenation)。
如图2所示，接着进行结晶工艺，例如准分子激光退火(excimer laserannealing，ELA)或照光工艺(photo light)，使非晶硅膜14再结晶(re-crystallize)成为一多晶硅层14′。如图3所示，进行一光刻蚀刻工艺，以定义多晶硅层14′成为多个多晶硅岛16有源区图案。如图4所示，随后进行一离子注入工艺，利用硼或磷离子注入多晶硅岛16，藉此调整薄膜晶体管的启动电压(threshold voltage)。在现有有些工艺中，调整薄膜晶体管启动电压的离子注入工艺亦可以接在非晶硅膜14沉积之后进行。
如图5所示，接着以光致抗蚀剂18定义NMOS掺杂区域，并进行N型离子注入形成NMOS的漏极与源极。如图6所示，接着沉积一栅极绝缘层22，并在栅极绝缘层22上，以光致抗蚀剂26定义PMOS掺杂区域，并进行P型离子注入形成PMOS的漏极与源极。
如图7所示，在去除光致抗蚀剂26之后，随后进行一活化(activation)工艺，使源极以及漏极内的杂质被高度活化。活化的过程除了将离子移至正确的晶格位置外，亦有将离子注入时所造成的晶格缺陷(lattice defect)予以修补的作用。如图8所示，接着进行一金属溅镀工艺，以及一金属蚀刻工艺，以于栅极绝缘层22上定义出栅极28。
由上可知，上述现有技术皆需要进行离子注入工艺来调整薄膜晶体管的启动电压，然而，离子注入仪器设备昂贵，增加面板生产成本。鉴于此，申请人乃根据此等缺点及依据多年从事制造该类产品的相关经验，悉心观察且研究之，而提出本发明可以取代现有昂贵需要进行离子注入工艺来调整薄膜晶体管的启动电压的方法，可降低生产成本，增加产能以及良率。
发明内容
本发明的主要目的在于提供一种薄膜晶体管的制作方法，利用特定等离子体即可完成沟道区掺杂，达到调整晶体管启动电压的目的。
为实现上述目的，本发明提供一种制作薄膜晶体管的方法，包括：提供一衬底；于该衬底上沉积一非晶硅层；利用一等离子体接触该非晶硅层，以调整该薄膜晶体管的启动电压(threshold voltage)；以及进行一结晶工艺，使该非晶硅层转换成一多晶硅层。若该薄膜晶体管为一N沟道薄膜晶体管，且该等离子体为含氧等离子体，可将该N沟道薄膜晶体管的启动电压向负方向偏移调整。若该薄膜晶体管为一P沟道薄膜晶体管，且该等离子体是含氧等离子体，可将该P沟道薄膜晶体管的启动电压向正方向偏移调整。
依据本发明的一实施例，本发明提供一种制作低温多晶硅薄膜晶体管的方法，包括：提供一透光衬底；于该衬底上沉积至少一缓冲层；于一化学气相沉积(chemical vapor deposition，CVD)反应室内进行一化学气相沉积(CVD)工艺，以于该缓冲层上沉积一非晶硅层；于该CVD反应室内，利用一等离子体接触该非晶硅层；藉以原位(in-situ)调整该薄膜晶体管的启动电压；及进行一结晶工艺，使该非晶硅层转换成一多晶硅层。
附图说明
为使本发明的特征及技术内容清晰，将参照以下有关本发明的详细说明与附图来说明本发明。然而附图仅供参考与说明用，并非用来对本发明加以限制，其中：
图1至图8为现有制作一低温多晶硅薄膜晶体管的方法示意图；
图9至图15为依据本发明一优选实施例的剖面示意图；
图16为根据本发明一实施例所进行的启动电压调整曲线图；以及
图17为根据本发明一实施例所进行的启动电压调整曲线图。
附图中的附图标记说明如下：
1 绝缘衬底
10 低温多晶硅薄膜晶体管
12 缓冲层 14 非晶硅膜
14′ 多晶硅层 16 多晶硅岛
18 光致抗蚀剂 22 栅极绝缘层
26 光致抗蚀剂 28 金属栅极
100 绝缘衬底
101 低温多晶硅薄膜晶体管
112 缓冲层 114 非晶硅膜
114′ 多晶硅层 116 多晶硅岛
118 光致抗蚀剂 122 栅极绝缘层
126 光致抗蚀剂 128 金属栅极
具体实施方式
请参考图9至图15，图9至图15为依据本发明一优选实施例的剖面示意图。如图9所示，本发明低温多晶硅薄膜晶体管101制作于一绝缘衬底100之上，绝缘衬底100由透光的材料所构成，通常为一玻璃衬底、一石英(quartz)衬底或是一塑料(plastic)衬底。首先，于绝缘衬底100的表面上沉积一缓冲层(buffer layer)112，其可以为氮化硅膜、氧化硅膜，或氮化硅/氧化硅双层膜。接着，于缓冲层112上形成一非晶硅(amorphous silicon)膜114。非晶硅膜114在一等离子体增强气相沉积(PECVD)设备中进行。随后，在同一设备中，利用一氧化二氮(N2O)等离子体接触非晶硅膜114表面，以调整薄膜晶体管启动电压。依据本发明的优选实施例，一氧化二氮(N2O)等离子体是在一氧化二氮气体流量为1000sccm，380℃的温度下，射频功率(RFpower)小于500瓦(W)，优选在100W左右，若换算成功率密度(powerdensity)，以40厘米×32厘米的面板尺寸为例，其功率密度为100W/(40cm×32cm)＝0.078W/cm2。对于N型薄膜晶体管而言，图16显示在上述条件下所进行的启动电压调整曲线，由10秒至50秒的不同工艺时间，N型薄膜晶体管的启动电压可由原先的2.5伏特(V)分别降至1.4V以及0.4V。对于P型薄膜晶体管而言，图17显示在上述条件下所进行的启动电压调整曲线，由10秒至50秒的不同工艺时间，P型薄膜晶体管的启动电压可由原先的-2.4伏特(V)分别降至-4.2V以及-5.6V。随后，可进行脱氢工艺(dehydrogenation)。
虽然，一氧化二氮(N2O)等离子体乃为半导体工艺上常用的气体等离子体，然而，将其用在薄膜晶体管启动电压的调整乃前所未见的创新。如此，即可不用较昂贵的离子注入工艺，而可改以原位(in-situ)进行启动电压的调整，也即，直接于沉积完非晶硅膜114之后，于同一CVD反应室中进行，十分节省成本并可提高产能。对于N型薄膜晶体管而言，若要提高启动电压值，依据本发明的优选实施例，是采用氨气(NH3)等离子体。此外，申请人更意外地发现除了一氧化二氮(N2O)等离子体之外，利用氧气等离子体亦可达到同样调整薄膜晶体管启动电压的目的。利用等离子体调整启动电压的另一优点在于等离子体可以在非晶硅膜114表面上形成厚度仅有十几埃(angstrom)的氧化薄膜，可藉此在后续结晶过程中，使非晶硅转换成较大颗粒的多晶硅结构，提高薄膜晶体管元件的效能。
如图10所示，接着进行一结晶工艺，例如准分子激光退火(excimer laserannealing，ELA)或照光工艺，使非晶硅膜114再结晶(re-crystallize)成为一多晶硅层114′。依据本发明的另一优选实施例，上述利用等离子体调整薄膜晶体管启动电压的步骤，也可在完成结晶工艺(例如激光退火或照光)之后进行。如图11所示，进行一光刻蚀刻工艺，以定义多晶硅层114′成为多个多晶硅岛116有源区图案。依据本发明的又一优选实施例，上述利用等离子体调整薄膜晶体管启动电压的步骤，亦可在多个多晶硅岛116定义完成之后进行。
如图12所示，接着以光致抗蚀剂118定义NMOS掺杂区域，并进行N型离子注入形成NMOS的漏极与源极。如图13所示，接着沉积一栅极绝缘层122，并在栅极绝缘层122上，以光致抗蚀剂126定义PMOS掺杂区域，并进行P型离子注入形成PMOS的漏极与源极。
如图14所示，在去除光致抗蚀剂126之后，随后进行一活化(activation)工艺，使源极以及漏极内的杂质被高度活化。活化的过程除了将离子移至正确的晶格位置外，也有将离子注入时所造成的晶格缺陷(lattice defect)予以修补的作用。如图15所示，接着进行一金属溅镀工艺，以及一金属蚀刻工艺，以于栅极绝缘层122上定义出栅极128。
与现有技术相比，本发明藉由等离子体处理方式，达到调整启动电压的目的。利用NH3等离子体处理可用以调整I-V曲线往正的方向偏移，而利用N2O等离子体处理可用以调整I-V曲线往负的方向偏移。藉由调整RF功率以及等离子体处理时间可以决定启动电压的偏移量。
以上所述仅为本发明的优选实施例，凡依本发明权利要求书所做的均等变化与修饰，皆应属本发明专利的涵盖范围。
Claims (16)
1.一种制作薄膜晶体管的方法，包括：
提供一衬底；
于该衬底上沉积一非晶硅层；
利用一等离子体接触该非晶硅层，以调整该薄膜晶体管的启动电压；以及
进行一结晶工艺，使该非晶硅层转换成一多晶硅层。
2.如权利要求1所述的方法，其中沉积该非晶硅层之前，另包括有以下步骤：
于该衬底上沉积至少一缓冲层。
3.如权利要求2所述的方法，其中该缓冲层包括氮化硅层。
4.如权利要求2所述的方法，其中该缓冲层包括氧化硅层。
5.如权利要求1所述的方法，其中该等离子体是含氧等离子体，可将该薄膜晶体管的启动电压向负方向偏移调整。
6.如权利要求5所述的方法，其中该含氧等离子体为N2O等离子体。
7.如权利要求5所述的方法，其中该含氧等离子体为氧气等离子体。
8.如权利要求1所述的方法，其中该等离子体是氨气等离子体，可将该薄膜晶体管的启动电压向正方向偏移调整。
9.一种制作低温多晶硅薄膜晶体管的方法，包括：
提供一透光衬底；
于该衬底上沉积至少一缓冲层；
于一化学气相沉积反应室内进行一化学气相沉积工艺，以于该缓冲层上沉积一非晶硅层；
于该化学气相沉积反应室内，利用一等离子体接触该非晶硅层，藉以原位调整该薄膜晶体管的启动电压；以及
进行一结晶工艺，使该非晶硅层转换成一多晶硅层。
10.如权利要求9所述的方法，其中该缓冲层包括氮化硅层。
11.如权利要求9所述的方法，其中该缓冲层包括氧化硅层。
12.如权利要求9所述的方法，其中该等离子体为含氧等离子体，可将该薄膜晶体管的启动电压向负方向偏移调整。
13.如权利要求12所述的方法，其中该含氧等离子体为N2O等离子体。
14.如权利要求12所述的方法，其中该含氧等离子体为氧气等离子体。
15.如权利要求9所述的方法，其中该等离子体为氨气等离子体，可将该薄膜晶体管的启动电压向正方向偏移调整。
16.如权利要求9所述的方法，其中该等离子体在小于500瓦的射频功率下形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 03108625 CN1265428C (zh) | 2003-04-02 | 2003-04-02 | 一种制作薄膜晶体管的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 03108625 CN1265428C (zh) | 2003-04-02 | 2003-04-02 | 一种制作薄膜晶体管的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1534722A CN1534722A (zh) | 2004-10-06 |
| CN1265428C true CN1265428C (zh) | 2006-07-19 |
Family
ID=34283157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 03108625 Expired - Lifetime CN1265428C (zh) | 2003-04-02 | 2003-04-02 | 一种制作薄膜晶体管的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1265428C (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100386690C (zh) * | 2005-05-24 | 2008-05-07 | 友达光电股份有限公司 | 在液晶显示器中形成薄膜晶体管的方法 |
| TWI476917B (zh) * | 2009-04-16 | 2015-03-11 | Semiconductor Energy Lab | 半導體裝置和其製造方法 |
| CN102023431B (zh) * | 2009-09-18 | 2013-06-12 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN104124206A (zh) * | 2013-04-23 | 2014-10-29 | 上海和辉光电有限公司 | Ltps阵列基板的制造方法 |
| CN105655355A (zh) * | 2016-02-01 | 2016-06-08 | 武汉华星光电技术有限公司 | 一种阵列基板的制造方法 |
-
2003
- 2003-04-02 CN CN 03108625 patent/CN1265428C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1534722A (zh) | 2004-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4562835B2 (ja) | 半導体装置の作製方法 | |
| CN100530542C (zh) | 半导体器件的制造方法 | |
| Lee et al. | 42.2: World's largest (15‐inch) XGA AMLCD panel using IGZO oxide TFT | |
| CN100505313C (zh) | 半导体器件及其制造方法 | |
| KR100241828B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN105097951B (zh) | 用以制造高效能金属氧化物和金属氮氧化物薄膜晶体管的栅极介电层处理 | |
| US7777231B2 (en) | Thin film transistor and method for fabricating same | |
| US6037017A (en) | Method for formation of multilayer film | |
| JP4158055B2 (ja) | 薄膜トランジスタを製造する方法 | |
| US5834071A (en) | Method for forming a thin film transistor | |
| TW200423408A (en) | Low temperature poly-Si thin film transistor and method of manufacturing the same | |
| JP2001051292A (ja) | 半導体装置および半導体表示装置 | |
| CN1265428C (zh) | 一种制作薄膜晶体管的方法 | |
| JP2001274404A (ja) | 薄膜トランジスタおよびその製造方法 | |
| US6861338B2 (en) | Thin film transistor and method of manufacturing the same | |
| US8058649B2 (en) | Thin-film transistor and method of manufacturing the same | |
| JP3452679B2 (ja) | 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置 | |
| KR100205069B1 (ko) | 다결정 실리콘 박막 트랜지스터의 제조방법 | |
| JP3029288B2 (ja) | 液晶表示装置 | |
| JP2001230419A (ja) | 液晶表示装置の製造方法及び製造装置及び液晶表示装置 | |
| JPH04313273A (ja) | マイクロクリスタルシリコン薄膜半導体装置及びそれを用いた液晶表示装置 | |
| CN100555587C (zh) | 低温多晶硅薄膜晶体管及其制造方法 | |
| JPH06124889A (ja) | 薄膜状半導体装置の作製方法 | |
| JP5159005B2 (ja) | 半導体装置の作製方法 | |
| CN1508855A (zh) | 形成多晶硅层的方法以及制造多晶硅薄膜晶体管的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20060719 |
|
| CX01 | Expiry of patent term |