CN100386690C - 在液晶显示器中形成薄膜晶体管的方法 - Google Patents

在液晶显示器中形成薄膜晶体管的方法 Download PDF

Info

Publication number
CN100386690C
CN100386690C CNB2005100728518A CN200510072851A CN100386690C CN 100386690 C CN100386690 C CN 100386690C CN B2005100728518 A CNB2005100728518 A CN B2005100728518A CN 200510072851 A CN200510072851 A CN 200510072851A CN 100386690 C CN100386690 C CN 100386690C
Authority
CN
China
Prior art keywords
gate insulator
thin film
film transistor
mentioned
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2005100728518A
Other languages
English (en)
Other versions
CN1869793A (zh
Inventor
丁进国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Priority to CNB2005100728518A priority Critical patent/CN100386690C/zh
Publication of CN1869793A publication Critical patent/CN1869793A/zh
Application granted granted Critical
Publication of CN100386690C publication Critical patent/CN100386690C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

在液晶显示器中形成薄膜晶体管的工艺中，首先在透明基板上依序形成一层缓冲层以及一层多晶硅层。之后，利用等离子处理的方式在多晶硅层的表面上形成栅极绝缘层，其中等离子可包含氧，氮，或是同时包含两者，而处理的温度约在300-600℃之间。接着，在上述的栅极绝缘层上形成一层栅极层，并且在栅极层的两旁形成源极与漏极。

Description

在液晶显示器中形成薄膜晶体管的方法
技术领域
本发明是涉及一种在液晶显示器中形成薄膜晶体管的方法，特别是涉及一种在薄膜晶体管液晶显示器中形成高击穿电压栅极绝缘层的方法。
现有技术
目前，在液晶显示器中的驱动元件中，一般会使用薄膜晶体管，因为薄膜晶体管具有反应快的特性使得显示器的品质较佳。目前，薄膜晶体管的结构有底部栅极与顶部栅极两种。在图1中，介绍一种形成顶部栅极的薄膜晶体管在各步骤中的结构示意图。
图1A中，在玻璃基板100上沉积一层缓冲层102以及一层非晶硅层104，其中缓冲层102的材料可选择氧化硅或者氮化硅。然后，如图1B所示，经由准分子激光退火(Excimer Laser Annealing；ELA)，或连续结晶硅(Continuous Grain Silicon；CGS)，连续侧边固化(Sequential Lateral Solidification；SLS)，金属诱发结晶(MetalInduced Crystallization；MIC)，或者金属诱发侧边结晶(Metal InducedLateral Crystallization；MILC)等方式将非晶硅层104形成多晶硅层106。之后，在图1C中，使用等离子增益化学气相沉积(PECVD)法或低压化学气相沉积(LPCVD)方式将栅极氧化层108沉积在多晶硅层106上。沉积的方式使用硅甲烷与N2O或O2反应形成氧化硅，或者使用四乙基硅甲烷(TEOS)分解成氧化硅。接着，如图1D所示，在栅极氧化层108上形成栅极金属层110。形成的方式包括将金属层沉积在栅极氧化层上，然后使用光学微影以及蚀刻的方式将栅极的图案转移到金属层上。在图1E中，以离子注入机(ion implanter)或离子喷射器(ion shower)的方式在多晶硅层106内形成轻掺杂漏极区112，处于栅极金属层110的两侧。之后，如图1F所示，在栅极层110的侧壁上形成间隙壁114。然后，在图1G中，以离子注入的方式在多晶硅层106内形成源极与漏极区域116，处于栅极金属层110的两侧。
因为传统使用化学气相沉积法，不论是等离子增益化学气相沉积或低压化学气相沉积，所沉积的栅极氧化(gate oxide)层，其击穿电压(breakdown voltage)通常比较小而且多晶硅与氧化层的界面缺陷(interface defect)会比较多，容易产生漏电流。这样的栅极氧化层的质量对于未来元件的缩小与集成无法达到其需求。因此，为了提高栅极氧化层的质量，需要解决击穿电压过低与漏电流的问题；也即增加其击穿电压与减少栅极氧化层与多晶硅界面缺陷。
发明内容
鉴于在上述发明背景中传统上以化学气相沉积法形成的栅极氧化层所产生的诸多问题与缺点，本发明主要的目的在于提供一种利用等离子处理的方式形成栅极绝缘层。主要是利用已经形成的本质多晶硅(intrinsic polysilicon)与包含氧气或氮气的等离子在温度300-600℃下反应形成氧化硅，氮化硅或氮氧化硅等作为栅极绝缘层的介电材料。
本发明的另一目的是使利用等离子处理所形成的栅极绝缘层具由高的击穿电压。
本发明的又一目的是使利用等离子处理所形成的栅极绝缘层具有较低的界面缺陷，因而具有较低的漏电流。
本发明的再一目的是使用不同的反应气体，在等离子处理的过程中即可选择需要生长的栅极绝缘层的材料。
根据以上所述的目的，本发明提供了一种在液晶显示器中形成一个薄膜晶体管的方法，其步骤包含在一个透明基板上依序形成一层缓冲层与一层多晶硅层。之后，在该多晶硅层表面上以等离子处理多晶硅层以形成一层栅极绝缘层。然后，在上述的栅极绝缘层上形成一层栅极层。接着，在上述的多晶硅层内形成一个源极与一个漏极区域，处于上述栅极层的两侧。
本发明也提供了一种在薄膜晶体管液晶显示器中形成高击穿电压栅极绝缘层的方法，其步骤包括在一个透明基板上形成一层多晶硅层。之后，在300-600℃之间以等离子处理上述的多晶硅层以形成一层栅极绝缘层，其中形成等离子的反应气体可包括氧气或氮气，而上述栅极绝缘层可以是氧化硅，氮化硅，或者氮氧化硅。
附图的简要说明
图1是显示一种以传统的方式形成顶部栅极的薄膜晶体管在各步骤中的结构示意图；
图2是显示一种以本发明的方法形成顶部栅极的薄膜晶体管在各步骤中的结构示意图；以及
图3是显示以等离子处理形成栅极绝缘层的设备的结构示意图。
实施方法
本发明的一些实施例会详细说明如下。然而，除了详细说明的实施例外，本发明还可以广泛地在其它的实施例中施行，且本发明的范围不受限定，其以之后的权利要求书为准。
再者，为提供更清楚的说明以及更易理解本发明，图所示的各部分并没有依照其相对尺寸绘图，某些尺寸与其他相关尺寸相比已经被夸大；不相关的细节部分也未完全绘出，以求图示的简洁。
本发明是利用本质多晶硅与包含氧或氮等气体的等离子，在温度300-600℃下反应，然后形成栅极绝缘层。如果反应气体主要以氧气为主，则栅极绝缘层为氧化硅。如果反应气体以氮气为主，则栅极绝缘层为氮化硅。如果反应气体包含氧气与氮气，则栅极绝缘层可以是氮氧化硅。因为由本质多晶硅所形成的栅极绝缘层，经过高温处理后会变得更致密，因此也就可以得到更高的击穿电压。而且栅极绝缘层与多晶硅之间的界面特性也较佳，因此漏电流也可以降低。再者，将透明基板放置在可旋转的平台(Table)上，可以增加栅极绝缘层薄膜的薄膜厚度的均匀性。
本发明提供一种在液晶显示器中形成一个薄膜晶体管的方法，其步骤包括在一个透明基板上依序形成一层缓冲层与一层多晶硅层，其中的透明基板可以是玻璃基板或者其他的高分子聚合物。上述的多晶硅层的形成方式可以是先在上述缓冲层上沉积非晶硅层，然后以退火的方式将非晶硅层转换成多晶硅层。上述的退火的方式可以是准分子激光退火。然而，也有其他的方式直接形成多晶硅层，例如连续结晶硅，连续侧边固化，金属诱发结晶，金属诱发侧边结晶(，或者固相结晶化(Solid Phase Crystallization；SPC)。之后，在该多晶硅层表面上以等离子处理多晶硅层以形成一层栅极绝缘层。然后，在上述栅极绝缘层上形成一层栅极层。在多晶硅层内形成轻掺杂漏极区域，处于栅极层两侧，并且在栅极层侧壁上形成间隙壁。接着，在上述多晶硅层内形成一个源极与一个漏极区域，处于所述栅极层两侧。
其中等离子处理步骤是在温度300-600℃之间，而成为上述等离子的反应气体可包括氧气或氮气，例如O2，N2，H2O，NH3，N2O。当反应气体主要为氧气时，例如O2，N2O或H2O，上述栅极绝缘层为氧化硅。当反应气体主要为氮气时，例如N2O，N2或NH3，上述栅极绝缘层为氮化硅。当反应气体包含氧气与氮气时，例如O2，N2，H2O，N2O，与NH3，上述栅极绝缘层可以是氮氧化硅。
本发明同时提供一种在薄膜晶体管液晶显示器中形成高击穿电压栅极绝缘层的方法，其步骤包括在一个透明基板上形成一层多晶硅层。之后，在300-600℃之间以等离子处理上述多晶硅层以形成一层栅极绝缘层，其中形成等离子的反应气体可包括氧气或氮气或者两者都包括，例如氧化氢，氧气，或者氧化氮。上述栅极绝缘层可以是氧化硅，氮化硅，氮气，或是氮氧化硅。
在上述等离子处理步骤中优选的温度在450-550℃之间。上述透明基板在等离子处理步骤中会旋转。在等离子处理步骤之前可引入惰性气体清洁并去除多晶硅层表面的自然氧化层。
本发明的优选实施方式，将会参照图2所显示的各步骤的结构示意图进行详细的说明。
如图2A所示，在一个透明基板200上形成一层缓冲层202。透明基板200的材料可以使用玻璃基板，压克力，或透明塑胶等高分子聚合物。缓冲层202可以使用氧化硅或氮化硅。缓冲层202的材料会主要选择与硅晶格的晶格常数相匹配的材料，并且需要考虑光线的通透性，工艺的简易与优良率等。一般而言，氧化硅是很好的一个材料，因为现有氧化硅的沉积，例如等离子增益化学气相沉积法或低压化学气相沉积法，都是很成熟的工艺。再者，缓冲层202还可以防止透明基板200的金属离子进入到非晶硅层中，造成元件漏电流的产生。在一个实施例中，缓冲层202的厚度约为1000-4000埃。
本实施例对于形成多晶硅的方式是以先形成非晶硅然后经由退火的方式形成多晶硅作为说明。然而，以可以直接形成多晶硅层，其形成的方式有连续结晶硅，连续侧边固化，金属诱发结晶，金属诱发侧边结晶，或固相结晶化。
接着，在缓冲层上形成一层非晶硅层204。非晶硅层204的形成方式可以使用目前成熟的等离子增益化学气相沉积法或低压化学气相沉积法。一种方式是使用氢气去分解作为硅的前驱物的硅甲烷，或者硅乙烷。以等离子增益化学气相沉积法为例，工艺的温度约为200-600℃，反应室的压力约为0.1-2000mtorr，氢气的流量约为20-1000SCCM而硅甲烷的流量约为50-1000SCCM。沉积的非晶硅层104的厚度约为50-500埃。
如图2B所示，将非晶硅层104退火形成多晶硅层106。多晶硅层106的半导体特性比非晶硅好，因此需要将非晶硅转换成多晶硅。最简单的转换方式是直接升温退火的方式，但是必须考虑到透明基板200所能承受的温度。在本发明中，优选退火的方式可以是准分子激光退火方式。
接着，如图2C所示，在300-600℃之间以等离子220处理多晶硅层206的表面以形成栅极绝缘层208。等离子220的选择主要由栅极绝缘层208的材料所决定。这里使用的等离子220可以使用包含氧的等离子，以形成氧化硅的栅极绝缘层208，也可以使用含氮的等离子以形成氮化硅的栅极绝缘层208。再者，也可以同时使用含有氧与氮的等离子以形成氮氧化硅的栅极绝缘层208。
如果栅极绝缘层208为氧化硅，则等离子220的输入气体可以为O2、H2O、或N2O，输入气体的流量约为20-5000SCCM，反应室压力约为1-1000mtorr，优选的温度约为450-550℃。以上述的条件，形成的氧化硅的厚度约为100-1000埃。如果栅极绝缘层为氮化硅，则等离子220的输入气体可以为N2、N3H、N2O，输入气体的流量约为20-5000SCCM，反应室压力约为1-1000mtorr，优选的温度约为450-550℃。以上述的条件，形成的氮化硅的厚度约为100-1000埃。如果栅极绝缘层为氮氧化硅，则等离子220的输入气体可以为O2、H2O、N2O、N3H，NO，输入气体的流量约为20-5000SCCM，反应室压力约为1-1000mtorr，优选的温度约为450-550℃。以上述的条件，形成的氮氧化硅的厚度约为100-1000埃。
之后，如图2D所示，在栅极绝缘层208上形成栅极层210。形成的方式包含了几个步骤：在栅极绝缘层208上沉积金属层，在金属层上形成光刻胶层，以光学微影的方式将栅极的图案转移到光刻胶层上，以光刻胶层为遮罩蚀刻金属层，以及去除光刻胶层。在上述的工艺中，金属的材料可以是铝，铬，镍，镉，或是上述其中的合金。金属层的沉积方式可以是化学气相沉积或物理气相沉积。光刻胶层可以使用正光刻胶或者负光刻胶，其材料的使用取决于曝光的光线频率。蚀刻的方式可以是各向同性蚀刻或是各向异性蚀刻。
如图2E所示，接下来的步骤可以是选择性的。因为有轻掺杂漏极区212的晶体管有较佳的元件特性。以离子注入机或是离子喷射器的方式将杂质注入到多晶硅层206中。这里掺杂的粒子主要是可以提供作为导电载流子的电子的元素，一般会是五价的元素，例如磷，或者砷。轻掺杂的意思是指掺杂的浓度比源极/漏极低，大约低于每平方厘米103个。
如图2F所示，之后的步骤是在栅极金属层210的侧壁形成间隙壁214。形成的方式包括，先沉积一层共形的(conformal)介电层，然后以各向异性蚀刻的方式进行蚀刻。这个步骤有几个优点，之后离子注入形成的源极/漏极区遮住该轻掺杂漏极区212，以及提供栅极与源极/漏极区的间的较佳的电性隔离。
如图2G所示，以离子注入机或是以离子喷射器的方式将杂质注入到多晶硅层206中形成源极与漏极区域216。这里掺杂的粒子与之前轻掺杂漏极区212注入的杂质可以是相同或是不相同的。掺杂的浓度比轻掺杂漏极区212高。
图3是显示等离子处理步骤中的反应室的结构示意图。导管302将反应气体304与载流气体引入到反应室300中，基板200放置在托架平台320上。在反应室300中提供射频电源306，让反应气体304形成等离子。反应室300靠近托架平台320有一个加热器308，将基板200加热至适当的温度，反应气体即可以在基板200上与多晶硅反应成为栅极绝缘层。托架平台200可以旋转，使得在多晶硅的表面可以均匀地与反应气体反应，使得生长的栅极绝缘层的厚度均匀。另外，一个阀门310将反应室300内的气体抽出。
在这个步骤中，先是在开始的时候将惰性气体，例如氩气，导入到反应室300中，进行清洁的动作，并且可以去除在多晶硅表面的自然氧化(native oxide)层。气体输入的流量约为1000-8000SCCM，持续时间约为10-60秒。然后关闭惰性气体，输入反应气体，并且调整射频的功率，以调整所产生的等离子浓度。对反应室300加热至适当的温度。使反应平台进行旋转，旋转的频率约为每分钟1-100转。反应室的压力约为1-1000mtorr。
由等离子处理的方式所形成的栅极绝缘层，不论是硅的氧化物，氮化物或氮氧化物，都是由多晶硅层与等离子反应所产生的。以这种方式形成的栅极绝缘层相比于以前的化学气相沉积法有较佳的质量，材料的致密性高，因此可以有较高的击穿电压。另外，由多晶硅层与等离子反应所产生的栅极绝缘层与多晶硅之间的缺陷相比于以前的化学气相沉积法较少，因此可以降低漏电流。
对熟悉此领域的技术人员，本发明虽以一个优选实施例阐明如上，然而其并非用以限定本发明精神。在不脱离本发明的精神与范围内所作的修改与类似的安排，均应包含在下述的权利范围内，这样的范围应该与覆盖所有修改与类似结构的最宽广的诠释一致。因此，阐明如上的本发明的一个优选实施例，可用来鉴别不脱离本发明的精神与范围内所作的各种改变。

Claims (21)

1.一种在液晶显示器中形成一个薄膜晶体管的方法，包括：
依次在一个透明基板上形成一层缓冲层与一层多晶硅层；
以等离子处理该多晶硅层以形成一层栅极绝缘层；
在该栅极绝缘层上形成一层栅极层；以及
在该多晶硅层内形成一个源极与一个漏极区域，处于该栅极层两侧。
2.如权利要求1所述的形成薄膜晶体管的方法，其中上述等离子处理步骤是在温度300-600℃之间。
3.如权利要求2所述的形成薄膜晶体管的方法，其中上述等离子包括氧。
4.如权利要求3所述的形成薄膜晶体管的方法，其中上述等离子包括氮。
5.如权利要求3所述的形成薄膜晶体管的方法，其中上述栅极绝缘层为氧化硅。
6.如权利要求4所述的形成薄膜晶体管的方法，其中上述栅极绝缘层为氮氧化硅。
7.如权利要求2所述的形成薄膜晶体管的方法，其中上述等离子包括氮。
8.如权利要求7所述的形成薄膜晶体管的方法，其中上述栅极绝缘层为氮化硅。
9.如权利要求4所述的形成薄膜晶体管的方法，其中上述栅极绝缘层包含氧化硅与氮化硅。
10.如权利要求1所述的形成薄膜晶体管的方法，其中上述缓冲层为氧化硅或氮化硅。
11.如权利要求1所述的形成薄膜晶体管的方法，其中上述形成该多晶硅层的方法包括：
在该缓冲层上沉积一层非晶硅层；以及
以准分子激光退火方式将该非晶硅层转换成该多晶硅层。
12.如权利要求1所述的形成薄膜晶体管的方法，其中上述形成该多晶硅层的方法为连续结晶硅，连续侧边固化，金属诱发结晶，金属诱发侧边结晶，或是固相结晶化其中之一。
13.如权利要求1所述的形成薄膜晶体管的方法，在该形成源极、漏极区域步骤之前还包含：
在该多晶硅层内形成轻掺杂漏极区域，处于该栅极层两侧；以及
在该栅极层侧壁上形成间隙壁。
14.如权利要求1所述的形成薄膜晶体管的方法，其中上述透明基板为玻璃基板。
15.一种在薄膜晶体管液晶显示器中形成高击穿电压栅极绝缘层的方法，包括：
提供一个透明基板；
在该基板上形成一层多晶硅层；
在300-600℃之间以等离子处理该多晶硅层以形成一层栅极绝缘层，其中上述等离子包括氧或包括氮，而该栅极绝缘层为氧化硅，氮化硅，或氮氧化硅。
16.如权利要求15所述的形成高击穿电压栅极绝缘层的方法，其中上述以等离子处理的步骤的温度是在450-550℃之间。
17.如权利要求16所述的形成高击穿电压栅极绝缘层的方法，其中上述等离子包括氧与氮。
18.如权利要求17所述的形成高击穿电压栅极绝缘层的方法，其中上述透明基板在该等离子处理步骤中旋转。
19.如权利要求18所述的形成高击穿电压栅极绝缘层的方法，其中上述以等离子处理的步骤所引入的气体为氧化氢，氧气，氮气，或氧化氮。
20.如权利要求19所述的形成高击穿电压栅极绝缘层的方法，其中上述栅极绝缘层为氮氧化硅。
21.如权利要求15所述的形成高击穿电压栅极绝缘层的方法，在等离子处理步骤之前还包括引入惰性气体清洁并去除该多晶硅层表面的自然氧化层。
CNB2005100728518A 2005-05-24 2005-05-24 在液晶显示器中形成薄膜晶体管的方法 Expired - Fee Related CN100386690C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2005100728518A CN100386690C (zh) 2005-05-24 2005-05-24 在液晶显示器中形成薄膜晶体管的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2005100728518A CN100386690C (zh) 2005-05-24 2005-05-24 在液晶显示器中形成薄膜晶体管的方法

Publications (2)

Publication Number Publication Date
CN1869793A CN1869793A (zh) 2006-11-29
CN100386690C true CN100386690C (zh) 2008-05-07

Family

ID=37443489

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100728518A Expired - Fee Related CN100386690C (zh) 2005-05-24 2005-05-24 在液晶显示器中形成薄膜晶体管的方法

Country Status (1)

Country Link
CN (1) CN100386690C (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108346561B (zh) * 2018-02-09 2020-12-22 信利（惠州）智能显示有限公司 栅极绝缘层成膜前的多晶硅层处理方法及处理系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353236A (ja) * 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd ポリシリコン薄膜トランジスタの製造方法
CN1386301A (zh) * 2000-07-18 2002-12-18 皇家菲利浦电子有限公司 薄膜晶体管及其制造
CN1534722A (zh) * 2003-04-02 2004-10-06 友达光电股份有限公司 一种制作薄膜晶体管的方法
JP2004288864A (ja) * 2003-03-20 2004-10-14 Seiko Epson Corp 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器
US20040229411A1 (en) * 1999-11-19 2004-11-18 U.S. Philips Corporation Top gate thin-film transistor and method of producing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040229411A1 (en) * 1999-11-19 2004-11-18 U.S. Philips Corporation Top gate thin-film transistor and method of producing the same
CN1386301A (zh) * 2000-07-18 2002-12-18 皇家菲利浦电子有限公司 薄膜晶体管及其制造
JP2002353236A (ja) * 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd ポリシリコン薄膜トランジスタの製造方法
JP2004288864A (ja) * 2003-03-20 2004-10-14 Seiko Epson Corp 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器
CN1534722A (zh) * 2003-04-02 2004-10-06 友达光电股份有限公司 一种制作薄膜晶体管的方法

Also Published As

Publication number Publication date
CN1869793A (zh) 2006-11-29

Similar Documents

Publication Publication Date Title
EP0598410B1 (en) A method of manufacturing a semiconductor device
US7723781B2 (en) Vertical thin-film transistor with enhanced gate oxide
US7504289B2 (en) Process for forming an electronic device including transistor structures with sidewall spacers
US5817549A (en) Method for manufacturing a semiconductor device
US7420202B2 (en) Electronic device including a transistor structure having an active region adjacent to a stressor layer and a process for forming the electronic device
US20030155582A1 (en) Gate dielectric structures for integrated circuits and methods for making and using such gate dielectric structures
US6905920B2 (en) Method for fabrication of field-effect transistor to reduce defects at MOS interfaces formed at low temperature
WO2004079826A1 (ja) 薄膜トランジスタの製造方法、及び表示装置と電子機器
US6815717B2 (en) Thin-film transistor and method of manufacturing the same
EP3817031A1 (en) Boron nitride layer, apparatus including the same, and method of fabricating the boron nitride layer
US20130023111A1 (en) Low temperature methods and apparatus for microwave crystal regrowth
WO2008029582A1 (fr) Dispositif semi-conducteur, procédé de fabrication du dispositif semi-conducteur, et dispositif d'affichage
US7186663B2 (en) High density plasma process for silicon thin films
US7786021B2 (en) High-density plasma multilayer gate oxide
US20090155988A1 (en) Element of low temperature poly-silicon thin film and method of making poly-silicon thin film by direct deposition at low temperature and inductively-coupled plasma chemical vapor deposition equipment therefor
JP2001189275A (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
CN100386690C (zh) 在液晶显示器中形成薄膜晶体管的方法
JP4115789B2 (ja) 半導体装置の製造方法
JP3443909B2 (ja) 半導体膜形成方法、半導体装置の製造方法及び半導体装置
JP4337554B2 (ja) 半導体装置の製造方法
Froggatt et al. Near-intrinsic microcrystalline silicon for use in thin film transistors
Higashi et al. Development of high-performance polycrystalline silicon thin-film transistors (TFTs) using defect control process technologies
JP4337555B2 (ja) 半導体装置の製造方法
JP3173758B2 (ja) 半導体装置およびその作製方法
JPH03265142A (ja) 薄膜トランジスタおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080507

Termination date: 20210524

CF01 Termination of patent right due to non-payment of annual fee