CN100555587C - 低温多晶硅薄膜晶体管及其制造方法 - Google Patents
低温多晶硅薄膜晶体管及其制造方法 Download PDFInfo
- Publication number
- CN100555587C CN100555587C CNB031223184A CN03122318A CN100555587C CN 100555587 C CN100555587 C CN 100555587C CN B031223184 A CNB031223184 A CN B031223184A CN 03122318 A CN03122318 A CN 03122318A CN 100555587 C CN100555587 C CN 100555587C
- Authority
- CN
- China
- Prior art keywords
- mentioned
- film transistor
- low
- polysilicon film
- temperature polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Abstract
一种低温多晶硅薄膜晶体管及其制造方法，此低温多晶硅薄膜晶体管包括一个沟道区，其制造方法的特征在于对沟道区进行等离子体处理工艺，以调整低温多晶硅薄膜晶体管的激活电压。由于进行等离子体处理即可调整低温多晶硅薄膜晶体管的激活电压，所以可增加工艺弹性。
Description
技术领域
本发明是有关于一种低温多晶硅(low temperature poly-Si，简称LTPS)薄膜晶体管(thin film transistor，简称TFT)及其制作方法，且特别是关于一种工艺弹性高的低温多晶硅薄膜晶体管的制作方法。
背景技术
随着高科技的发展，数字化的视讯或影像装置已经成为在一般日常生活中所常见的产品。这些数字化的视讯或影像装置中，显示器是一个重要组件。使用者可由显示器读取信息，或进而控制装置的运作。
而薄膜晶体管(TFT)可应用在液晶显示器(liquid crystal display，简称LCD)的驱动组件，使得此项产品成为桌上直式型平面显示器的主流，在个人计算机、游戏机、监视器等市场成为未来主导性产品。目前，在薄膜晶体管液晶显示器中有一种利用多晶硅技术所制得的薄膜晶体管，其电子迁移率较一般传统的非晶硅(amorphous silicon，简称a-Si)薄膜晶体管技术所得的电子迁移率大得多，因此可使薄膜晶体管组件做得更小，开口率增加(aperture ratio)进而增加显示器亮度，减少功率消耗的功能。另外，由于电子迁移率的增加可以将部份驱动电路随同薄膜晶体管工艺同时制造在玻璃基板上，大幅提升液晶显示面板的特性及可靠度，使得面板制造成本大幅降低，因此制造成本较非晶硅薄膜晶体管液晶显示器低出许多。再加上多晶硅具有厚度薄、重量轻、分辨率佳等特点，特别适合应用在要求轻巧省电的移动终端产品上。然而，以传统方式退火非晶硅形成多晶硅时，其形成温度需摄氏600度以上，故一般使用石英(quartz)作为基板。但是，石英基板成本比玻璃基板贵很多，且在基板尺寸的限制下，面板大约仅有2至3时，因此过去只能发展小型面板。
目前为了降低成本必须使用玻璃基板，故须使多晶硅的形成温度降低至摄氏500度以下。因此，许多降低多晶硅的形成温度的方法纷纷被采用，其中以激光热退火工艺较受瞩目，因为前述工艺均可生长高品质、无污染及低缺陷密度(low defect density)的多晶硅，以前述低温工艺制作的多晶硅薄膜晶体管又称为「低温多晶硅薄膜晶体管」。
另外，目前使用在低温多晶硅薄膜晶体管的激活电压(thresholdvoltage)的调整方式为离子植入工艺(ion implantation)或是离子射丛工艺(ion shower)。然而，前述工艺都必须使用离子植入工艺用机台，因而限定了它的工艺弹性。
发明内容
因此，本发明的目的是提供一种低温多晶硅薄膜晶体管及其制造方法，以在调整低温多晶硅薄膜晶体管的激活电压时可选择采用等离子体化学气相沉积机台，进而增加工艺弹性。
根据上述与其它目的，本发明提出一种低温多晶硅薄膜晶体管的制造方法，且此低温多晶硅薄膜晶体管包括一个沟道区，其特征在于对沟道区进行一个等离子体处理工艺，以调整低温多晶硅薄膜晶体管的激活电压，其中该等离子处理工艺是使用含氧等离子体或含氢等离子体的等离子气体，而上述含氧等离子体本身对于上述沟道区直接作用，以使上述激活电压往负的方向调整，且上述含氢等离子体本身对于上述沟道区直接作用，以使上述激活电压往正的方向调整。
本发明又提出一种低温多晶硅薄膜晶体管的制造方法，包括先在基板上形成一个非晶硅层。随后，进行等离子体处理(plasmatreatment)工艺，其中该等离子处理工艺是使用含氧等离子体或含氢等离子体的等离子气体，而上述含氧等离子体本身对于上述沟道区直接作用，以使上述激活电压往负的方向调整，且上述含氢等离子体本身对于上述沟道区直接作用，以使上述激活电压往正的方向调整。之后，进行激光热退火工艺，以使非晶硅层成为多晶硅层。接着，图案化多晶硅层，以形成数个岛状多晶硅层，再在每一岛状多晶硅层中分别形成一个沟道区与位于沟道区两侧的一个源极/漏极掺杂区。然后，在沟道区上形成一个栅极。
依照本发明的实施方法所述，上述进行等离子体处理工艺的步骤，是使用含氧的等离子体如一氧化二氮等离子体(N2O plasma)，以使薄膜晶体管的激活电压往负的方向调整，或者使用含氢的等离子体如氨等离子体(NH3 plasma)或氢等离子体(H2 plasma)，以使薄膜晶体管的激活电压往正的方向调整。另外，等离子体处理工艺更可以通过调整射频电源(RF Power)或工艺时间(process time)，以决定激活电压的改变量(shift)大小。
本发明另外提出一种低温多晶硅薄膜晶体管，包括一个多晶硅层、一个栅极以及一个栅极绝缘层。栅极绝缘层位于栅极与上述多晶硅层之间，其中多晶硅层具有一个沟道区，其特征在于沟道区的氧浓度在1E19-1E23 atoms/cc之间以及氮浓度在5E16-1E19 atoms/cc之间。
由于本发明利用既有的设备如等离子体化学气相沉积(PECVD)机台去进行等离子体处理工艺，以使薄膜晶体管的激活电压往正或负的方向调整，所以不需要像熟知那样必需采用离子植入工艺机台，故本发明可增进工艺弹性。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下：
附图说明
图1A至图1J是依照本发明之一的较佳实施例的低温多晶硅薄膜晶体管的制造工艺剖面图。
图式标示说明
100：基板
102：氮化硅层
104：氧化硅层
106：非晶硅层
108：等离子体处理工艺
110：激光
112：扫描方向
114a、114b：岛状多晶硅层
116、124、132：图案化光刻胶层
118、126、134：掺杂工艺
120、136：源极/漏极掺杂区
122：栅极绝缘层
128：浅掺杂漏极区域
130、138：沟道区
140a、140b：栅极
142：层间介电层
144、150：开口
146：源极/漏极接触金属
148：保护层
152：象素电极
具体实施方式
图1A至图1J是依照本发明之一较佳实施例的低温多晶硅(lowtemperature poly-Si，简称LTPS)薄膜晶体管(thin film transistor，简称TFT)的制造工艺剖面图。
请参照图1A，在基板100上先选择性地形成一个缓冲层(bufferlayer)，其中缓冲层例如是一氮化硅层102以及一氧化硅层104所组成的堆栈层，其作用在于增进基板100与后续形成的多晶硅层的附着性以及当基板100中有钠等金属离子时，用以防止基板100中的金属离子污染多晶硅层。然后，在氧化硅层104上形成一个非晶硅(amorphous silicon，又称a-Si)层106。
随后，请参照图1B，进行一个等离子体处理(plasma treatment)工艺108，以调整低温多晶硅薄膜晶体管的激活电压(thresholdvoltage)，其中等离子体处理工艺是利用既有的设备如等离子体化学气相沉积(PECVD)机台来进行的工艺，而它例如是使用含氧的等离子体如一氧化二氮等离子体(N2O plasma)，以使激活电压往负的方向调整，或者使用含氢的等离子体如氨等离子体(NH3 plasma)或氢等离子体(H2 plasma)，以使激活电压往正的方向调整。另外，等离子体处理工艺108更可以通过调整射频电源(RF Power)或工艺时间(process time)，以决定激活电压的改变量(shift)大小。
接着，请参照图1C，进行一个激光热退火工艺，例如是准分子激光退火工艺(excimer laser annealing，简称ELA)，且如图中代表激光110的空白箭头符号及其扫描方向112，以使熔融的非晶硅层106再结晶成为多晶硅层114。
然后，请参照图1D，图案化多晶硅层114，以形成数个岛状多晶硅层114a、114b。由于多晶硅本身的电子迁移率高，所以通常在进行薄膜晶体管数组的工艺时，可以在显示区外围的周边电路区制作周边电路，如互补式金氧半导体(CMOS)，所以之后描述同时形成P型与N型薄膜晶体管的CMOS工艺，其中岛状多晶硅层114a例如是预定形成P型薄膜晶体管的一部份，而岛状多晶硅层114b例如是预定形成N型薄膜晶体管的一部份。但是，本发明并非局限在同时制作P型与N型薄膜晶体管的制造工艺，而仅是以本实施例当作说明本发明特征的一个例子。
之后，请参照图1E，在基板100上形成一个图案化光刻胶层116，以覆盖岛状多晶硅层114a以及部分岛状多晶硅层114b，并暴露出岛状多晶硅层114b两侧上表面。之后，进行一个n+掺杂工艺118，以在岛状多晶硅层114b两侧形成N型薄膜晶体管的源极/漏极掺杂区120。
接着，请参照图1F，去除图案化光刻胶层116，再在岛状多晶硅层114a、114b及氧化硅层104上覆盖一个栅极绝缘层122。然后，在栅极绝缘层122上形成另一个图案化光刻胶层124，以覆盖岛状多晶硅层114a以及部分岛状多晶硅层114b，并暴露出岛状多晶硅层114b中邻近源极/漏极掺杂区120的部位。随后，进行一个n-掺杂工艺126，以形成N型薄膜晶体管的浅掺杂漏极区域128，同时定义出位于浅掺杂漏极区域128之间的沟道区130。
然后，请参照图1G，去除图案化光刻胶层124，再在栅极绝缘层122上形成另一个图案化光刻胶层132，以覆盖岛状多晶硅层114b以及部分岛状多晶硅层114a，并暴露出岛状多晶硅层114b两侧上表面的部位。随后，进行一个p+掺杂工艺134，以形成P型薄膜晶体管的源极/漏极掺杂区136，同时定义出位于源极/漏极掺杂区136之间的沟道区138。
之后，请参照图1H，去除图案化光刻胶层132。随后，可在形成栅极前进行一个活化工艺(activation)。接着，在沟道区138与130上形成栅极140a与140b。然后，在基板100上形成一个层间介电层(inter-layer dielectric，简称ILD)142，以覆盖岛状多晶硅层114a、114b与栅极140a、140b。
接着，请参照图1I，在层间介电层142与栅极绝缘层122中形成数个开口144，以暴露出源极/漏极掺杂区136与120，再形成数个源极/漏极接触金属146，源极/漏极接触金属146是通过开口144而与源极/漏极掺杂区136与120电性连接。
之后，请参照图1J，在基板100上形成一个保护层148，再在保护层148中形成另一个开口150，以暴露出部分源极/漏极接触金属146，其中保护层146例如氮化硅层。最后，形成一个象素电极152，象素电极152是通过开口150而与源极/漏极接触金属146电性连接，其中象素电极152的材质例如氧化铟锡(ITO)。由于本实施方式是利用既有的设备，去进行能够调整激活电压的等离子体处理工艺，以使薄膜晶体管的激活电压往正或负的方向调整，所以可增加工艺的弹性。
另外，从图1J可观察出本发明的低温多晶硅薄膜晶体管，是至少由岛状多晶硅层114a与114b、栅极140a与140b以及一个栅极绝缘层122所构成。而栅极140a与140b是位于基板100上、岛状多晶硅层114a与114b则位于栅极140a与140b与基板100之间、栅极绝缘层122则配置在栅极140a与140b和岛状多晶硅层114a与114b之间。而且，岛状多晶硅层114a与114b包括一个沟道区138、130以及源/漏极掺杂区域136、120，其中沟道区138、130是位于栅极140a与140b下、源/漏极掺杂区域136、120则位于沟道区138、130两侧。
此外，以一氧化二氮(N2O)等离子体为例，沟道区138、130中所含的氧(O)浓度(concentration)约在1E19-1E23atoms/cc之间，而氮(N)浓度则约在5E16-1E19atoms/cc之间。而且，本发明的低温多晶硅薄膜晶体管除了实施方式所描述的结构外，亦可应用于其它低温多晶硅薄膜晶体管中，例如是下栅极(bottom gate)型的低温多晶硅薄膜晶体管。
本发明的特点在于利用既有的设备如等离子体化学气相沉积机台，在进行激光热退火工艺之前，对非晶硅层进行等离子体处理工艺，以使薄膜晶体管的激活电压往正或负的方向调整，所以可增进工艺弹性，而不需像习知一定得使用离子植入工艺机台。
虽然本发明已以较佳实施例披露如上，然其并非用来限定本发明，任何熟悉此技术者，在不脱离本发明的精神和范围内，应该可以作出各种改变与润饰，因此本发明的保护范围应该视后附的权利要求所界定的为准。
Claims (34)
1.一种低温多晶硅薄膜晶体管的制造方法，适于形成低温多晶硅薄膜晶体管，上述低温多晶硅薄膜晶体管包括一个沟道区，其特征在于对上述沟道区进行一个等离子体处理工艺，以调整上述低温多晶硅薄膜晶体管的激活电压，其中该等离子处理工艺是使用含氧等离子体或含氢等离子体的等离子气体，而上述含氧等离子体本身对于上述沟道区直接作用，以使上述激活电压往负的方向调整，且上述含氢等离子体本身对于上述沟道区直接作用，以使上述激活电压往正的方向调整。
2.如权利要求1所述的低温多晶硅薄膜晶体管的制造方法，其中上述含氧等离子体包括一氧化二氮等离子体。
3.如权利要求1所述的低温多晶硅薄膜晶体管的制造方法，其中上述含氢等离子体包括氨等离子体。
4.如权利要求1所述的低温多晶硅薄膜晶体管的制造方法，其中上述含氢等离子体包括氢等离子体。
5.如权利要求1所述的低温多晶硅薄膜晶体管的制造方法，其中对上述沟道区进行上述等离子体处理工艺的步骤更包括通过调整射频电源，以决定上述激活电压的改变量大小。
6.如权利要求1所述的低温多晶硅薄膜晶体管的制造方法，其中对上述沟道区进行上述等离子体处理工艺的步骤更包括通过调整上述等离子体处理工艺的工艺时间，以决定上述激活电压的改变量大小。
7.一种低温多晶硅薄膜晶体管的制造方法，包括：
在基板上形成非晶硅层；
进行等离子体处理工艺，其中该等离子处理工艺是使用含氧等离子体或含氢等离子体的等离子气体，而上述含氧等离子体本身对于上述沟道区直接作用，以使上述激活电压往负的方向调整，且上述含氢等离子体本身对于上述沟道区直接作用，以使上述激活电压往正的方向调整；
进行激光热退火工艺，以使上述非晶硅层成为多晶硅层；图案化上述多晶硅层，以形成若干个岛状多晶硅层；
在上述这些岛状多晶硅层上覆盖栅极绝缘层；
在这些岛状多晶硅层的每层中分别形成一个沟道区与一个位于上述沟道区两侧的源极/漏极掺杂区；以及
在上述沟道区上形成一个栅极。
8.如权利要求7所述的低温多晶硅薄膜晶体管的制造方法，其中上述含氧等离子体包括一氧化二氮等离子体。
9.如权利要求7所述的低温多晶硅薄膜晶体管的制造方法，其中上述含氢等离子体包括氨等离子体。
10.如权利要求7所述的低温多晶硅薄膜晶体管的制造方法，其中上述含氢等离子体包括氢等离子体。
11.如权利要求7所述的低温多晶硅薄膜晶体管的制造方法，其中进行上述等离子体处理工艺的步骤更包括通过调整射频电源，以决定上述激活电压的改变量大小。
12.如权利要求7所述的低温多晶硅薄膜晶体管的制造方法，其中进行上述等离子体处理工艺的步骤更包括通过调整上述等离子体处理工艺的工艺时间，以决定上述激活电压的改变量大小。
13.如权利要求7所述的低温多晶硅薄膜晶体管的制造方法，其中上述激光热退火工艺包括准分子激光退火工艺。
14.如权利要求7所述的低温多晶硅薄膜晶体管的制造方法，其中在上述基板上形成上述非晶硅层之前，更包括：
在上述基板上形成一氮化硅层；以及
在上述氮化硅层上形成一氧化硅层。
15.如权利要求7所述的低温多晶硅薄膜晶体管的制造方法，其中在这些岛状多晶硅层的每层中分别形成上述沟道区与上述位于上述沟道区两侧的源极/漏极掺杂区的步骤，包括：
在上述栅极绝缘层上形成第一图案化光刻胶层，以暴露出各上述岛状多晶硅层两侧上表面的部位；以及
进行一个p+掺杂工艺。
16.如权利要求15所述的低温多晶硅薄膜晶体管的制造方法，其中进行上述p+掺杂工艺之后，更包括去除上述第一图案化光刻胶层。
17.如权利要求7所述的低温多晶硅薄膜晶体管的制造方法，其中在这些岛状多晶硅层的每层中分别形成上述沟道区与上述位于上述沟道区两侧的源极/漏极掺杂区的步骤，包括：
在上述基板上形成一第二图案化光刻胶层，以覆盖部分各上述岛状多晶硅层，并暴露出各上述岛状多晶硅层两侧上表面；以及
进行一n+掺杂工艺。
18.如权利要求17所述的低温多晶硅薄膜晶体管的制造方法，其中进行上述n+掺杂工艺之后，更包括去除上述第二图案化光刻胶层。
19.如权利要求18所述的低温多晶硅薄膜晶体管的制造方法，其中去除上述第二图案化光刻胶层之后，更包括：
在上述栅极绝缘层上形成一第三图案化光刻胶层，以暴露出各上述岛状多晶硅层中邻近上述这些源极/漏极掺杂区的部位；以及
进行一n-掺杂工艺，以形成一浅掺杂漏极区。
20.如权利要求19所述的低温多晶硅薄膜晶体管的制造方法，其中进行上述n-掺杂工艺之后，更包括去除上述第三图案化光刻胶层。
21.如权利要求7所述的低温多晶硅薄膜晶体管的制造方法，其中在上述沟道区上形成上述栅极之前，更包括进行一个活化工艺。
22.如权利要求7所述的低温多晶硅薄膜晶体管的制造方法，更包括：
在上述基板上形成层间介电层；
在上述层间介电层与上述栅极绝缘层中形成若干个第一开口，以暴露出上述这些源极/漏极掺杂区；以及
形成若干个源极/漏极接触金属，上述这些源极/漏极接触金属是通过这些第一开口而与这些源极/漏极掺杂区电连接。
23.如权利要求22所述的低温多晶硅薄膜晶体管的制造方法，更包括：
在上述基板上形成保护层；
在上述保护层中形成第二开口，以暴露出部分这些源极/漏极接触金属；以及
形成象素电极，上述象素电极是通过上述第二开口而与部分这些源极/漏极接触金属电连接。
24.一种低温多晶硅薄膜晶体管，其是利用权利要求1或权利要求7的低温多晶硅薄膜晶体管的制造方法而制作，该低温多晶硅薄膜晶体管包括一个多晶硅层、一个栅极以及一个栅极绝缘层，上述栅极绝缘层位于上述栅极与上述多晶硅层之间，其中上述多晶硅层具有一个沟道区，其特征在于上述沟道区的氧浓度在1E19-1E23atoms/cc之间以及氮浓度在5E16-1E19atoms/cc之间。
25.如权利要求24所述的低温多晶硅薄膜晶体管，更包括若干个源/漏极掺杂区域，位于上述多晶硅层中，且在上述沟道区两侧。
26.如权利要求25所述的低温多晶硅薄膜晶体管，其中这些源/漏极掺杂区域包括p型掺杂区。
27.如权利要求25所述的低温多晶硅薄膜晶体管，其中这些源/漏极掺杂区域包括n型掺杂区。
28.如权利要求27所述的低温多晶硅薄膜晶体管，更包括一浅掺杂漏极区域，配置在这些源/漏极掺杂区域与上述沟道区之间。
29.如权利要求25所述的低温多晶硅薄膜晶体管，更包括一层间介电层，配置在上述栅极绝缘层上，其中上述层间介电层具有若干个第一开口，以暴露出这些源极/漏极掺杂区。
30.如权利要求29所述的低温多晶硅薄膜晶体管，更包括若干个源极/漏极接触金属，通过这些第一开口而与这些源/漏极掺杂区域电连接。
31.如权利要求30所述的低温多晶硅薄膜晶体管，更包括一保护层，覆盖上述层间介电层以及这些源极/漏极接触金属，其中上述保护层具有第二开口，以暴露出部分这些源极/漏极接触金属。
32.如申请专利范围第31所述的低温多晶硅薄膜晶体管，其中上述保护层包括氮化硅层。
33.如权利要求31所述的低温多晶硅薄膜晶体管，更包括一个象素电极，通过上述第二开口而与部分这些源极/漏极接触金属电连接。
34.如权利要求33所述的低温多晶硅薄膜晶体管，其中上述象素电极的材质包括氧化铟锡。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031223184A CN100555587C (zh) | 2003-04-25 | 2003-04-25 | 低温多晶硅薄膜晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB031223184A CN100555587C (zh) | 2003-04-25 | 2003-04-25 | 低温多晶硅薄膜晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1540729A CN1540729A (zh) | 2004-10-27 |
| CN100555587C true CN100555587C (zh) | 2009-10-28 |
Family
ID=34320996
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB031223184A Expired - Lifetime CN100555587C (zh) | 2003-04-25 | 2003-04-25 | 低温多晶硅薄膜晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100555587C (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465319B (zh) * | 2014-10-30 | 2017-07-28 | 深圳市华星光电技术有限公司 | 低温多晶硅的制作方法及tft基板的制作方法 |
| CN106847824A (zh) * | 2015-12-04 | 2017-06-13 | 昆山国显光电有限公司 | 低温多晶硅薄膜晶体管及其制作方法、amoled显示面板 |
| CN105655355A (zh) * | 2016-02-01 | 2016-06-08 | 武汉华星光电技术有限公司 | 一种阵列基板的制造方法 |
| CN106328586A (zh) | 2016-08-24 | 2017-01-11 | 武汉华星光电技术有限公司 | 低温多晶硅阵列基板的制备方法、阵列基板以及显示面板 |
-
2003
- 2003-04-25 CN CNB031223184A patent/CN100555587C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1540729A (zh) | 2004-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Lee et al. | 42.2: World's largest (15‐inch) XGA AMLCD panel using IGZO oxide TFT | |
| US7335540B2 (en) | Low temperature polysilicon thin film transistor and method of manufacturing the same | |
| US7247882B2 (en) | Display device | |
| US11121156B2 (en) | Array substrate and manufacturing method thereof | |
| Ibaraki | Low temperature poly‐Si TFT technology | |
| US20080197356A1 (en) | Thin film transistor substrate and method of manufacturing the same | |
| KR20030039312A (ko) | 발광 장치 | |
| CN105489552A (zh) | Ltps阵列基板的制作方法 | |
| CN105470197A (zh) | 低温多晶硅阵列基板的制作方法 | |
| US10483286B2 (en) | Array substrate, liquid crystal display, thin film transistor, and manufacturing method of array substrate | |
| KR100676330B1 (ko) | 반도체장치,반도체장치의제조방법및박막트랜지스터의제조방법 | |
| CN101789434B (zh) | 影像显示系统及其制造方法 | |
| US6960809B2 (en) | Polysilicon thin film transistor and method of forming the same | |
| CN100583417C (zh) | 互补式金属氧化物半导体薄膜晶体管的制造方法 | |
| CN100555587C (zh) | 低温多晶硅薄膜晶体管及其制造方法 | |
| JP3423108B2 (ja) | 表示装置及び表示装置の製造方法 | |
| US20070051954A1 (en) | TFT array substrate of TFT LCD having large storage capcitor and method for manufacturing same | |
| CN100369266C (zh) | 控制薄膜晶体管及其制造方法与含其的电致发光显示装置 | |
| JP4761616B2 (ja) | 半導体装置の作製方法 | |
| US10749037B2 (en) | Low temperature poly-silicon TFT substrate and manufacturing method thereof | |
| JPH07249778A (ja) | 表示素子駆動装置およびその製造方法 | |
| JP4884735B2 (ja) | 半導体装置の作製方法 | |
| TW560001B (en) | Method of forming reflective liquid crystal display and driving circuit | |
| CN100399507C (zh) | 多晶硅的制造方法 | |
| KR20040050768A (ko) | 구동회로 일체형 액정표시장치용 박막 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20091028 |
|
| CX01 | Expiry of patent term |