JP3284414B2 - 薄膜半導体装置の製造方法 - Google Patents
薄膜半導体装置の製造方法Info
- Publication number
- JP3284414B2 JP3284414B2 JP21707191A JP21707191A JP3284414B2 JP 3284414 B2 JP3284414 B2 JP 3284414B2 JP 21707191 A JP21707191 A JP 21707191A JP 21707191 A JP21707191 A JP 21707191A JP 3284414 B2 JP3284414 B2 JP 3284414B2
- Authority
- JP
- Japan
- Prior art keywords
- temperature
- reaction chamber
- silicon film
- thin film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
液晶ディスプレイや超LSI等に適応される薄膜半導体
装置の製造方法に関する。
解像度化に伴い、その駆動方式は単純マトリックス方式
からアクティブマトリックス方式へ移行し、大容量の情
報を表示出来るように成りつつ有る。アクティブマトリ
ックス方式は数十万を越える画素を有する液晶ディスプ
レイが可能で有り、各画素毎にスイッチングトランジス
タを形成するもので有る。各種液晶ディスプレイの基板
としては、透過型ディスプレイを可能ならしめる溶融石
英板やガラスなどの透明絶縁基板が使用されている。
化を進める場合には絶縁基板として安価な通常ガラスを
使用するのが必要不可欠で有る。従って、この経済性を
維持して尚、アクティブマトリックス方式の液晶ディス
プレイを動作させる薄膜トランジスタを安価なガラス基
板上に安定した性能で形成する事が可能な技術が望まれ
ていた。
アモルファスシリコンや多結晶シリコンが用いられる
が、駆動回路まで一体化して薄膜トランジスタで形成し
ようとする場合には動作速度の速い多結晶シリコンが有
利である。
コン膜を能動層とする薄膜半導体装置を作成する技術が
求められているが、通常のガラス基板を用いる際には最
高プロセス温度が約600℃程度とのガラス歪点温度以
下とする大きな制約が有る。この様な低温プロセスで液
晶ディスプレイを動作し得る薄膜トランジスタと、駆動
回路を高速作動し得る薄膜トランジスタの能動層を形成
する事が望まれている。
CVD法で堆積する他、例えば絶縁基板上に570℃以
下の温度でLPCVD法に依りシリコン膜を堆積し、し
かる後640℃以下の温度で24時間程度の熱処理を施
して薄膜トランジスタの特性を高めている(特開昭63
−307776)。第三の方法はRFマグネトロン・ス
パッタリングやプラズマCVD法で300℃程度以下の
温度にてアモルファス・シリコン膜を堆積した後、各種
レーザー照射を行う事で薄膜トランジスタの能動層とす
るものである(Jpn.J.Appl.phys.2
8.P1871(1989)や電子情報通信学会技術研
究報告EID−88−58など)。
従来技術にはそれぞれ種々の問題が内在している。第
二、第三のシリコン薄膜を堆積した後、熱処理やレーザ
ー照射で能動層の特性向上をはかる方法では、第一のL
PCVD法による製造方法に比較して、製造工程が著し
く煩雑冗長と化し、生産性の低下や高価な加工装置の購
入、製品価格の上昇を招くと言った問題点が有る。一
方、従来のLPCVD法で能動層となるシリコン膜を堆
積する方法では、トランジスタとしての特性が優れず、
高精細高品質液晶ディスプレイのスイッチング素子や駆
動回路用としては未だ不適切で有るとの問題点が有っ
た。
目指し、その目的はトランジスタ特性の良好な薄膜半導
体装置を能動層の形成にはLPCVD法のみで行うとい
う簡略な工程で形成する事が出来る薄膜半導体装置の製
造方法を提供する事にある。
の製造方法は、シリコン膜をトランジスタの能動層とし
て用いる薄膜半導体装置の製造方法において、該シリコ
ン膜を減圧気相化学堆積法(LPCVD法)にて堆積する
際、反応室内温度を反応室の外側に設けられたヒーター
により挿入温度として基板を反応室に挿入する基板挿入
工程と、反応室温度を該ヒーターにより挿入温度から堆
積温度へと昇温する昇温工程と、昇温工程後該シリコン
膜を堆積する堆積工程とを含み、該昇温工程では反応室
内が還元性雰囲気となるようにガスを流し続けることを
特徴とする。
が、本発明が以下の実施例に限定される物では無い。
タを形成する多結晶シリコン薄膜トランジスタの製造プ
ロセスを断面で示した図で有る。
m口の石英ガラスを用いた。しかし、600℃4〜5時
間の熱環境に耐え得る基板で有るならば、基板の種類や
大きさは無論問われない。まず有機洗浄又は酸洗浄され
た基板101に下地保護膜102を形成する。本実施例
1では常圧気相化学堆積法(APCVD法)にて二酸化
硅素膜(SiO2 膜)を2000Å堆積した。下地保護
膜102としてはSiO2 膜に代り窒化硅素膜(SiN
X )等も可能で有り、その形成方法もプラズマCVD法
(PECVD法)やスパッター法など工程温度が600
℃以下のあらゆる形成手段が有効で有る。続いて、ソー
ス・ドレイン領域103を形成する(図1a)。本実施
例1ではn型半導体装置の作成を試みた為、不純物とし
て燐を選び、LPCVD法でホスフィン(PH3 )とモ
ノシラン(SiH4 )を原料ガスとして燐を含んだ多結
晶シリコン膜を堆積後、パターニングに依り、ソース・
ドレイン領域103を形成した。燐を含んだ多結晶シリ
コン膜の堆積温度は600℃で、堆積速度30Å/mi
nで1500Åの膜厚に堆積して、ソース・ドレイン領
域を作成した。
成するに至るシリコン膜104を堆積する(図1b)。
この時LPCVD装置は反応室の容積として184.5
l有し、基板は反応室中央付近に水平に設置される。原
料ガス及びヘリウム・窒素・アルゴン・水素等の希釈ガ
スは必要に応じて反応室下部より反応室内に導入され、
反応室上部より排気される。石英ガラスで作られた反応
室の外側には3ゾーンに分れたヒーターが設けられて居
り、それらを独立に調整する事で反応室内中央部付近に
所望の温度で均熱帯を形成する。この均熱帯は約350
mmの高さで広がり、その範囲内での温度のずれは、例
えば600℃に設定した時0.2℃以内で有る。従って
挿入基板間の間隔を5mmとすれば1バッチで70枚の
基板処理が可能で有る。本実施例1では20mm間隔で
17枚の基板を均熱帯内に設置した。排気はロータリー
・ポンプとメカニカル・ブースター・ポンプを連結して
行った。この為ガス種の違いに依る排気速度の差は現れ
ない。又圧力はガス種に依存しない隔膜式圧力計で測定
した。炉内温度600℃に於いて両ポンプを運転した状
態でヘリウム等の不活性ガスを反応室に流した場合、反
応室内平衡圧力P(mtorr) とガス流量Q(SCCM)との間に
は次の関係式が成り立つ。
膜104を堆積した。ソース・ドレイン領域が形成さ
れ、該領域表面上の自然酸化膜を取り除いた基板は、表
側を下向きとしてLPCVD装置反応室に挿入された。
挿入時の反応室内温度は、395℃から400℃の間で
有り、反応室内は窒素雰囲気に保たれている。反応室入
り口付近には約6SLMの窒素で窒素カーテンを形成
し、基板挿入時に酸素や水分が反応室内に流れ込む事を
最少限に止めている。
異常が無ければ挿入温度の400℃から堆積温度迄反応
室内温度を上げる。本実施例1では堆積温度は600℃
で二時間費して昇温した。通常この昇温期間中には純度
99.99%程度以上の窒素・ヘリウム等の不活性ガス
が流されるが、本実施例1では水素3%アルゴン97%
のアルゴン・水素混合ガスを700SCCM流し続けて昇温
した。この時反応室内平衡圧力は139mtorrで有
った。本実施例1では安全上の理由により水素濃度を3
%として昇温期間中反応室内を環元性雰囲気に維持した
が、水素濃度は無論問われない。又、反応室内を400
℃から堆積温度に昇温する丈の目的で有るならば昇温時
間は一時間で十分だが、昇温期間中環元性雰囲気を維持
して反応室側壁からの酸素や水分の脱ガスを除去し、清
浄な堆積環境を現出する為には二時間程度以上の昇温期
間が好ましい。環元性雰囲気に依る昇温期間終了後、直
ちに所定量のシラン(SiH4 )・ジシラン(Si2 H
6 )等の原料ガスと必要に応じて希釈ガスを反応室に導
入し、シリコン膜104を堆積する。本実施例1では純
度99.999%以上のシランを11.25SCCM流して
シリコン膜を堆積した。シリコン膜堆積中の反応室内平
衡圧力は7.70mtorrで有った。シリコン膜10
4は堆積速度12.7Å/minで262Åの膜厚に堆
積された。
でパターニングされた後、四弗化炭素(CF4 )と酸素
(O2 )の混合プラズマに依りエッチングされ、チャン
ネル部シリコン膜105を形成した(図1(c))。続
いてゲート絶縁膜106を形成する。本実施例1ではS
iO2 膜を電子サイクロトロン共鳴プラズマCVD法
(ECR−PECVD法)で1500Åの膜厚に堆積し
た(図1(d))。その後、ゲート電極107を形成
後、必要に応じて層間絶縁膜108を堆積し、更にコン
タクトホール開口後、ソース・ドレイン取り出し電極1
09を形成してトランジスタが完成する(図1
(e))。
(TFT)の特性を測定した所、ソース・ドレイン電圧
Vds=4Vで飽和電流領域から求めた有効電子移動度は
μo=5.4cm2 /v・secで有った。又トランジ
スタチャンネル部の長さL=10μm、幅W=100μ
mのTFTでVds=4V、ゲート電圧Vgs=10Vでト
ランジスタをオンさせた時のソース・ドレイン電流はI
ON=8.89μAとなり、良好なトランジスタ特性を示
した。 (実施例2)チャンネル部シリコン膜を堆積する工程を
除いて、それ以外は総て実施例1と同じ工程に依りTF
Tを作成した。本実施例2ではチャンネル部シリコン膜
を堆積するのに同じLPCVD装置を用いたが、昇温条
件のみを変更した。即ち、基板挿入後、真空引き、漏洩
検査を施した後、挿入温度の400℃から堆積温度の6
00℃迄昇温するが、この昇温条件のみを実施例1に対
して変更した。本実施例2では純度99.9999%以
上のヘリウムを350SCCM流し続けて一時間の昇温期間
をもうけた。昇温期間中の反応室内平衡圧力は81.5
mtorrで有った。この昇温方法を用いた本実施例2
は従来技術に相応する。ヘリウムに依る一時間の昇温終
了後、実施例1と同様直ちに純度99.999%以上の
シラン11.25SCCMを反応室に流してシリコン膜を堆
積した。シリコン膜堆積中の反応室内平衡圧力は7.6
7mtorrで有った。シリコン膜は堆積速度12.1
Å/minで250Åの膜厚に堆積された。
工程を経てTFTを作成し、そのトランジスタ特性を測
定した所、ソース・ドレイン電圧Vds=4Vで飽和電流
領域から求めた有効電子移動度はμo=4.0cm2/
v・secで有った。又トランジスタ・チャンネル部の
長さL=10μm、幅W=100μmのTFTでVds=
4V、Vgs=10Vでトランジスタをオンさせた時のオ
ン電流はION=6.24μAで有った。この様に本発明
の実施例1と従来技術に依る実施例2の結果を比較する
と、本発明に依り、例えば有効電子移動度が35%も改
善されて居り、その効果が明瞭に理解される。
リコン膜をトランジスタの能動層として用いる薄膜半導
体装置の製造方法において、該シリコン膜を減圧気相化
学堆積法(LPCVD法)にて堆積する際、反応室温度を
反応室の外側に設けられたヒーターにより挿入温度から
堆積温度へと昇温する昇温工程において、反応室内が還
元性雰囲気となるようにガスを流し続けることにより、
水素ガスプラズマ処理などの付加工程を採用する、ある
いは低真空排気および高真空排気の2段階排気などの煩
雑な工程を採用する必要なく、簡略な工程により有効電
子移動度やオン電流が大きい良好な薄膜半導体装置を製
造することが可能となり、LSIの集積化やTFTを用
いたアクティブマトリックス液晶ディスプレイの高性能
化、低価格化をもたらすとの多大な効果を有する。
コン薄膜半導体装置製造の各工程に於ける素子断面図。
Claims (1)
- 【請求項1】シリコン膜をトランジスタの能動層として
用いる薄膜半導体装置の製造方法において、 該シリコン膜を減圧気相化学堆積法(LPCVD法)にて
堆積する際、反応室内温度を反応室の外側に設けられた
ヒーターにより挿入温度として基板を反応室に挿入する
基板挿入工程と、反応室温度を該ヒーターにより挿入温
度から堆積温度へと昇温する昇温工程と、昇温工程後該
シリコン膜を堆積する堆積工程とを含み、該昇温工程で
は反応室内が還元性雰囲気となるようにガスを流し続け
ることを特徴とする薄膜半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21707191A JP3284414B2 (ja) | 1991-08-28 | 1991-08-28 | 薄膜半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21707191A JP3284414B2 (ja) | 1991-08-28 | 1991-08-28 | 薄膜半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0555260A JPH0555260A (ja) | 1993-03-05 |
JP3284414B2 true JP3284414B2 (ja) | 2002-05-20 |
Family
ID=16698382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21707191A Expired - Lifetime JP3284414B2 (ja) | 1991-08-28 | 1991-08-28 | 薄膜半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3284414B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20020080866A (ko) * | 2001-04-18 | 2002-10-26 | 주식회사 현대 디스플레이 테크놀로지 | 박막 트랜지스터 액정표시장치의 제조방법 |
-
1991
- 1991-08-28 JP JP21707191A patent/JP3284414B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0555260A (ja) | 1993-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2004079826A1 (ja) | 薄膜トランジスタの製造方法、及び表示装置と電子機器 | |
KR100666552B1 (ko) | 반도체 소자의 제조 방법 및 이 방법에 의하여 제조되는반도체 소자 | |
JPH04218928A (ja) | 薄膜半導体装置とその製造方法及びシリコン薄膜堆積法 | |
US6514803B1 (en) | Process for making an amorphous silicon thin film semiconductor device | |
JPS63304670A (ja) | 薄膜半導体装置の製造方法 | |
JP2000208422A (ja) | 積層膜形成方法及び薄膜製造装置 | |
JP3284414B2 (ja) | 薄膜半導体装置の製造方法 | |
JP3443909B2 (ja) | 半導体膜形成方法、半導体装置の製造方法及び半導体装置 | |
JP3486421B2 (ja) | 薄膜半導体装置の製造方法 | |
JP3510973B2 (ja) | 薄膜半導体装置の製造方法 | |
JP2001230419A (ja) | 液晶表示装置の製造方法及び製造装置及び液晶表示装置 | |
JP3254698B2 (ja) | 薄膜半導体装置の製造方法 | |
JP3433736B2 (ja) | 半導体装置の製造方法 | |
JP3539429B2 (ja) | 薄膜半導体装置の製造方法及び減圧化学気相堆積装置 | |
JP3038898B2 (ja) | 薄膜半導体装置の製造方法 | |
JP3109650B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3430565B2 (ja) | 薄膜半導体装置及びその製造方法 | |
JPH0969631A (ja) | 半導体装置、その製造方法およびその製造装置、並びに液晶表示装置 | |
JP3203772B2 (ja) | 半導体膜形成方法及び薄膜半導体装置の製造方法 | |
JPH10223911A (ja) | 薄膜半導体装置 | |
JP4023367B2 (ja) | 半導体膜形成方法、及び半導体膜製造方法 | |
JP3730185B2 (ja) | 薄膜トランジスタの製造方法 | |
JPH05102188A (ja) | 薄膜半導体装置の製造方法 | |
JP2003178990A (ja) | 基板熱処理方法、半導体装置の製造方法、化学気相堆積方法及ディスプレイ | |
JP2003179075A (ja) | 減圧化学気相堆積装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080308 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090308 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090308 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100308 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100308 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110308 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120308 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120308 Year of fee payment: 10 |