JP3430565B2 - 薄膜半導体装置及びその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はアクティブマトリックス
液晶ディスプレイ等に適応される薄膜半導体装置及びダ
イヤモンド薄膜の形成方法に関する。

【０００２】

【従来の技術】近年、液晶ディスプレイの大画面化、高
解像度化に伴い、その駆動方式は単純マトリックス方式
からアクティブマトリックス方式へ移行し、大容量の情
報を表示出来るように成りつつ有る。アクティブマトリ
ックス方式は数十万を越える画素を有する液晶ディスプ
レイが可能で有り、各画素毎にスイッチングトランジス
タを形成するもので有る。各種液晶ディスプレイの基板
としては、透過型ディスプレイを可能ならしめる溶融石
英板やガラスなどの透明絶縁基板が使用されている。

【０００３】しかしながら、表示画面の拡大化や低価格
化を進める場合には絶縁基板として安価な通常ガラスを
使用するのが必要不可欠で有る。従って、この経済性を
維持して尚、アクティブマトリックス方式の液晶ディス
プレイを動作させる薄膜トランジスタを安価なガラス基
板上に安定した性能で形成する事が可能な技術が望まれ
ていた。

【０００４】薄膜トランジスタの能動層としては、通常
アモルファスシリコンや多結晶シリコンなどの半導体膜
が用いられるが、駆動回路まで一体化して薄膜トランジ
スタで形成しようとする場合には動作速度の速い多結晶
シリコンが有利である。

【０００５】この様に通常のガラス基板上に多結晶シリ
コン膜等の半導体膜を能動層とする薄膜半導体装置を作
成する技術が求められているが、大型の通常ガラス基板
を用いる際には、基板の変形を避けるべく最高プロセス
温度を約５７０℃程度以下とする大きな制約が有る。即
ち低温プロセスで液晶ディスプレイを動作し得る薄膜ト
ランジスタと、駆動回路を高速作動し得る薄膜トランジ
スタの能動層を形成する技術が望まれている。

【０００６】従来ＬＰＣＶＤ法で該半導体膜を堆積する
には、第一に、高真空型ＬＰＣＶＤ装置を用いて堆積圧
力を１mtorr程度として、６００℃程度の堆積温度にて
シリコン膜等の半導体膜を堆積していた。（Ｉｎｔｅｒ
ｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ
Ｍｅｅｔｉｎｇ １９９１ ｔｅｃｈｎｉｃａｌｄｉ
ｇｅｓｔ ｐ．５５９） その他の方法で能動層半導体膜を形成するには、第二の
方法として例えば絶縁基板上に５７０℃以下の温度で通
常型減圧ＣＶＤ法によりアモルファスシリコン膜等の半
導体膜を堆積し、しかる後６４０℃以下の温度で２４時
間程度の熱処理を施して結晶化した半導体膜を形成し、
薄膜トランジスタの特性を高めている（特開昭６３−３
０７７７６）。第三の方法はＲＦマグネトロン・スパッ
タリングやプラズマＣＶＤ法で３００℃程度以下の温度
にてアモルファス・シリコン膜を堆積した後、各種レー
ザー照射を行う事でシリコン膜を形成し、薄膜トランジ
スタの能動層とするものである（Ｊｐｎ．Ｊ．Ａｐｐ
ｌ．ｐｈｙｓ．２８．Ｐ１８７１（１９８９）や電子情
報通信学会技術研究報告ＥＩＤ−８８−５８など）。

【０００７】これら従来技術にて堆積された半導体膜は
膜組成や結晶状態は膜厚に対して均一で有った。又、従
来ダイヤモンド薄膜はプラズマＣＶＤ法にて作成されて
いた。

【０００８】

【発明が解決しようとする課題】しかしながら、前述の
従来技術にはそれぞれ種々の問題が内在している。第二
のアモルファスシリコン膜を堆積した後、熱処理を施す
方法では熱処理温度がガラス基板を使用するには高過
ぎ、又この処理温度を６００℃程度以下とした場合、処
理時間に数十時間以上費やし、やはりガラス基板を使用
し得ない。加えて第一の高真空型ＬＰＣＶＤ法による製
造方法に比較して、製造工程が冗長と化し、生産性の低
下及び製品価格の上昇を招くと言った問題点が有る。第
三のシリコン膜を堆積した後レーザー照射を行う方法で
は、半導体特性のばらつきが大きく、大面積に均一に沢
山の薄膜半導体装置を作成し得ぬとの問題点が有る。加
えて第一の高真空型ＬＰＣＶＤ法に比較すると、第二の
方法同様に製造工程が著しく煩雑冗長と化し、生産性の
低下や高価な加工装置の購入、製品価格の上昇を招くと
言った問題点が有る。

【０００９】一方、従来の高真空型ＬＰＣＶＤ法でシリ
コン膜等の半導体膜を形成する方法では、堆積温度を大
型の通常ガラスを問題なく使用し得る５７０℃程度以下
とした場合、半導体特性が不十分で有り高精細高画質液
晶ディスプレイのスイッチング素子や駆動回路用として
は未だ不適切であるとの問題点が有った。又、原料ガス
の分圧を下げて半導体膜を堆積すると高品質半導体膜が
得られると知られていたが、５７０℃程度以下の温度で
圧力を下げると膜が全く堆積されず、結局５７０℃程度
以下では高品質な半導体膜は得られないとの問題点が有
った。

【００１０】そこで本発明はこの様な諸問題点の解決を
目指し、その目的は良好な薄膜半導体装置の形成を大型
の通常ガラスを使用し得る５７０℃以下の温度でＬＰＣ
ＶＤ法のみで行うという簡略な方法を提供する事に有
る。

【００１１】

【課題を解決するための手段】本発明の薄膜半導体装置
は、少なくとも表面の一部が絶縁性物質で有る基板の該
絶縁性物質上に形成された第一半導体膜と、前記第一半
導体膜上に形成された第二半導体膜と、前記第二半導体
膜上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上
に形成されたゲート電極と、を含み、前記第一半導体膜
の優先配向面は｛２２０｝であり、前記第二半導体膜の
優先配向面は｛１１１｝であること、を特徴とする。

【００１２】本発明の薄膜半導体装置の製造方法は、上
記の薄膜半導体装置を製造する方法であって、減圧化学
気相堆積法（ＬＰＣＶＤ法）にて前記絶縁性物質上に前
記第一半導体膜を形成する第一の工程と、減圧化学気相
堆積法（ＬＰＣＶＤ法）にて前記第一半導体膜上に前記
第二半導体膜を形成する第二の工程と、前記第二半導体
膜をパターニングする第三の工程と、前記第二半導体膜
上にゲート絶縁膜を形成する第四の工程と、を含み、前
記第一の工程及び前記第二の工程において、減圧化学気
相堆積法を行う際に、原料物質としてモノシランを使用
し、前記第二の工程におけるモノシランの分圧が前記第
一の工程におけるモノシラン分圧よりも低いことを特徴
としている。

【００１３】上記の薄膜半導体装置の製造方法におい
て、前記第二工程におけるモノシランの分圧を０．１ｍ
ｔｏｒｒ以下にして堆積することが好ましい。

【００１４】上記の薄膜半導体装置の製造方法におい
て、前記第一半導体膜と前記第二半導体膜とを堆積する
際、温度条件を５５５℃以下の温度で行うことが好まし
い。

【００１５】上記の薄膜半導体装置の製造方法におい
て、前記第一半導体膜をモノシランを反応室に導入して
形成し、前記第二半導体膜を、モノシランと不活性気体
とを前記反応室に導入して形成することが好ましい。

【００１６】

【実施例】（実施例１） 図２（ａ）〜（ｅ）はＭＩＳ型電界効果トランジスタを
形成する薄膜半導体装置の製造工程を断面で示した図で
有る。本実施例１ではノン・セルフ・アライン型スタガ
ード構造の薄膜半導体装置を例として作成したが、これ
以外にも本発明は逆スタガード構造の薄膜半導体装置や
セルフ・アライン型薄膜半導体装置に関しても有効で有
る。

【００１７】本実施例１では基板２０１として２３５ｍ
ｍ□の石英ガラスを用いたが、シリコン膜堆積温度に耐
え得る基板で有るならば、基板の種類や大きさは無論問
われない。まず基板２０１上に常圧化学気相堆積法（Ａ
ＰＣＶＤ法）やスパッター法などで下地保護膜となる二
酸化珪素膜（ＳｉＯ₂膜）２０２を形成し、次いでドナ
ー又はアクセプターとなる不純物を含んだシリコン膜を
形成後パターニングを行い、ソース・ドレイン領域２０
３を作成する。（図２（ａ）） 本実施例１では、容積１８４．５ｌを有する高真空型Ｌ
ＰＣＶＤ装置を用いて、堆積温度５５５℃で真性シリコ
ン膜を１５００Å程度堆積した後、不純物元素として燐
を選び、イオン注入法で燐を打ち込み、不純物を含んだ
シリコン膜を形成した。後にソース及びドレイン領域と
化す真性シリコン膜は高真空型ＬＰＣＶＤ装置にて、原
料ガスで有るモノシラン（ＳｉＨ₄）を１００SCCM流し
堆積温度５５５℃で４時間５０分間堆積した。原料ガス
のＳｉＨ₄を５５５℃の反応室に導入した直後の反応室
内圧力は１．２１mtorrで有り、堆積が終了する直前の
原料ガス導入後４時間４９分後には１．２７mtorrとな
った。こうして得られた真性シリコン膜の膜厚は、１５
６５Åで有った。こうして得られたシリコン膜はＸ線回
折法によると、完全に｛２２０｝面に優先配向してい
た。引き続いてこの真性シリコン膜にバケット型質量非
分離型のイオン注入装置を用いて燐元素を添加した。原
料ガスとしては水素中に希釈された濃度５％のホスフィ
ンを用い、高周波出力３８Ｗ、加速電圧８０ｋＶで５×
１０¹⁵１／ｃｍ²の濃度に打ち込んだ。その後窒素雰囲
気下３５０℃で１時間熱処理を施した所、こうして得ら
れた不純物を含んだシリコン膜のシート抵抗値は８８０
Ω／□で有った。この膜をパターニングしてソース・ド
レイン領域２０３が作成される。

【００１８】次に前述した同じ高真空型ＬＰＣＶＤ装置
を用いてトランジスタの能動層となる半導体膜２０４を
堆積した。（図２（ｂ））本実施例１では原料ガスとし
てＳｉＨ₄を用い、堆積温度５５５℃でシリコン膜を堆
積した。基板は表側を下向きとして、４００℃に保たれ
た反応室に挿入された。基板挿入後、ターボ分子ポンプ
の運転を開始し、定常回転に達した後、漏洩検査を２分
間施した。この時の脱ガス等の漏洩速度は３．９×１０
^-5torr/minで有った。その後挿入温度の４００℃から堆
積温度の５５５℃迄一時間費やして昇温した。昇温の最
初の１０分間は反応室にガスを全く導入せず、真空中で
昇温した。昇温開始後１０分後の反応室到達最低背景圧
力は５．７×１０^-7torrで有った。又残り５０分間の昇
温期間には純度９９．９９９９％以上の窒素ガスを３０
０SCCM流し続けた。この時の反応室内平衡圧力は３．０
×１０^-3torrで有った。

【００１９】堆積温度到達後、原料ガスで有るＳｉＨ₄
を１００ＳＣＣＭ流し第一の半導体膜としてのシリコン
膜を３０分間堆積した。原料ＳｉＨ₄を反応室に導入し
た直後の圧力は１．２１ｍｔｏｒｒで有り、原料ガスを
導入してから２９分後の圧力は１．２６ｍｔｏｒｒで有
った。この間のモノシラン分圧は１．１５ｍｔｏｒｒで
有る。これは前述した後にソース及びドレイン領域と化
す真性シリコン膜の堆積と全く同じ条件で堆積してい
る。従ってこの第一の半導体膜としてのシリコン膜の結
晶状態は｛２２０｝面に優先配向している。堆積速度の
調査より、シリコン膜は３０分間の堆積で７０Å程度の
膜厚となっている。３０分間に渡る第一の半導体膜を堆
積した後、間断を置かず連続して第二の半導体膜として
のシリコン膜を２時間５分間堆積した。この際、原料ガ
スであるＳｉＨ₄を５ＳＣＣＭ反応室に導入し、更に希
釈ガスとして純度９９．９９９９％以上の純窒素を２９
５ＳＣＣＭ同時に流した。堆積中の全圧は３．０２ｍｔ
ｏｒｒで有ったから、ドルトンの分圧則を用いると、堆
積中のモノシラン分圧は５０．３μｔｏｒｒ（０．０５
０３ｍｔｏｒｒ）と計算される。こうして第一の半導体
膜と第二の半導体膜を異なった条件で連続堆積して得ら
れたシリコン膜の膜厚は３０９Åで有った。又この膜を
Ｘ線回折法で分析した所、第一の半導体膜と第二の半導
体膜を合わせた半導体膜全体として｛１１１｝面、｛２
２０｝面、｛３１１｝面からの各々の回折強度は９２７
９、４７１７、１９４２となり、｛１１１｝面に比較的
多く配向していた。第一の半導体膜は｛２２０｝面に完
全優先配向で有るから、第二の半導体膜は｛１１１｝面
に優先配向していると言える。即ち、得られたシリコン
膜の下層部７０Å程度は｛２２０｝面に優先配向した結
晶状態で有り、上層部は｛１１１｝面に優先配向した結
晶状態で有る。次にこのシリコン膜をパターニングし、
トランジスタの能動層となるチャンネル部２０５を作成
した。（図２（ｃ）） その後ＥＣＲ−ＰＥＣＶＤ法やＡＰＣＶＤ法などでゲー
ト絶縁膜２０６を形成する。本実施例１ではゲート絶縁
膜としてＳｉＯ₂膜を用い、ＥＣＲ−ＰＥＣＶＤ法で１
５００Åの膜厚に堆積した。（図２（ｄ））引き続いて
ゲート電極２０７となる薄膜をスパッター法蒸着法或い
はＣＶＤ法などで堆積する。本実施例１ではゲート電極
材料としてクロム（Ｃｒ）を選択し、スパッター法で１
５００Å堆積した。ゲート電極となる薄膜を堆積後パタ
ーニングを行い、更に層間絶縁膜２０８を５０００Å堆
積した後、コンタクトホールを開け、ソース・ドレイン
取り出し電極２０９をスパッター法などで形成し、薄膜
半導体装置が完成する。（図２（ｅ））この様にして試
作した薄膜半導体装置のトランジスタ特性を測定したと
ころ、ソース・ドレイン電圧Ｖｄｓ＝４Ｖ，ゲート電圧
Ｖｇｓ＝１０Ｖでトランジスタをオンさせた時のソース
・ドレイン電流Ｉｄｓをオン電流ＩONと定義して、９５
％の信頼係数でＩON＝（２．６２＋０．２３、−０．２
１）×１０^-6Ａで有った。又、Ｖｄｓ＝４Ｖ、Ｖｇｓ＝
０Ｖでトランジスタをオフさせた時のオフ電流はＩOFF
＝（０．０４５＋０．０１８、−０．０１２）×１０
^-12Ａで有った。ここで測定は温度２５℃の元で、チャ
ンネル部の長さＬ＝１０μｍ、幅Ｗ＝１０μｍのトラン
ジスタに対してなされた。飽和電流領域から求めた有効
電子移動度（Ｊ．Ｌｅｖｉｎｓｏｎ ｅｔ ａｌ．Ｊ，
Ａｐｐｌ，Ｐｈｙｓ．５３，１１９３’８２）は、μ＝
１２．４８±０．７０ｃｍ²／ｖ．ｓｅｃで有った。こ
の様に本発明に依り、高移動度を有し、ゲート電圧の１
０Ｖの変調に対してＩｄｓが８桁近くも変動する窮めて
優良な薄膜半導体装置を工程最高温度を５５５℃以下
で、しかも工程最高温度に維持されている期間を数時間
以内とする低温工程で初めて現実化した。

【００２０】（実施例２）チャンネル部シリコン膜を堆
積する工程を除いてその他の工程は全て実施例１と同じ
工程で薄膜半導体装置を作成した。本実施例２ではチャ
ンネル部シリコン膜を堆積するのに堆積温度５５５℃
で、第一の半導体膜としてのシリコン膜は実施例１と同
条件で堆積したが、第二の半導体膜としてのシリコン膜
はシラン流量と希釈純窒素流量を１０ＳＣＣＭと２９０
ＳＣＣＭ、１５ＳＣＣＭと２８５ＳＣＣＭ、２５ＳＣＣ
Ｍと２７５ＳＣＣＭ、４５ＳＣＣＭと２５５ＳＣＣＭ、
７０ＳＣＣＭと２３０ＳＣＣＭへと変化させて堆積し
た。この時の第二の半導体膜の堆積時間は順に１時間１
８分、１時間８分、５５分、４７分、４０分で有った。
この結果第二の半導体膜としてのシリコン膜堆積中のモ
ノシラン分圧は其々０．１００ｍｔｏｒｒ、０．１５０
ｍｔｏｒｒ、０．２５１ｍｔｏｒｒ、０．４５１ｍｔｏ
ｒｒ、０．７０１ｍｔｏｒｒとなった。又得られたシリ
コン膜の膜厚は上記の順番で各々２６３Å、２６９Å、
２６４Å、２７６Å、２７２Åで有った。こうして堆積
されたシリコン膜を用いて実施例１と同じ工程で薄膜半
導体装置を作成し、トランジスタ特性を測定した。図１
には第二の半導体膜堆積中のモノシラン分圧に対して、
実施例１で定義したオン電流の値を図示して有る。図中
でのエラー・バーは９５％の信頼係数に於ける区間推定
値を示している。この図よりモノシラン分圧が０．１ｍ
ｔｏｒｒ以下になるとトランジスタ特性が明らかに著し
く向上する事が分かる。

【００２１】（実施例３）実施例１及び実施例２で詳述
した本発明の優位性を明瞭とする為に従来技術との比較
を行う。本実施例３ではチャンネル部シリコン膜を堆積
する工程を除いてその他の工程は全て実施例１と同じ工
程で薄膜半導体装置を作成した。本実施例３ではチャン
ネル部シリコン膜を実施例１の第一の半導体膜を堆積す
る条件で堆積時間のみを変えて堆積した。即ち堆積温度
５５５℃で原料ガスで有るＳｉＨ₄を１００ＳＣＣＭ流
し、５８分２３秒間シリコン膜を堆積した。堆積開始直
後の反応室内圧力は１．２１ｍｔｏｒｒで、堆積終了直
前の圧力は１．２７ｍｔｏｒｒで有った。堆積中のモノ
シラン分圧は１．１５ｍｔｏｒｒで有る。得られたシリ
コン膜厚は１９９Åで有った。このシリコン膜は｛２２
０｝面に優先配向した結晶状態に有り、膜厚に対してそ
の状態を変える事は無い。このシリコン膜を用いて実施
例１と同じ工程で薄膜半導体装置を作成した所、オン電
流は９５％の信頼係数でＩON＝（１．４５＋０．０８、
−０．０７）×１０^-6Ａで有った。オン電流の定義及び
測定条件は実施例１と同一で有る。又、有効電子移動度
は、μ＝９．３０±０．３９ｃｍ²／ｖ・ｓｅｃで有っ
た。本実施例３と実施例１及び実施例２を比較すると、
チャンネル部シリコン膜を第一の半導体膜と第二の半導
体膜との多層構造にし、シリコン膜堆積過程でモノシラ
ン分圧を０．１ｍｔｏｒｒ以下とすると、トランジスタ
特性が著しく向上する事が理解される。実施例１及び２
では半導体膜を二層に分けたが、これは三層四層と多層
構造で有っても構わない。

【００２２】次に堆積温度が５５５℃と比較的低温でし
かも数時間の熱工程で良好な薄膜半導体装置を作成する
には本発明が必要不可欠で有る事を説明する。実施例２
に詳述した様にモノシラン分圧が０．１ｍｔｏｒｒ以下
としてチャンネル部シリコン膜を堆積して薄膜半導体装
置を作成すると良好な特性を示すが、これは本発明の多
層構造の半導体膜及び多段階堆積に依ってのみ実現化可
能なので有る。実際、実施例１及び２で利用した同じ高
真空型ＬＰＣＶＤ装置にて、下地保護膜となる二酸化珪
素膜（ＳｉＯ₂膜）の付いた石英ガラス基板に堆積温度
５５５℃でモノシラン流量１０ＳＣＣＭ、希釈純窒素流
量２９０ＳＣＣＭ、モノシラン分圧０．１００ｍｔｏｒ
ｒにて、２時間堆積を試みたが、シリコン膜は全く何も
堆積されなかった。即ち、モノシラン分圧が非常に低い
と良質なシリコン膜が堆積されて、良好な特性を有する
薄膜半導体装置が作成される可能性は有るものの、従来
の単一堆積方法ではシリコン膜はその実全く堆積されな
いので有る。良質な半導体膜を極低圧に依り堆積形成す
る為には、本発明に依る連続多層堆積が唯一有効な手段
で有り、本発明に依って初めて実現されるので有る。本
実施例では堆積温度を５５５℃とし、原料ガスとしてモ
ノシランを用いたが、堆積温度や原料ガスに関係なく良
質な半導体膜をＬＰＣＶＤ法で得るには極低圧堆積が好
ましく、その堆積を実現したり、或いは堆積時間を短縮
するには、まず第一の半導体膜を堆積した後、第二の半
導体膜を連続堆積する堆積方法が効果的で有る。これは
一般に極低圧堆積を試みると、いわゆる｀インキュベイ
ション・タイム’と呼ばれる堆積の全く生じない時間が
存在するからで有る。このインキュベイション・タイム
は堆積圧力が低くなるにつれて長くなる傾向に有る。前
述した例では５５５℃、モノシラン分圧０．１００ｍｔ
ｏｒｒではインキュベイション・タイムは２時間以上で
有る。従って良質な半導体膜を現実的な堆積時間で堆積
したり、工程生産能力を高める為には第一の半導体膜を
堆積した後、高品質膜を堆積出来る条件で高品質な第二
の半導体膜を堆積する事に依り半導体膜を形成するのが
唯一有効な方法なので有る。従ってこの時、第一の半導
体膜と第二の半導体膜で化学組成が異なっていたり、結
晶状態が違っているのが普通で有る。この件に関して別
な実施例で説明する。

【００２３】（実施例４）チャンネル部シリコン膜を堆
積する工程を除いてその他の工程は全て実施例１と同じ
工程で薄膜半導体装置を作成した。本実施例４では実施
例１で詳述した高真空型ＬＰＣＶＤ装置を用いてチャン
ネル部となる半導体膜を堆積した。堆積温度は５５０℃
で第一の半導体膜としてシリコン・ゲルマニウム膜を堆
積した。原料ガスとしてはＳｉＨ₄を８５ＳＣＣＭ流
し、同時にＧｅＨ₄を１５ＳＣＣＭ流した。堆積時間は
２０分間で堆積開始直後の圧力は１．２１ｍｔｏｒｒ、
堆積終了直前の圧力は１．３０ｍｔｏｒｒで有った。シ
リコン・ゲルマニウム膜はこの第一の堆積で約７０Åの
膜厚となる。この第一の半導体膜堆積後、間断を置かず
連続して第二の半導体膜としてのシリコン膜を１時間２
７分堆積した。堆積温度は５５０℃でＳｉＨ₄を１０Ｓ
ＣＣＭ、純窒素を２９０ＳＣＣＭ流した。第二の半導体
膜堆積中の全圧とシラン分圧は其々３．０１ｍｔｏｒｒ
と０．１００ｍｔｏｒｒで有った。得られた半導体膜は
膜厚２７５Åを有し、下層はシリコン・ゲルマニウム膜
で上層はシリコン膜で有る。この半導体膜は多結晶状態
に有った。こうして得られた二層構造の半導体膜を用い
て実施例１と同じ工程で薄膜半導体装置を作成し、トラ
ンジスタ特性を測定した所、実施例１で定義したオン電
流は９５％の信頼係数でＩON＝（２．７５＋０．３１、
−０．３０）×１０^-6Ａと実施例３で示した従来の薄膜
半導体装置よりも堆積温度を下げ、かつ高特性を示し
た。尚本実施例４で堆積した下層に位置するシリコン・
ゲルマニウムは化学組成式Ｓｉ_1-xＧｅ_xで表現した時_x
の値はおよそ０．２５で有る。本実施例４ではチャンネ
ル部を下層のＳｉ_0.75Ｇｅ_0.25膜と上層のＳｉ膜の二層
としたが、多層にする事も可能で有る。例えばチャンネ
ル部を五層構造とし、最下層をＧｅ膜、下から二番目の
層をＳｉ_0.25Ｇｅ_0.75膜、下から三番目の層をＳｉ_0.5
Ｇｅ_0.5膜、下から四番目をＳｉ_0.75Ｇｅ_0.25膜、最上
層をＳｉ膜としても良い。更には層数や各層に於ける化
学組成は自由に設定し得る。又、層と層との境界は必ず
しも明瞭で有る必要も無く、膜厚方向に対して連続的に
化学組成や結晶状態が変化していても構わない。本実施
例４では５５０℃程度と比較的低温でも容易に結晶堆積
するシリコン・ゲルマニウム膜を下層に用い上層にオフ
・リーク電流が少なく、トランジスタ特性の安定な多結
晶シリコンを連続で極低圧堆積して従来よりも低温で高
性能な薄膜半導体装置を作成した。チャンネル部の特性
には、本実施例の様に薄膜の場合、膜厚全体が帰与する
為、下層膜も出来る限り高品質で有る事が望ましく、５
５０℃でも容易に結晶堆積されるシリコン・ゲルマニウ
ムは５５０℃で結晶堆積されにくいシリコン膜よりも好
ましい。しかしながら大量生産や安全性、公害等の問題
を考えた時には、下層膜はシリコン膜で有っても構わな
い。この様にその目的に応じて半導体膜の化学組成や結
晶構造は変更し得る。

【００２４】

【００２５】

【発明の効果】以上述べて来た様に本発明に依れば、多
結晶シリコン膜等からなる高品質半導体膜を５７０℃程
度以下の低温で容易に形成せしめ、以って薄膜半導体装
置の特性を飛躍的に向上させ、且つ製造時間の短縮・安
定的大量生産を実現した。これに依り、本発明をアクテ
ィブ・マトリックス液晶ディスプレイなどに適応した場
合、安価なガラス基板などが使用できる様になり、又他
の電子装置に適応した場合も熱による素子劣化などを低
減する。かくして本発明はアクティブ・マトリックス液
晶ディスプレイ装置や、集積回路等の電子装置の高性能
化や低価格化を実現するという多大な効果を有する。

【図面の簡単な説明】

【図１】 本発明の効果を示す図。

【図２】 （ａ）〜（ｅ）は本発明の一実施例を示す薄
膜半導体装置製造の各工程に於ける素子断面図。

【符号の説明】

２０１…基板 ２０２…下地保護膜 ２０３…ソース・ドレイン領域 ２０４…半導体膜 ２０５…チャンネル部 ２０６…ゲート絶縁膜 ２０７…ゲート電極 ２０８…層間絶縁膜 ２０９…ソース・ドレイン取り出し電極

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/786 H01L 21/336 H01L 21/205

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】少なくとも表面の一部が絶縁性物質で有る
   基板の該絶縁性物質上に形成された第一半導体膜と、 前記第一半導体膜上に形成された第二半導体膜と、 前記第二半導体膜上に形成されたゲート絶縁膜と、 前記ゲート絶縁膜上に形成されたゲート電極と、を含
   み、 前記第一半導体膜の優先配向面は｛２２０｝であり、 前記第二半導体膜の優先配向面は｛１１１｝であるこ
   と、 を特徴とする薄膜半導体装置。
2. 【請求項２】 請求項１に記載の薄膜半導体装置の製造
   方法に於いて、 減圧化学気相堆積法（ＬＰＣＶＤ法）にて前記絶縁性物
   質上に前記第一半導体膜を形成する第一の工程と、 減圧化学気相堆積法（ＬＰＣＶＤ法）にて前記第一半導
   体膜上に前記第二半導体膜を形成する第二の工程と、 前記第二半導体膜をパターニングする第三の工程と、 前記第二半導体膜上にゲート絶縁膜を形成する第四の工
   程と、を含み、 前記第一の工程及び前記第二の工程において、減圧化学
   気相堆積法を行う際に、原料物質としてモノシランを使
   用し、 前記第二の工程におけるモノシランの分圧が前記第一の
   工程におけるモノシラン分圧よりも低いことを特徴とす
   る薄膜半導体装置の製造方法。
3. 【請求項３】 前記第二工程におけるモノシランの分圧
   を０．１ｍｔｏｒｒ以下にして堆積することを特徴とす
   る請求項２記載の薄膜半導体装置の製造方法。
4. 【請求項４】 前記第一半導体膜と前記第二半導体膜と
   を堆積する際、温度条件を５５５℃以下の温度で行うこ
   とを特徴とする請求項２または３記載の薄膜半導体装置
   の製造方法。
5. 【請求項５】 前記第一半導体膜をモノシランを反応室
   に導入して形成し、 前記第二半導体膜をモノシランと不活性気体とを前記反
   応室に導入して形成することを特徴とする請求項２乃至
   ４のいずれかに記載の薄膜半導体装置の製造方法。