JP3417182B2 - 薄膜半導体装置の製造方法及び電子機器の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はアクティブマトリッ
クス液晶ディスプレイ等に適応される薄膜半導体装置及
びその製造方法並びに絶縁性物質上に形成された電気配
線を有する電子機器及びその製造方法に関する。

【０００２】

【従来の技術】近年、液晶ディスプレイ（ＬＣＤ）の大
画面化、高解像度化に伴い、その駆動方式は単純マトリ
ックス方式からアクティブマトリックス方式へ移行し、
大容量の情報を表示出来るように成りつつ有る。アクテ
ィブマトリックス方式は数十万を越える画素を有する液
晶ディスプレイが可能で有り、各画素毎にスイッチング
トランジスタを形成するもので有る。各種液晶ディスプ
レイの基板としては、透過型ディスプレイを可能ならし
める溶融石英板やガラスなどの透明絶縁基板が使用され
ている。薄膜トランジスタ（ＴＦＴ）の能動層として
は、通常アモルファスシリコンや多結晶シリコンなどの
半導体膜が用いられるが、駆動回路まで一体化して薄膜
トランジスタで形成しようとする場合には動作速度の速
い多結晶シリコンが有利である。多結晶シリコン膜を能
動層とする場合は溶融石英板を基板として用い、通常は
工程最高温度が１０００℃を越える高温プロセスと呼ば
れる製造方法にてＴＦＴが作成されている。一方アモル
ファスシリコン膜を能動層とする場合には通常のガラス
基板が用いられている。ＬＣＤの表示画面の拡大化や低
価格化を進める場合にはこの様に絶縁基板として安価な
通常ガラスを使用するのが必要不可欠で有る。しかしな
がら、前述の如くアモルファスシリコン膜は電気特性が
多結晶シリコン膜に比べ著しく劣り動作速度が遅い等の
問題を内有している。又、高温プロセスの多結晶シリコ
ンＴＦＴは溶融石英板を用いて居る為、ＬＣＤの大型化
や低価格化が困難との問題を有して居る。結局、通常の
ガラス基板上に多結晶シリコン膜等の半導体膜を能動層
とする薄膜半導体装置を作成する技術が強く求められて
いるのである。然るに量産性に富む大型の通常ガラス基
板を用いる際には、基板の変形を避けるべく工程最高温
度を約５７０℃程度以下とする大きな制約が有る。即ち
斯様な制約下にて液晶ディスプレイを動作し得る薄膜ト
ランジスタと、駆動回路を高速作動し得る薄膜トランジ
スタの能動層を形成する技術が望まれて居る。これらは
現在低温プロセスｐｏｌｙ−Ｓｉ ＴＦＴと称されてい
る。

【０００３】従来の低温プロセスｐｏｌｙ−Ｓｉ ＴＦ
ＴはＳＩＤ（Ｓｏｃｉｅｔｙ ｆｏｒ Ｉｎｆｏｒｍａ
ｔｉｏｎ Ｄｉｓｐｌａｙ）’９３ダイジェストＰ．３
８７（１９９３）に示されている。それによると、まず
ＬＰＣＶＤ法で原料気体としてモノシランを（Ｓｉ
Ｈ₄）を用い、堆積温度５５０℃にて５０ｎｍのアモル
ファスシリコン（ａ−Ｓｉ）膜を堆積し、このａ−Ｓｉ
膜にレ−ザ−照射を施し、ａ−Ｓｉ膜をｐｏｌｙ−Ｓｉ
膜へと改質する。ｐｏｌｙ−Ｓｉ膜のパターニング後、
ゲート絶縁膜で有るＳｉＯ₂膜をＥＣＲ−ＰＥＣＶＤ法
で基板温度を１００℃として堆積する。ゲート絶縁膜上
にタンタル（Ｔａ）にてゲート電極を形成した後、ゲー
ト電極をマスクとしてドナー又はアクセプター不純物を
シリコン膜にイオン注入してトランジスタのソース・ド
レインを自己整合的（セルフ・アライン）に形成する。
この時イオン注入はイオン・ドーピング法と呼ばれる質
量非分離型の注入装置を用い、水素希釈されたフォスフ
ィン（ＰＨ₃）やジボラン（Ｂ₂Ｈ₆）を原料気体として
用いている。注入イオンの活性化は３００℃で有る。そ
の後層間絶縁膜を堆積し、インジウム錫酸化物（ＩＴ
Ｏ）やアルミニウム（Ａｌ）で電極や配線を作成し、薄
膜半導体装置は完成する。

【０００４】

【発明が解決しようとする課題】しかしながら、前述の
従来技術に則る低温プロセスｐｏｌｙ−Ｓｉ ＴＦＴに
は次の様な問題が内在しており、これらが量産化の阻害
要因となっている。即ち、 課題１）．ゲート電極及び走査配線に使用される導伝体
材料の抵抗値が高い。その為走査信号波形の鈍りが生
じ、各画素に設けられたスウィッチング用ＴＦＴの正常
動作が妨げられる。即ち液晶表示装置（ＬＣＤ）を高精
細化や大型化を行い得ない。

【０００５】課題２）．ゲート電極に対してイオン注入
法に依りソース・ドレイン領域を自己整合させるセルフ
・アラインＴＦＴ（Ｓ／Ａ ＴＦＴ）を作成する場合、
ゲート電極には注入イオンをチャンネル領域と成る半導
体膜やその直上に設けられたゲート絶縁膜に進入させ得
ぬ阻止能力が求められる。しかしながらゲート電極が金
属で有ると或る確率を持って注入イオンが金属結晶格子
間をすり抜けて仕舞う。即ちゲート電極のイオン阻止能
力が劣っており、Ｓ／Ａ ＴＦＴの安定的な生産を行い
得ない。

【０００６】課題３）．大型ＬＣＤに代表される長い配
線を伴う電子機器では配線材の内部ストレスや温度変化
に伴う熱伸縮により断線が発生し易い。この事情はＳ／
ＡＴＦＴの走査線の様に配線が段差（Ｓ／Ａ ＴＦＴの
場合は半導体膜の段差）を乗り越える必要が有る時によ
り深刻と化す。この為電子機器の製造歩留りが著しく低
下するとの問題が生ずる。

【０００７】そこで本発明は上述の様な諸課題の解決を
目指し、その目的は良好な薄膜半導体装置や電子機器を
現実的な簡便な手段で、安定的に製造する方法を提供す
る事にある。

【０００８】

【課題を解決するための手段】本発明の薄膜半導体装置
の製造方法は、絶縁性物質上に形成された薄膜半導体装
置の製造方法に於いて、水素と窒素とアルゴンを含有す
る雰囲気下にて、スパッター堆積法によりα構造タンタ
ルを主成分とする薄膜を形成する工程を含む事を特徴と
する。

【０００９】

【００１０】

【００１１】又本発明の薄膜半導体装置の製造方法は、
下側導伝層とα構造タンタルを主成分とする上側導伝層
から成る導伝層を含む薄膜半導体装置の製造方法に於い
て、下側導伝層を形成する第一工程と、水素と窒素とア
ルゴンを含有する雰囲気下にて、スパッター堆積法によ
りα構造タンタルを主成分とする薄膜を形成する第二工
程とを含む事を特徴とする。

【００１２】

【００１３】

【００１４】

【００１５】又本発明の電子機器の製造方法は、絶縁性
物質上に、水素と窒素とアルゴンを含有する雰囲気下に
て、スパッター堆積法によりα構造タンタルを主成分と
する薄膜を形成する工程と、前記α構造タンタルを主成
分とする薄膜により構成される配線を形成する工程とを
有することを特徴とする。

【００１６】又本発明の電子機器の製造方法は、下側導
伝層とα構造タンタルを主成分とする上側導伝層から成
る導伝層を含む電子機器の製造方法に於いて、下側導伝
層を形成する第一工程と、水素と窒素とアルゴンを含有
する雰囲気下にて、スパッター堆積法によりα構造タン
タルを主成分とする薄膜を形成する第二工程と、前記下
側導伝層と前記α構造タンタルを主成分とする上側導伝
層により構成される配線を形成する第三工程とを含む事
を特徴とする。

【００１７】

【００１８】

【００１９】

【００２０】

【発明の実施の形態】以下図面を参照しながら本発明の
基礎原理及び作用を説明する。

【００２１】（第１章、本願発明の電子機器とその製造
方法）本願発明の電子機器は絶縁性物質上に形成された
電気伝導性配線を備える物で有る。これらの電子機器と
しては例えば薄膜半導体装置（ＴＦＴ）や金属−絶縁体
−金属型非線形素子（ＭＩＭ）、太陽電池、或いは半導
体装置（ＬＳＩ）やプリント配線基板などが上げられ
る。この電気伝導性配線の少なくとも一部分は水素を含
有するα構造のタンタル（Ｔａ）が用いられて居る。α
構造のタンタルは立方晶の結晶系をなし、その結晶構造
は体心立方（ｂｃｃ）で有る。又このα構造タンタルの
比抵抗は凡２０μΩcm程度から６０μΩcm程度で有る。
こうしたα構造タンタルはα構造タンタル単体の膜中に
水素を含んで居る場合の他、膜中に水素と共に少量の窒
素を含んで居る場合や、導伝層が下側導伝層とその直上
に形成されてる上側導伝層から成り、その上側導伝層が
水素を含むα構造タンタルを主成分として居る場合など
が有る。いずれの場合にせよ主成分はタンタルで有る。
下側導伝層の直上にα構造タンタルを主成分とする上側
導伝層を形成する場合、下側導伝層は２０ｎｍ程度から
２００ｎｍ程度の薄いニオブ（Ｎｂ）やタングステン
（Ｗ）、窒化タンタル（ＴａＮ）等から成る。これらの
材質の特徴は上側導伝層のタンタルをα構造化させ得る
導伝材料という点に認められる。

【００２２】さて従来のα構造タンタル（特に窒素を含
有したα構造タンタル）はスッパター法等のＰＶＤ法に
て堆積形成すると内部応力が非常に強いのが一般で有
る。然るに本願発明のα構造タンタルは水素を微量含有
して居る為、内部応力は著しく緩和されて居る。タンタ
ル薄膜中に於ける水素含有量は１０ａｔｍ ｐｐｍ（１
ａｔｍ ｐｐｍはタンタル原子１０⁶個に対して水素原
子１個）程度から５０００ａｔｍ ｐｐｍ程度で有る。
水素含有量が５０００ａｔｍ ｐｐｍ程度よりも遥かに
大きいとタンタルは脆性を呈して絶縁性物質で被われた
基板から剥離したり、或いは断線を生じて仕舞うが、５
０００ａｔｍ ｐｐｍ程度以下で有れば内部応力は充分
小さく成り且つα構造タンタルは延性を有する様に成
る。即ち基板との熱膨張係数が著しく違った系に於いて
もその相違に起因するストレスや熱伸縮に対する耐性が
増するので有る。反対に水素含有量が１０ａｔｍ ｐｐ
ｍ程度以下との極微量で有ると水素含有の効果は現れ
ず、従来のα構造タンタルと同様強い内部応力を有して
仕舞う。結局本願発明の電子機器で用いられる水素含有
α構造タンタルは従来のβ構造タンタルに比較して１０
分の１程度から４分の１程度の低い比抵抗を有し、且つ
内部応力も充分緩和され、膜は延性を呈して居るので有
る。斯くした特典はタンタル薄膜が形成される基板がガ
ラスやプラスチックと云った熱膨張係数が金属と大きく
異なって居る物質で有ったり、或いは基板の変形や歪み
が容易に発生する様な物質で有る時に取り分け明瞭に認
められる。

【００２３】斯様な本願発明の水素含有α構造タンタル
は以下の如き製造方法にて作成される。まず第一の製造
方法は少なくとも水素と窒素とアルゴンを含有する雰囲
気下にてスパッター堆積法によりタンタルを主成分とす
る薄膜を形成する物で有る。通常のスパッター法ではア
ルゴンを成膜室に導入してプラズマを立て、このアルゴ
ンプラズマを利用して薄膜を堆積して居た。これに対し
本願発明では主構成ガスのアルゴンは変わらぬものの、
更に少量の窒素と水素を添加してアルゴン窒素水素の混
合プラズマを立て、これを利用してタンタルを主成分と
する薄膜をスッパター堆積するので有る。アルゴン中の
窒素含有量は５．０％程度から８．５％程度が最適で有
る。この範囲内で成膜すると比抵抗が小さく且つ内部応
力も比較的弱いα構造タンタルが成膜される。これはス
ッパター堆積されたタンタル薄膜中にα構造の窒化タン
タル（ＴａＮ）領域が僅かに発生し、この窒化タンタル
領域を種として主成分タンタルがα構造化するからで有
る。窒化タンタルそれ自身はα構造で有るが、これは比
抵抗が大きくしかも内部応力が窮めて強い。それが為成
膜中の窒素含有量が高すぎるとタンタル薄膜中に於ける
窒化タンタルの割合が増大し、その結果堆積薄膜は比抵
抗が大きく且つ内部応力も強く成って仕舞う。反対に窒
素含有量が少な過ぎるとタンタル薄膜はα構造化せずβ
構造で有る為比抵抗は２００μΩcm程度と高く、更に窒
素が添加された分だけ内部応力も強く成って仕舞うので
有る。アルゴン中の水素含有量はタンタル薄膜の堆積速
度の応じて前述した１０ａｔｍ ｐｐｍ程度から５００
０ａｔｍ ｐｐｍ程度に成る様に調整する必要が有る
が、その標準的な値は０．１％程度から１０％程度で有
る。結局アルゴン中の窒素含有量が５．０％程度から
８．５％程度の雰囲気下でタンタル薄膜を堆積すると比
較的内部応力が小さくα構造の低抵抗膜が成膜され、更
にこの膜に１０ａｔｍ ｐｐｍ程度から５０００ａｔｍ
ｐｐｍ程度の水素を添加すると内部応力は一段と減少
し、同時に膜の延性が増すので有る。

【００２４】第二の製造方法は電子機器が下側導伝層と
その直上に形成されたα構造タンタルを主成分とする上
側導伝層から成る導伝層を含む際に適応される。まず第
一工程として下側導伝層を形成する。この導伝層は先に
述べた様に後に形成される上側導伝層のタンタルをα構
造化し得る材質で有る。この薄膜を通常のスッパター法
や蒸着法などのＰＶＤ法、或いはＣＶＤ法などで堆積す
る。第二工程では上側導伝層のタンタルをスッパター法
で形成するので第一工程の下側導伝層も同じスッパター
で堆積しておけば第一工程と第二工程を真空を破らず連
続で処理出来る。こうする事により単に生産性が向上す
るにのみならず、下側導伝層の結晶構造を上側導伝層が
容易に引き継ぐ事と成り、それが故上側タンタル薄膜が
確実にα構造化するので有る。引き続く第二工程では少
なくとも水素とアルゴンを含有する雰囲気下にてスパッ
ター堆積法によりα構造タンタルを主成分とする薄膜を
形成する。アルゴン中に於ける水素含有量は先と同様
に、成膜されたα構造タンタルが１０ａｔｍ ｐｐｍ程
度から５０００ａｔｍ ｐｐｍ程度の水素を含む様に調
整する。従ってその値は凡０．１％程度から１０％程度
で有る。

【００２５】第三の製造方法は第一工程でまずα構造タ
ンタルを主成分とする薄膜を形成した後、第二工程にて
この薄膜に水素化処理を施して薄膜に所望量の水素を添
加する。この第一工程で形成されたタンタル薄膜は通常
強い内部応力を有して居る。この為薄膜が大きな温度変
化を被ると、内部応力に基づくひび割れや膜の剥がれが
生じて仕舞う。従って出来る限り冷却や加熱と云った熱
環境を変化させずに第二工程の水素化処理を施す事が理
想で有る。第一工程が終了してから第二工程を行う迄の
工程温度は少なくとも第一工程の基板処理温度と同等も
しくはそれ以下で有る事が望まれる。但しこの制約は基
板との兼ね合いでタンタル薄膜に前述した問題が生じな
ければ緩める事も可能で有る。第一工程でα構造のタン
タルを主成分とする薄膜を成膜するには先にも述べた通
り、少なくとも窒素とアルゴンを含有する雰囲気下にて
スパッター堆積法を行えば良い。スッパター堆積時のア
ルゴン中の窒素含有量は矢張り５．０％程度から８．５
％程度の間で有る。α構造タンタルを主成分とする薄膜
の別の形成方法は下側導伝膜の直上にタンタル薄膜をス
ッパター形成する物で有る。これは第二の製造方法で水
素を添加しないものに相当して居る。即ちニオブやタン
グステン、窒化タンタルと云った上層タンタルをα構造
化させ得る下側導伝膜を形成した後、この膜の直上にタ
ンタルをスッパター堆積させる方法で有る。この様に第
一工程で様々な方法にてα構造のタンタルを主成分とす
る薄膜を形成した後、剥離やひび割れと云った現象が生
ずる様な大きな温度変化を薄膜が被る前に、第二工程で
水素を添加し薄膜の応力緩和を図るので有る。第二工程
の水素化処理は水素イオン注入や水素プラズマ処理、或
いは水素含有雰囲気下での熱処理などで行い得る。二番
目の水素プラズマ処理はそれを第一工程でタンタル薄膜
を堆積したスッパター装置にて連続処理とすればタンタ
ル膜表面に酸化膜や汚染等が存在しない為水素添加効率
が上がり、同時に第一工程と第二工程との間に余分な工
程が入らない為薄膜に熱ストレスが掛かる前に内部応力
の緩和が可能と成る。無論この時生産性は改善されて居
る。水素化処理を水素イオン注入で行えば薄膜への水素
添加量を厳密に調整出来る。換言すればタンタル薄膜物
性を自由に変え得る訳で有る。この方法は後述する上ゲ
ート型薄膜半導体装置のゲート電極に本願発明の水素含
有α構造タンタルをを用いる時に殊の外有用で有る。第
一工程でゲート電極と成るα構造タンタルを成膜した
後、ゲート電極をマスクにソース・ドレイン領域形成の
イオン注入工程時に水素添加の第二工程を兼用させる事
が出来るからで有る。こうすると水素化処理の為の特別
な工程を増やす事無く、本願発明がその儘達成されるの
で有る。

【００２６】（第２章、本願発明の薄膜半導体装置とそ
の製造方法の概略）次に第１章で説明した電子機器の内
で本願発明が取り分け効果的で有る薄膜半導体装置とそ
の製造方法を説明する。図１（ａ）〜（ｄ）はＭＩＳ型
電界効果トランジスタを形成する薄膜半導体装置の製造
工程を断面で示した大概図で有る。この図が示す様に本
願発明が殊の外有益で有る薄膜半導体装置は所謂上ゲー
ト型ＴＦＴで有る。即ち本願発明の薄膜半導体装置は絶
縁性物質上に島状に形成された半導体層と、その半導体
層上に形成されたゲート絶縁層と、更にそのゲート絶縁
層上に形成されたゲート電極とを具備して居る。この図
を用いて本願発明が低温プロセスｐｏｌｙ−Ｓｉ ＴＦ
Ｔに適応される際の予備知識を提供する。

【００２７】本発明では基板１０１の一例として汎用無
アルカリガラスを用いる。まず基板１０１上に常圧化学
気相堆積法（ＡＰＣＶＤ法）やＰＥＣＶＤ法或いはスパ
ッター法などで絶縁性物質で有る下地保護膜１０２を形
成する。次に後に薄膜半導体装置の能動層と化す真性シ
リコン膜等の半導体膜を堆積する。半導体膜はＬＰＣＶ
Ｄ法やＰＥＣＶＤ法、ＡＰＣＶＤ法等の化学気相堆積法
（ＣＶＤ法）、或いはスパッター法や蒸着法などの物理
気相堆積法（ＰＶＤ法）に依って形成される。こうして
得られた半導体膜にレーザー光等の光学エネルギー又は
電磁波エネルギーを短時間照射して結晶化を進める。最
初に堆積した半導体膜が非晶質で有ったり、非晶質と微
結晶が混在する混晶質で有れば、この工程は結晶化と呼
ばれる。一方、最初に堆積した半導体膜が多結晶質で有
れば、この工程は再結晶化と呼ばれる。本明細書では特
に断らない限り両者をまとめて単に結晶化と称する。レ
ーザー光等のエネルギー強度が高ければ、結晶化の際に
半導体膜は一度熔融し冷却固化過程を経て結晶化する。
これを本願では熔融結晶化法と称する。これに対し半導
体膜の結晶化を熔融せずに固相にて進める方法を固相成
長法（ＳＰＣ法）と称する。固相成長法は５５０℃程度
から６５０℃程度の温度で数時間から数十時間掛けて結
晶化を進める熱処理法（Ｆｕｒｎａｃｅ−ＳＰＣ法）
と、一秒未満から一分程度の短時間で７００℃から１０
００℃との高温で結晶化を進める急速熱処理法（ＲＴＡ
法）、及びレーザー光等のエネルギー強度が低い時に生
ずる極短時間固相成長法（ＶＳＴ−ＳＰＣ法）の三者に
主として分類される。本願発明はこれら何れの結晶化方
法をも適応可能で有るが、大型基板を高い生産性で製造
するとの視点に則ると熔融結晶化法やＲＴＡ法、ＶＳＴ
−ＳＰＣ法が取り分け適して居る。これらの結晶化方法
では照射時間が非常な短時間で有り且つ照射領域も基板
全体に対して局所的で有る為、半導体膜の結晶化に際し
て基板全体が熱せられる事は無く、故に基板の熱に依る
変形や割れ等も生じないからで有る。その後この半導体
膜をパターニングし、後にトランジスタの能動層となる
半導体膜１０３を作成する。（図１（ａ）） 半導体膜形成後、ＣＶＤ法やＰＶＤ法などでゲート絶縁
膜１０４を形成する。絶縁膜形成に当たり様々な製造方
法が考えられるが、絶縁膜形成温度は３５０℃以下が好
ましい。これはＭＯＳ界面やゲート絶縁膜の熱劣化を防
ぐ為に重要で有る。同じ事は以下の総ての工程に対して
も適用される。ゲート絶縁膜形成後の総ての工程温度は
３５０℃以下に押さえられねばならない。こうする事に
より高性能な薄膜半導体装置を容易に、且つ安定的に製
造出来るからで有る。

【００２８】引き続いてゲート電極１０５となる薄膜を
ＰＶＤ法或いはＣＶＤ法などで堆積する。通常はゲート
電極とゲート配線は同一材料にて同一工程で作られる
為、この材質は電気抵抗が低く、３５０℃程度の熱工程
に対して安定で有る事が望まれる。ゲート電極となる薄
膜を堆積後パターニングを行い、引き続いて半導体膜に
不純物イオン注入１０６を行ってソース・ドレイン領域
１０７及びチャンネル領域１０８を形成する。（図１
（ｃ））この時ゲート電極がイオン注入のマスクと成っ
て居るが故、チャンネルはゲート電極下のみに形成され
る自己整合構造と成る。不純物イオン注入は質量非分離
型イオン注入装置を用いて注入不純物元素の水素化物と
水素を注入するイオン・ドーピング法と質量分離型イオ
ン注入装置を用いて所望の不純物元素のみを注入するイ
オン打ち込み法の二種類が適応され得る。イオン・ドー
ピング法の原料ガスとしては水素中に希釈された濃度
０．１％程度から１０％程度のホスフィン（ＰＨ₃）や
ジボラン（Ｂ₂Ｈ₆）等の注入不純物元素の水素化物を用
いる。イオン打ち込み法では所望の不純物元素のみを注
入した後に引き続いて水素イオン（プロトンや水素分子
イオン）を注入する。前述の如くＭＯＳ界面やゲート絶
縁膜を安定に保つ為には、イオン・ドーピング法にしろ
イオン打ち込み法にしろイオン注入時の基板温度は３５
０℃以下でなければならない。一方注入不純物の活性化
を３５０℃以下の低温にて常に安定的に行うには、イオ
ン注入時の基板温度は２００℃以上で有る事が望まし
い。トランジスタのしきい値電圧を調整する為にチャン
ネル・ドープ行うとか、或いはＬＤＤ構造を作成すると
云った様に低濃度に注入された不純物イオンを低温で確
実に活性化するには、イオン注入時の基板温度は２５０
℃以上で有る事が必要と成る。この様に基板温度が高い
状態でイオン注入を行うと、半導体膜のイオン注入に伴
う結晶壊破の際に再結晶化も同時に生じ、結果としてイ
オン注入部の非晶質化を防ぐ事が出来るので有る。即ち
イオン注入された領域は注入後も依然として結晶質とし
て残り、その後の活性化温度が３５０℃程度以下と低温
で有っても注入イオンの活性化が可能に成る訳で有る。
ＣＭＯＳ ＴＦＴを作成する時はポリイミド樹脂等の適
当なマスク材を用いてＮＭＯＳ又はＰＭＯＳの一方を交
互にマスクで覆い、上述の方法にてそれぞれのイオン注
入を行う。イオン注入時の基板温度が３００℃程度以下
で有れば、ポリイミド樹脂に代わって安価で保存等の取
扱いが易しい汎用フォト・レジストをイオン注入に対す
るマスクとして使用する事が可能と成る。

【００２９】次に層間絶縁膜１０９をＣＶＤ法或いはＰ
ＶＤ法で形成する。イオン注入と層間絶縁膜形成後、３
５０℃程度以下の適当な熱環境下にて数十分から数時間
の熱処理を施して注入イオンの活性化及び層間絶縁膜の
焼き締めを行う。この熱処理温度は注入イオンを確実に
活性化する為にも２５０℃程度以上が好ましい。又層間
絶縁膜を効能的に焼き締めるには３００℃以上の温度が
好ましい。通常ゲート絶縁膜と層間絶縁膜とではその膜
品質が異なって居る。その為に層間絶縁膜形成後二つの
絶縁膜にコンタクトホールを開ける際、絶縁膜のエッチ
ング速度が違って居るのが普通で有る。斯様な条件下で
はコンタクトホールの形状が下方程広い逆テーパー状に
成ったり或いは庇が発生して仕舞い、その後電極形成し
た時に電気的な導通がうまく取れない所謂接触不良の原
因と成る。層間絶縁膜を効能的に焼き締めるとこうした
接触不良の発生を最小限に止められるので有る。層間絶
縁膜形成後ソース・ドレイン上にコンタクトホールを開
孔し、ソース・ドレイン取り出し電極１１０とこれらの
配線をＰＶＤ法やＣＶＤ法などで形成して薄膜半導体装
置が完成する。（図１（ｄ）） （第３章、本願発明の薄膜半導体装置とその製造方法に
関する詳細説明）第１章で説明した水素含有α構造タン
タルは様々な電子機器に適応出来る。しかしながらこの
導伝材料の最大の特徴は比抵抗が低い事と内部応力が小
さい事、及び延性を呈して居る事に有る。斯様な特徴は
長配線を有する電子機器や基板物性と配線物性が著しく
異なる電子機器、或いは配線の厚みに対して無視し得な
い段差を乗り越える必要が有る電子機器、又は配線の内
部応力がその性能に影響を及ぼす電子機器などで良く活
かされる。この条件を満たす電子機器の一例としては太
陽電池や液晶表示装置に利用されるガラス基板上に形成
された薄膜半導体装置が有る。これらの電子機器の配線
長は数ｃｍ程度から数十ｃｍ程度にも及び、更に基板の
熱物性と配線材料の熱物性は大きく異なって居るのが普
通だからで有る。従って本願発明の電子機器の内でも太
陽電池や液晶表示装置に用いられる薄膜半導体装置は特
にその得られる効果が大きいと言える。第２章で説明し
た様に薄膜半導体装置にはゲート電極・配線とソース電
極・配線、及びドレイン電極・配線の三種類の電気導伝
性材料が絶縁性物質上に形成されて居る。水素含有α構
造タンタルはこれら三種類の電気導伝性材料のいずれに
も適応し得る。配線の厚みに対して無視し得ない段差を
乗り越えるとの観点に則ると下ゲート型ＴＦＴのソース
電極・配線やドレイン電極・配線、或いは上ゲート型Ｔ
ＦＴの各種電極・配線に適応されると段差部での断線が
抑制されるとの別な効果が加えられる。更に配線の内部
応力がトランジスタ特性に悪影響を及ぼさず、製造工程
も簡単との効果は水素含有α構造タンタルを上ゲートＴ
ＦＴのゲート電極・配線に用いた時に加えられる。以下
この事を説明する。

【００３０】第２章で説明した上ゲート型ＴＦＴのゲー
ト電極・配線に第１章で説明した水素含有α構造タンタ
ルを適応する。即ちゲート電極の少なくとも一部は水素
を含有するα構造のタンタルで有る。無論ゲート電極が
窒素と水素を含有するタンタルで有っても良い。このゲ
ート電極は第１章で述べた各製造方法により作成され
る。ゲート電極形成後にソース・ドレイン領域形成の為
のイオン注入工程が控えて居る訳で有るが、水素や窒素
を含有して居るαタンタルの場合これらの原子の幾つか
は必ずタンタル結晶の格子間に入って居る。その為ゲー
ト電極をマスクとしたイオン注入の際に仮令少数の注入
イオンがタンタル結晶の格子間をすり抜けたとしても、
そのイオンは格子間に存在する水素原子や窒素原子と衝
突して運動方向を変える事に成る。斯様に散乱された注
入イオンはもはや格子間をすり抜ける事が出来ず、その
結果ゲート電極は注入イオンに対する完全な阻止能力を
獲得するに至る。斯くして本願発明の薄膜半導体装置で
はゲート電極が導伝性結晶体で有っても、チャンネル形
成半導体領域とその直上に位置するゲート絶縁膜にはソ
ース・ドレイン形成の為のＰ型もしくはＮ型のイオンは
全く導入されず、信頼性の優れた高性能ＴＦＴが安定的
に製造され得るのである。又前述の如く窒素を含む等の
α構造タンタルを主成分とする薄膜を形成する第一工程
終了後にこの薄膜をゲート電極・配線に加工し、その後
第二工程の水素化処理をソース・ドレイン領域形成のイ
オン注入工程で兼用させれば特別な工程を増やす事無く
本願発明が達成される。例えばソース・ドレイン領域を
イオン・ドーピング法で行う場合にはホスフィン（ＰＨ
₃）やジボラン（Ｂ₂Ｈ₆）と云った注入不純物元素の水
素化物を希釈する水素の濃度を調整した上でイオン注入
工程を行えば、自動的に所望量の水素を含有したα構造
タンタルが得られる。注入不純物元素の水素化物と水素
の濃度はヘリウム、ネオン、アルゴン、クリプトンなど
の第二の希釈媒体を用いる事で容易に調整される。又質
量分離を伴うイオン打ち込み法でソース・ドレイン形成
を行う場合には所望の不純物元素を注入した後に引き続
いて水素イオン（プロトンや水素分子イオン）を注入し
て居る。この水素注入はソース・ドレイン領域に打ち込
まれた不純物を３５０℃程度以下の低温で活性化させる
事を本来の目的として居るが、当然ゲート電極への水素
添加と兼用される。従ってイオン打ち込み法に於いても
特別な工程を増やす事無く本願発明を達成出来る訳で有
る。

【００３１】さて能動層半導体膜が多結晶状態に有る電
界効果型薄膜半導体装置ではゲート電極の内部応力の有
無がトランジスタ特性の善し悪しに影響を及ぼす。第１
章で説明した様に本願発明の水素含有αタンタルはその
内部応力が非常に弱い為、これをゲート電極に用いると
良好な特性を示す薄膜半導体装置と成るので有る。

【００３２】（実施例１）図１（ａ）〜（ｄ）はＭＩＳ
型電界効果トランジスタを形成する薄膜半導体装置の製
造工程を断面で示した図で有る。

【００３３】本実施例１では基板１０１として２３５mm
□の無アルカリガラス（日本電気硝子社ＯＡー２）を用
いたが、工程最高温度に耐え得る基板で有るならば、基
板の種類や大きさは無論問われない。まず基板１０１上
に常圧化学気相堆積法（ＡＰＣＶＤ法）やＰＥＣＶＤ法
或いはスパッター法などで下地保護膜となる二酸化珪素
膜（ＳｉＯ₂膜）１０２を形成する。ＡＰＣＶＤ法では
基板温度２５０℃から４５０℃程度でモノシラン（Ｓｉ
Ｈ₄）や酸素を原料としてＳｉＯ₂膜を堆積できる。ＰＥ
ＣＶＤ法やスパッター法では基板温度を室温から４００
℃とする事が出来る。本実施例１ではＡＰＣＶＤ法でＳ
ｉＨ₄とＯ₂を原料ガスとして３００℃で２０００ÅのＳ
ｉＯ₂膜を堆積した。

【００３４】次に後に薄膜半導体装置の能動層と化す真
性シリコン膜を５００Å程度堆積した。真性シリコン膜
は高真空型ＬＰＣＶＤ装置にて、原料ガスで有るジシラ
ン（Ｓｉ₂Ｈ₆）を２００SCCM流し堆積温度４２５℃で５
８分間堆積した。本実施例１にて使用した高真空型ＬＰ
ＣＶＤ装置は１８４．５ｌの容積を有する。１７枚の基
板は表側を下向きとして、２５０℃に保たれた反応室に
挿入された。基板挿入後、ターボ分子ポンプの運転を開
始し、定常回転に達した後、漏洩検査を２分間施した。
この時の脱ガス等の漏洩速度は３．１×１０^-5torr/min
で有った。その後挿入温度の２５０℃から堆積温度の４
２５℃迄一時間費やして昇温した。昇温の最初の１０分
間は反応室にガスを全く導入せず、真空中で昇温した。
昇温開始後１０分後の反応室到達最低背景圧力は５．２
×１０^-7torrで有った。又残り５０分間の昇温期間には
純度９９．９９９９％以上の窒素ガスを３００SCCM流し
続けた。この時の反応室内平衡圧力は３．０×１０^-3to
rrで有った。堆積温度到達後、原料ガスで有るＳｉ₂Ｈ₆
を２００ＳＣＣＭと純度９９．９９９９％以上の希釈用
ヘリウム（Ｈｅ）を１０００ＳＣＣＭ流し、シリコン膜
を５８分間堆積した。Ｓｉ₂Ｈ₆等のガスを反応室に導入
した直後の圧力は７６７ｍｔｏｒｒで有り、これら原料
ガス等を導入してから５７分後の圧力は９５１ｍｔｏｒ
ｒで有った。こうして得られたシリコン膜の膜厚は５０
１Åで有り、基板の周辺部７ｍｍを除いた２２１ｍｍ□
の正方形領域内での膜厚変動は±５Å未満で有った。本
実施例１では斯様にＬＰＣＶＤ法にてシリコン膜を形成
したが、形成方法はこれに限らず、ＰＥＣＶＤ法やスパ
ッター法によっても良い。ＰＥＣＶＤ法やスパッター法
ではシリコン膜形成温度を室温から３５０℃程度とする
事が可能である。

【００３５】こうして得られたシリコン膜は高純度のａ
−Ｓｉ膜で有る。次にこのａ−Ｓｉ膜に光学エネルギー
又は電磁波エネルギーを短時間照射してａ−Ｓｉを結晶
化し、多結晶シリコン（ｐｏｌｙ−Ｓｉ）へと改質す
る。本実施例１ではキセノン・クロライド（ＸｅＣｌ）
のエキシマ・レーザー（波長３０８ｎｍ）を照射した。
レーザーパルスの強度半値幅は４５ｎｓである。照射時
間が斯様に非常な短時間で有る為、ａ−Ｓｉのｐｏｌｙ
−Ｓｉへの結晶化に際して基板が熱せられる事は無く、
故に基板の変形等も生じない。レーザー照射は基板を室
温（２５℃）とし、空気中で行った。レーザー照射の一
回の照射面積は８ｍｍ□の正方形で有り、各照射毎に４
ｍｍずらして行く。最初に水平方向（Ｙ方向）に走査し
た後、次に垂直方向（Ｘ方向）にも４ｍｍずらせて、再
び水平方向に４ｍｍずつずらせて走査し、以後この走査
を繰り返して基板全面に第一回目のレーザー照射を行
う。この第一回目のレーザー照射エネルギー密度は１６
０ｍＪ／ｃｍ²で有った。第一回目のレーザー照射が終
了した後、エネルギー密度を２７５ｍＪ／ｃｍ²として
第二回目のレーザー照射を全面に行う。走査方法は第一
回目のレーザー照射と同じで８ｍｍ□の正方形の照射領
域をＹ方向とＸ方向に４ｍｍずらせて走査する。この二
段階レーザー照射に依り基板全体がａ−Ｓｉからｐｏｌ
ｙ−Ｓｉへと均一に結晶化される。本実施例１では光学
エネルギー又は電磁波エネルギーとしてＸｅＣｌエキシ
マ・レーザーを用いたが、エネルギー照射時間が数十秒
以内で有ればそのエネルギー源には囚らわれない。例え
ばＡｒＦエキシマ・レーザーや、ＸｅＦエキシマ・レー
ザー、ＫｒＦエキシマ・レーザー、ＹＡＧレーザー、炭
酸ガスレーザー、Ａｒレーザー、色素レーザー等の各種
レーザー、或いはアークランプやタングステンランプ等
のランプ光を照射しても良い。アークランプ照射を行う
場合ランプ出力を１ｋＷ／ｃｍ²程度以上とし、照射時
間を４５秒程度とする事でａ−Ｓｉからｐｏｌｙ−Ｓｉ
への膜質改変が進む。この結晶化に際してもエネルギー
照射時間は短時間なので、基板の熱による変形や割れは
生じない。次にこのシリコン膜をパターニングし、トラ
ンジスタの能動層となるチャンネル部半導体膜１０３を
作成した。（図１（ａ）） その後ＥＣＲ−ＰＥＣＶＤ法やＰＥＣＶＤ法などでゲー
ト絶縁膜１０４を形成する。本実施例１ではゲート絶縁
膜としてＳｉＯ₂膜を用い、ＰＥＣＶＤ法で１２００Å
の膜厚に堆積した。（図１（ｂ））基板をＰＥＣＶＤ装
置に設置する直前には、基板を１．６７％のフッ化水素
酸水溶液に２０秒間浸して半導体膜表面の自然酸化膜を
取り除いた。酸化膜除去から基板をＰＥＣＶＤ装置のロ
ードロック室に入れる迄の時間は約１５分程度で有っ
た。この時間は出来る限り短い事がＭＯＳ界面清浄化の
視点より望まれ、最長でも３０分程度以内が好ましい。
ＰＥＣＶＤ法では原料ガスとしてモノシラン（Ｓｉ
Ｈ₄）と笑気ガス（Ｎ₂Ｏ）を用いて基板温度３００℃に
て形成した。プラズマは１３．５６ＭＨｚのｒｆ波によ
り、出力９００Ｗ、真空度１．５０ｔｏｒｒとの条件で
立てられた。ＳｉＨ₄の流量は２５０ＳＣＣＭでＮ₂Ｏの
流量は７０００ＳＣＣＭであった。ＳｉＯ₂膜の成膜速
度は４８．３Å／ｓで有った。ＳｉＯ₂をこれらの条件
で成膜する直前と直後にはシリコン膜及び形成酸化膜に
酸素プラズマを照射して、ＭＯＳ界面及び酸化膜の改善
をおこなった。本実施例１では原料ガスとしてモノシラ
ンと笑気ガスを用いたが、これらに限らずＴＥＯＳ（Ｓ
ｉ−（Ｏ−ＣＨ₂−ＣＨ₃）₄）等の有機シランと酸素等
の酸化性気体を用いても良い。更にここでは汎用性の高
いＰＥＣＶＤ装置を利用したが、無論ＥＣＲ−ＰＥＣＶ
Ｄ装置によって絶縁膜を形成しても良い。どの様なＣＶ
Ｄ装置や原料ガスを用いる場合であっても、絶縁膜形成
温度は３５０℃以下が好ましい。これはＭＯＳ界面やゲ
ート絶縁膜の熱劣化を防ぐ為に重要で有る。同じことは
以下の総ての工程に対しても適用される。ゲート絶縁膜
形成後の総ての工程温度は３５０℃以下に押さえられね
ばならない。こうする事により高性能な薄膜半導体装置
を容易に、且つ安定的に製造出来るからで有る。

【００３６】引き続いてゲート電極１０５となる薄膜を
スパッター法蒸着法或いはＣＶＤ法などで堆積する。本
実施例１ではゲート電極材料としてタンタル（Ｔａ）を
選択し、スパッター法で５００ｎｍ堆積した。スパッタ
ー時の基板温度は１８０℃でスパッターガスとしては窒
素（Ｎ₂）を６．７％含んだアルゴン（Ａｒ）を用い
た。アルゴン中の窒素含有量は５．０％から８．５％が
最適で有る。こうした条件にて得られたタンタル膜の結
晶構造は主としてα構造となっており、その比抵抗は４
０μΩcmで有る。従って本実施例１に於けるゲート電極
のシート抵抗は０．８Ω／□で有る。

【００３７】ゲート電極となる薄膜を堆積後通常のフォ
トリソグラフィー法によりパターニングを行う。フォト
レジストの露光前の熱処理は９０℃で現像後の熱処理は
１３０℃で有った。従ってαタンタル形成からイオン注
入迄の工程最高温度は１３０℃で有る。引き続いて真性
シリコン膜にバケット型質量非分離型のイオン注入装置
（イオン・ドーピング法）を用いて燐元素等の不純物イ
オン注入１０６を行い、ソース・ドレイン領域１０７及
びチャンネル領域１０８を形成した。（図１（ｃ））本
実施例１ではＮＭＯＳ ＴＦＴの作成を目指した為、原
料ガスとしては水素中に希釈された濃度５％のホスフィ
ン（ＰＨ₃）を用い、高周波出力３８Ｗ、加速電圧８０
ｋＶで５×１０¹⁵１／cm²の濃度に打ち込んだ。この時
同時に水素がゲート電極にも注入され、ゲート電極は水
素を含有するα構造タンタルと成る。タンタルに対する
水素の割合は凡２０００ａｔｍ ｐｐｍで有る。高周波
出力は２０Ｗから１５０Ｗ程度の適便たる値が用いられ
る。ＰＭＯＳ ＴＦＴを作成する場合は、原料ガスとし
て水素中に希釈された濃度５％のジボラン（Ｂ₂Ｈ₆）を
用い、高周波出力を２０Ｗから１５０Ｗとし、加速電圧
６０ｋＶで５×１０¹⁵１／cm²程度の濃度に打ち込む。
又、ＣＭＯＳ ＴＦＴを作成する時はポリイミド樹脂等
の適当なマスク材を用いてＮＭＯＳ又はＰＭＯＳの一方
を交互にマスクで覆い、上述の方法にてそれぞれのイオ
ン注入を行う。

【００３８】次に層間絶縁膜１０９を５０００Å堆積す
る。本実施例１では層間絶縁膜としてＳｉＯ₂をＰＥＣ
ＶＤ法にて形成した。ＰＥＣＶＤ法では原料ガスとして
ＴＥＯＳ（Ｓｉ−（Ｏ−ＣＨ₂−ＣＨ₃）₄）と酸素
（Ｏ₂）を用いて基板温度３００℃にて形成した。プラ
ズマは１３．５６ＭＨｚのｒｆ波により、出力８００
Ｗ、真空度８．０ｔｏｒｒとの条件で立てられた。ＴＥ
ＯＳの流量は２００ＳＣＣＭでＯ₂の流量は８０００Ｓ
ＣＣＭであった。この時ＳｉＯ₂膜の成膜速度は１２ｎ
ｍ／ｓで有った。こうしたイオン注入と層間絶縁膜形成
後、酸素雰囲気下３００℃で１時間熱処理を施して注入
イオンの活性化及び層間絶縁膜の焼き締めを行った。こ
の熱処理温度は３００℃から３５０℃が好ましい。その
後、コンタクトホールを開け、ソース・ドレイン取り出
し電極１１０をスパッター法などで形成し、薄膜半導体
装置が完成する。（図１（ｄ））ソース・ドレイン取り
出し電極としてはインジウム錫酸化物（ＩＴＯ）やアル
ミニウム（Ａｌ）が用いられる。これらの導電体スパッ
ター時の基板温度は１００℃から２５０℃程度で有る。

【００３９】この様にして試作した薄膜半導体装置のト
ランジスタ特性を測定したところ、ソース・ドレイン電
圧Ｖｄｓ＝４Ｖ，ゲート電圧Ｖｇｓ＝１０Ｖでトランジ
スタをオンさせた時のソース・ドレイン電流Ｉｄｓをオ
ン電流ＩONと定義して、９５％の信頼係数でＩON＝（２
３．３＋１．７３、−１．５１）×１０^-6Ａで有った。
又、Ｖｄｓ＝４Ｖ、Ｖｇｓ＝０Ｖでトランジスタをオフ
させた時のオフ電流はＩOFF＝（１．１６＋０．３８、
−０．２９）×１０^-12Ａで有った。ここで測定は温度
２５℃の元で、チャンネル部の長さＬ＝１０μｍ、幅Ｗ
＝１０μｍのトランジスタに対してなされた。飽和電流
領域から求めた有効電子移動度（Ｊ．Ｌｅｖｉｎｓｏｎ
ｅｔ ａｌ．Ｊ，Ａｐｐｌ，Ｐｈｙｓ．５３，１１９
３’８２）は、μ＝５０．９２±３．２６cm²／ｖ．ｓ
ｅｃで有った。一方従来技術の低温プロセスｐｏｌｙ−
Ｓｉ ＴＦＴに於いてはＩON＝（１８．７＋２．２４、
−２．０９）×１０^-6Ａ、ＩOFF＝（４．８５＋３．８
８、−３．２７）×１０^-12Ａで有った。この様に本発
明に依り高移動度を有し、ゲート電圧の１０Ｖの変調に
対してＩｄｓが７桁以上も変化し、更にばらつきが小さ
く窮めて優良で均一な薄膜半導体装置を製造し得た。従
ってＬＣＤに本発明の薄膜半導体装置を適応した場合、
ＬＣＤ画面全体に渡り均一な高画質が得られる事と成
る。

【００４０】

【発明の効果】以上詳述して来た様に本願発明の電子機
器ではそれに用いられて居る水素含有αタンタルは比抵
抗が低く、内部応力が弱く、且つ延性を呈して居る。そ
れ故以下の如き効果が認められる。

【００４１】（１） 大型電子機器で配線が長くとも比
抵抗が低い為、配線内の電位降下が小さい。即ち電気エ
ネルギーを輸送する際にはその輸送に伴うエネルギー損
失が小さく、又電気信号を伝送する際には正確な信号を
伝送出来る。従って例えば太陽電池に本願発明を適応す
るとエネルギーの変換効率が上がり、又例えば液晶表示
装置に用いると大きな画面全体に渡り美しい表示が得ら
れる事と成る。

【００４２】（２） 電子機器の基板がガラスやセラミ
ックス、プラスッチクと云ったその物性が金属と著しく
異なった物質で有っても断線などが生じにくい。加えて
広い温度範囲でこれらの電子機器の使用が可能と成る。

【００４３】（３） 配線材が延性を呈して居る為、配
線材の膜厚に比して無視し得ぬ段差が有っても容易にこ
れを乗り越えられる。従ってＬＳＩの多層配線やプリン
ト配線基板などに適応すると、配線部位に多少の凹凸が
有ろうとも信頼性の高い配線が得られる。

【００４４】（４） イオン注入に於けるイオン阻止能
力に優れて居る。従って上ゲート型ＴＦＴのゲート電極
に用いた時、高性能で信頼性の高い薄膜半導体装置と成
る。

【００４５】（５） 上ゲート型の低温プロセス ｐｏ
ｌｙ−Ｓｉ ＴＦＴに応用した時、従来の製造工程に対
して特別な工程を付加する必要がない。

【００４６】（６） 上ゲート型の低温プロセス ｐｏ
ｌｙ−Ｓｉ ＴＦＴに応用した時、トランジスタの電気
特性が良い。

【図面の簡単な説明】

【図１】本発明の一例を示す薄膜半導体装置製造の各工
程に於ける素子断面図。

【符号の説明】

１０１…基板 １０２…下地保護膜 １０３…半導体膜 １０４…ゲート絶縁膜 １０５…ゲート電極 １０６…イオン注入 １０７…ソース・ドレイン領域 １０８…チャンネル領域 １０９…層間絶縁膜 １１０…ソース・ドレイン取り出し電極。

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｈ０１Ｌ 21/285 Ｈ０１Ｌ 29/78 ６１７Ｍ ６１２Ｃ (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 29/786 H01L 21/336 H01L 21/203 H01L 21/28 H01L 21/285 H01L 21/3205 C23C 14/06 C23C 14/34

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 絶縁性物質上に形成された薄膜半導体装
   置の製造方法に於いて、 水素と窒素とアルゴンを含有する雰囲気下にて、スパッ
   ター堆積法によりα構造タンタルを主成分とする薄膜を
   形成する工程を含む事を特徴とする薄膜半導体装置の製
   造方法。
2. 【請求項２】 下側導伝層とα構造タンタルを主成分と
   する上側導伝層から成る導伝層を含む薄膜半導体装置の
   製造方法に於いて、 下側導伝層を形成する第一工程と、 水素と窒素とアルゴンを含有する雰囲気下にて、スパッ
   ター堆積法によりα構造タンタルを主成分とする薄膜を
   形成する第二工程とを含む事を特徴とする薄膜半導体装
   置の製造方法。
3. 【請求項３】 絶縁性物質上に、水素と窒素とアルゴン
   を含有する雰囲気下にて、スパッター堆積法によりα構
   造タンタルを主成分とする薄膜を形成する工程と、 前記α構造タンタルを主成分とする薄膜により構成され
   る配線を形成する工程とを有することを特徴とする電子
   機器の製造方法。
4. 【請求項４】 下側導伝層とα構造タンタルを主成分と
   する上側導伝層から成る導伝層を含む電子機器の製造方
   法に於いて、 下側導伝層を形成する第一工程と、 水素と窒素とアルゴンを含有する雰囲気下にて、スパッ
   ター堆積法によりα構造タンタルを主成分とする薄膜を
   形成する第二工程と、 前記下側導伝層と前記α構造タンタルを主成分とする上
   側導伝層により構成される配線を形成する第三工程とを
   含む事を特徴とする電子機器の製造方法。