JPH05235353A - アクティブマトリックス基板とその製造方法 - Google Patents
アクティブマトリックス基板とその製造方法Info
- Publication number
- JPH05235353A JPH05235353A JP3523592A JP3523592A JPH05235353A JP H05235353 A JPH05235353 A JP H05235353A JP 3523592 A JP3523592 A JP 3523592A JP 3523592 A JP3523592 A JP 3523592A JP H05235353 A JPH05235353 A JP H05235353A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- film
- gate
- gate line
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 アクティブマトリックス基板上に多結晶シリ
コンと高融点金属の硅化物との２層ゲ−ト構造を有する
多結晶シリコンＴＦＴにおいて、高融点金属の硅化物に
発生するクラック及びコンタクトホ−ルの形状異常を防
止することにより、ゲ−ト線の低抵抗化を実現し、高画
質及び高精細の多結晶シリコンＴＦＴを用いた液晶表示
装置を提供することを目的とする。 【構成】 ２層ゲ−ト電極の下層の多結晶シリコン膜を
薄膜化し、ド−プする不純物を低濃度にする。また２層
ゲ−ト電極の上層の高融点金属の硅化物を薄膜化する。 【効果】 上記方法により、高融点金属の硅化物の応力
を緩和することによって、高融点金属の硅化物に発生す
るクラック及びコンタクトホ−ル開口後に発生する層間
絶縁膜の割れによるコンタクトホ−ルの形状異常を防止
でき、ゲ−ト線を低抵抗化することによって高画質の液
晶表示装置を提供することができる。
コンと高融点金属の硅化物との２層ゲ−ト構造を有する
多結晶シリコンＴＦＴにおいて、高融点金属の硅化物に
発生するクラック及びコンタクトホ−ルの形状異常を防
止することにより、ゲ−ト線の低抵抗化を実現し、高画
質及び高精細の多結晶シリコンＴＦＴを用いた液晶表示
装置を提供することを目的とする。 【構成】 ２層ゲ−ト電極の下層の多結晶シリコン膜を
薄膜化し、ド−プする不純物を低濃度にする。また２層
ゲ−ト電極の上層の高融点金属の硅化物を薄膜化する。 【効果】 上記方法により、高融点金属の硅化物の応力
を緩和することによって、高融点金属の硅化物に発生す
るクラック及びコンタクトホ−ル開口後に発生する層間
絶縁膜の割れによるコンタクトホ−ルの形状異常を防止
でき、ゲ−ト線を低抵抗化することによって高画質の液
晶表示装置を提供することができる。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ（以
下ＴＦＴと略す）を用いたアクティブマトリックス液晶
表示装置の製造方法に関する。
下ＴＦＴと略す）を用いたアクティブマトリックス液晶
表示装置の製造方法に関する。
【０００２】
【従来の技術】現在ＴＦＴを用いた液晶表示装置におい
て逆スタガ構造（ボトムゲ−ト構造）のアモルファスシ
リコンＴＦＴが主流となっている。その理由としてプロ
セスが低温であるためガラス基板上に形成できるのでコ
ストが安く、大面積化に適しているなどの利点をもつか
らである。
て逆スタガ構造（ボトムゲ−ト構造）のアモルファスシ
リコンＴＦＴが主流となっている。その理由としてプロ
セスが低温であるためガラス基板上に形成できるのでコ
ストが安く、大面積化に適しているなどの利点をもつか
らである。
【０００３】一方、コプラナ構造（トップゲ−ト構造）
の多結晶シリコンＴＦＴはゲ−ト電極及びゲ−ト線には
不純物をド−プした多結晶シリコンを用いているのが一
般的であり、セルフアライン構造である。このセルフア
ライン構造は、ソ−ス領域及びドレイン領域を多結晶シ
リコンのゲ−ト電極をマスクとしてイオン打ち込みによ
り形成するという構造である。従ってこの打ち込んだイ
オンの活性化のために高温の熱処理を行わなければなら
ず耐熱温度の低いガラス基板上には多結晶シリコンＴＦ
Ｔプロセスは適さない。そこで耐熱温度の高い高価な石
英基板を使用しなければならないという欠点をもつ。し
かし、アモルファスシリコンＴＦＴと比較すると多結晶
シリコンＴＦＴは１０〜１００倍程度の移動度をもち、
駆動回路も同一基板上に集積できるため小型化に適して
いる等の利点がある。高画質化及び高精細化が要求され
ている現在、多結晶シリコンＴＦＴが注目されてきてい
る。
の多結晶シリコンＴＦＴはゲ−ト電極及びゲ−ト線には
不純物をド−プした多結晶シリコンを用いているのが一
般的であり、セルフアライン構造である。このセルフア
ライン構造は、ソ−ス領域及びドレイン領域を多結晶シ
リコンのゲ−ト電極をマスクとしてイオン打ち込みによ
り形成するという構造である。従ってこの打ち込んだイ
オンの活性化のために高温の熱処理を行わなければなら
ず耐熱温度の低いガラス基板上には多結晶シリコンＴＦ
Ｔプロセスは適さない。そこで耐熱温度の高い高価な石
英基板を使用しなければならないという欠点をもつ。し
かし、アモルファスシリコンＴＦＴと比較すると多結晶
シリコンＴＦＴは１０〜１００倍程度の移動度をもち、
駆動回路も同一基板上に集積できるため小型化に適して
いる等の利点がある。高画質化及び高精細化が要求され
ている現在、多結晶シリコンＴＦＴが注目されてきてい
る。
【０００４】
【発明が解決しようとする課題】多結晶シリコンＴＦＴ
のプロセスでより一層の高画質及び高精細の画面を得る
にあたり、大きな問題点としてゲ−ト線の低抵抗化が挙
げられている。ゲ−ト電極及びゲ−ト線に多結晶シリコ
ンを用いた現在のプロセスでは、ゲ−ト線の抵抗が高く
信号の伝播遅延がおこり高画質及び高精細の画面が得ら
れない。高画質及び高精細の画面を得るためには、伝播
信号の高速化が必要でありそのためにはゲ−ト線の低抵
抗化が必要となる。一方、半導体装置ではゲ−ト電極及
びゲ−ト線を多結晶シリコンと高融点金属の硅化物との
２層構造いわゆるポリサイド構造にすることにより、ゲ
−ト線の抵抗を下げることに成功した例が報告されてい
る。しかし半導体装置で用いられている多結晶シリコン
と高融点金属の硅化物（例えばＭｏＳｉ2を例にとって
説明すると）との２層ゲ−ト構造を多結晶シリコンＴＦ
Ｔに適用し、絶縁基板上に多結晶シリコンとＭｏＳｉ2と
の２層ゲ−ト構造を有する多結晶シリコンＴＦＴを形成
すると、このＭｏＳｉ2にクラックが発生する。更にＭｏ
Ｓｉ2の上層に堆積するＣＶＤＳｉＯ2膜に上部電極との
電気的な接触をとるためのコンタクトホ−ルを開口する
と、ＭｏＳｉ2とＣＶＤＳｉＯ2膜との界面においてＭｏ
Ｓｉ2のクラックに沿ってＣＶＤＳｉＯ2膜のエッチング
液がしみこみ、ＣＶＤＳｉＯ2膜が割れることによりコン
タクトホ−ルの形状異常が発生する。この多結晶シリコ
ンと高融点金属の硅化物との２層ゲ−ト構造を有する多
結晶シリコンＴＦＴにおいて、高融点金属の硅化物に発
生するクラックによってゲ−ト線の低抵抗化を妨げ、ゲ
−ト線の断線を引き起こす。よって本発明では、この高
融点金属の硅化物に発生するクラックを防止し、ゲ−ト
線の低抵抗化を実現することによって高画質及び高精細
の多結晶シリコンＴＦＴを用いた液晶表示装置を提供す
ることを目的とする。
のプロセスでより一層の高画質及び高精細の画面を得る
にあたり、大きな問題点としてゲ−ト線の低抵抗化が挙
げられている。ゲ−ト電極及びゲ−ト線に多結晶シリコ
ンを用いた現在のプロセスでは、ゲ−ト線の抵抗が高く
信号の伝播遅延がおこり高画質及び高精細の画面が得ら
れない。高画質及び高精細の画面を得るためには、伝播
信号の高速化が必要でありそのためにはゲ−ト線の低抵
抗化が必要となる。一方、半導体装置ではゲ−ト電極及
びゲ−ト線を多結晶シリコンと高融点金属の硅化物との
２層構造いわゆるポリサイド構造にすることにより、ゲ
−ト線の抵抗を下げることに成功した例が報告されてい
る。しかし半導体装置で用いられている多結晶シリコン
と高融点金属の硅化物（例えばＭｏＳｉ2を例にとって
説明すると）との２層ゲ−ト構造を多結晶シリコンＴＦ
Ｔに適用し、絶縁基板上に多結晶シリコンとＭｏＳｉ2と
の２層ゲ−ト構造を有する多結晶シリコンＴＦＴを形成
すると、このＭｏＳｉ2にクラックが発生する。更にＭｏ
Ｓｉ2の上層に堆積するＣＶＤＳｉＯ2膜に上部電極との
電気的な接触をとるためのコンタクトホ−ルを開口する
と、ＭｏＳｉ2とＣＶＤＳｉＯ2膜との界面においてＭｏ
Ｓｉ2のクラックに沿ってＣＶＤＳｉＯ2膜のエッチング
液がしみこみ、ＣＶＤＳｉＯ2膜が割れることによりコン
タクトホ−ルの形状異常が発生する。この多結晶シリコ
ンと高融点金属の硅化物との２層ゲ−ト構造を有する多
結晶シリコンＴＦＴにおいて、高融点金属の硅化物に発
生するクラックによってゲ−ト線の低抵抗化を妨げ、ゲ
−ト線の断線を引き起こす。よって本発明では、この高
融点金属の硅化物に発生するクラックを防止し、ゲ−ト
線の低抵抗化を実現することによって高画質及び高精細
の多結晶シリコンＴＦＴを用いた液晶表示装置を提供す
ることを目的とする。
【０００５】
【課題を解決するための手段】本発明では、不純物を含
まない多結晶シリコン又は１×１０20/cm3以下のリンを
含む多結晶シリコンと、高融点金属の硅化物との２層構
造をゲ−ト電極及びゲ−ト線とすることを特徴とし、ま
た絶縁基板上にソ−ス・ドレイン領域及びチャネル領域
となる第１の多結晶シリコン膜を形成する工程と、次に
ゲ−ト絶縁膜を形成する工程と、次にゲ−ト電極及びゲ
−ト線の下層となる第２の多結晶シリコン膜を堆積する
工程と、次に前記第２の多結晶シリコン膜に850℃以下の
温度でリン拡散を行う工程と、次にゲ−ト電極及びゲ−
ト線の上層となる高融点金属の硅化物を堆積する工程
と、次に第２の多結晶シリコン膜及び高融点金属の硅化
物を同時にパタ−ニングし、ゲ−ト電極及びゲ−ト線を
形成する工程とを有することを特徴とする。
まない多結晶シリコン又は１×１０20/cm3以下のリンを
含む多結晶シリコンと、高融点金属の硅化物との２層構
造をゲ−ト電極及びゲ−ト線とすることを特徴とし、ま
た絶縁基板上にソ−ス・ドレイン領域及びチャネル領域
となる第１の多結晶シリコン膜を形成する工程と、次に
ゲ−ト絶縁膜を形成する工程と、次にゲ−ト電極及びゲ
−ト線の下層となる第２の多結晶シリコン膜を堆積する
工程と、次に前記第２の多結晶シリコン膜に850℃以下の
温度でリン拡散を行う工程と、次にゲ−ト電極及びゲ−
ト線の上層となる高融点金属の硅化物を堆積する工程
と、次に第２の多結晶シリコン膜及び高融点金属の硅化
物を同時にパタ−ニングし、ゲ−ト電極及びゲ−ト線を
形成する工程とを有することを特徴とする。
【０００６】
【実施例】以下、本発明の形成方法の実施例を図１を参
照して説明する。図１はゲ−ト電極を多結晶シリコンと
高融点金属の硅化物との２層構造とした多結晶シリコン
ＴＦＴの構造を示したものであり、ゲ−ト電極の下層に
リンを拡散した多結晶シリコン膜、上層にはスパッタ法
により堆積したＭｏＳｉx膜を用いた。まず石英基板１
にフィ−ルドＳｉＯ2膜２を堆積し、その上に多結晶シ
リコン膜３を600℃程度でＳｉＨ4を熱分解させて1000Å
堆積する。次に多結晶シリコン膜３を熱酸化しゲ−ト酸
化膜４を1200Å形成した後、ゲ−ト電極の上層となる多
結晶シリコン膜５を1000Å堆積する。この多結晶シリコ
ン膜５に酸素及び窒素雰囲気中でオキシ塩化リンを用い
て850℃の温度でリン拡散を行い、次にゲ−ト電極の上層
となるＭｏＳｉx膜６をスパッタ法により2000Å堆積す
る。このリンを拡散した多結晶シリコン膜５とＭｏＳｉx
膜６からなる積層膜をＣＦ4−Ｏ2系のガスを用いドライ
エッチングし、ゲート電極及びゲ−ト線を形成する。次
にこのゲ−ト電極をマスクとし、リンイオンを多結晶シ
リコン膜３に打ち込みソ−ス領域７及びドレイン領域８
を形成する。今回はＮチャネルのトランジスタを形成し
たが、Ｐチャネルのトランジスタを形成したい場合はボ
ロンイオンを同様に多結晶シリコン膜３に打ち込めば良
い。そして次にＣＶＤ法により層間絶縁膜９を8000Å程
度堆積し、次に窒素雰囲気中で1000℃、20分間の熱処理
を行う。これはソ−ス及びドレイン領域形成のために打
ち込んだイオンの活性化、ＭｏＳｉx膜６の低抵抗化及び
層間絶縁膜９の焼きしめを目的として行うものである。
次にコンタクトホ−ルを開口し、ＩＴＯ膜をスパッタ法
により堆積し、それをパタ−ニングし画素電極となるＩ
ＴＯ電極１０を形成する。最後に、Ａｌをスパッタ法に
より堆積し、パタ−ニングしてＡｌ電極１１を形成して
完成する。
照して説明する。図１はゲ−ト電極を多結晶シリコンと
高融点金属の硅化物との２層構造とした多結晶シリコン
ＴＦＴの構造を示したものであり、ゲ−ト電極の下層に
リンを拡散した多結晶シリコン膜、上層にはスパッタ法
により堆積したＭｏＳｉx膜を用いた。まず石英基板１
にフィ−ルドＳｉＯ2膜２を堆積し、その上に多結晶シ
リコン膜３を600℃程度でＳｉＨ4を熱分解させて1000Å
堆積する。次に多結晶シリコン膜３を熱酸化しゲ−ト酸
化膜４を1200Å形成した後、ゲ−ト電極の上層となる多
結晶シリコン膜５を1000Å堆積する。この多結晶シリコ
ン膜５に酸素及び窒素雰囲気中でオキシ塩化リンを用い
て850℃の温度でリン拡散を行い、次にゲ−ト電極の上層
となるＭｏＳｉx膜６をスパッタ法により2000Å堆積す
る。このリンを拡散した多結晶シリコン膜５とＭｏＳｉx
膜６からなる積層膜をＣＦ4−Ｏ2系のガスを用いドライ
エッチングし、ゲート電極及びゲ−ト線を形成する。次
にこのゲ−ト電極をマスクとし、リンイオンを多結晶シ
リコン膜３に打ち込みソ−ス領域７及びドレイン領域８
を形成する。今回はＮチャネルのトランジスタを形成し
たが、Ｐチャネルのトランジスタを形成したい場合はボ
ロンイオンを同様に多結晶シリコン膜３に打ち込めば良
い。そして次にＣＶＤ法により層間絶縁膜９を8000Å程
度堆積し、次に窒素雰囲気中で1000℃、20分間の熱処理
を行う。これはソ−ス及びドレイン領域形成のために打
ち込んだイオンの活性化、ＭｏＳｉx膜６の低抵抗化及び
層間絶縁膜９の焼きしめを目的として行うものである。
次にコンタクトホ−ルを開口し、ＩＴＯ膜をスパッタ法
により堆積し、それをパタ−ニングし画素電極となるＩ
ＴＯ電極１０を形成する。最後に、Ａｌをスパッタ法に
より堆積し、パタ−ニングしてＡｌ電極１１を形成して
完成する。
【０００７】以上の工程において、多結晶シリコン膜５
のリンの拡散温度を850℃以下、または拡散量を１×１
０20/cm3以下または多結晶シリコン膜５の膜厚を1500Å
以下、またはＭｏＳｉx膜６の膜厚を2000Å以下にする
ことにより、ＭｏＳｉx膜６の応力を緩和することがで
きる。上記実施例では、多結晶シリコン膜５へのリンの
拡散温度を850℃としたが、例えば850℃の温度における
リン拡散と同等量のリンイオンをイオン打ち込みにより
ド−プしても良いし、既に850℃の温度におけるリン拡散
と同等量のリンイオンを含んだ多結晶シリコン膜を堆積
しても良いし、あるいはリンイオンを全く含まない多結
晶シリコン膜を堆積しても同様の結果が得られる。また
ＭｏＳｉXのXの値は2.0〜3.5が好ましく、大きな値だと
抵抗値が高くなることから2.5近傍がクラックがなく低
抵抗で良い。また本実施例においては、高融点金属の硅
化物にＭｏＳｉXを用いたが、この他の材料として、ＷＳ
ｉX、ＴａＳｉX、ＴｉＳｉX等を用いても同様な結果が得
られる。
のリンの拡散温度を850℃以下、または拡散量を１×１
０20/cm3以下または多結晶シリコン膜５の膜厚を1500Å
以下、またはＭｏＳｉx膜６の膜厚を2000Å以下にする
ことにより、ＭｏＳｉx膜６の応力を緩和することがで
きる。上記実施例では、多結晶シリコン膜５へのリンの
拡散温度を850℃としたが、例えば850℃の温度における
リン拡散と同等量のリンイオンをイオン打ち込みにより
ド−プしても良いし、既に850℃の温度におけるリン拡散
と同等量のリンイオンを含んだ多結晶シリコン膜を堆積
しても良いし、あるいはリンイオンを全く含まない多結
晶シリコン膜を堆積しても同様の結果が得られる。また
ＭｏＳｉXのXの値は2.0〜3.5が好ましく、大きな値だと
抵抗値が高くなることから2.5近傍がクラックがなく低
抵抗で良い。また本実施例においては、高融点金属の硅
化物にＭｏＳｉXを用いたが、この他の材料として、ＷＳ
ｉX、ＴａＳｉX、ＴｉＳｉX等を用いても同様な結果が得
られる。
【０００８】
【発明の効果】上記実施例のように高融点金属の硅化物
の応力を緩和することによって、高融点金属の硅化物に
発生するクラック及びコンタクトホ−ル開口後に発生す
る層間絶縁膜の割れによるコンタクトホ−ルの形状異常
を防止できる。そのことによりゲ−ト線の低抵抗化が実
現でき回路の高速動作が可能となり、高画質及び高精細
の多結晶シリコンＴＦＴ用いた液晶表示装置を提供する
ことができる。
の応力を緩和することによって、高融点金属の硅化物に
発生するクラック及びコンタクトホ−ル開口後に発生す
る層間絶縁膜の割れによるコンタクトホ−ルの形状異常
を防止できる。そのことによりゲ−ト線の低抵抗化が実
現でき回路の高速動作が可能となり、高画質及び高精細
の多結晶シリコンＴＦＴ用いた液晶表示装置を提供する
ことができる。
【図１】 本発明の一実施例を説明する図。
１ 石英基板 ２ フィ−ルドＳｉＯ2膜 ３ 多結晶シリコン膜 ４ ゲ−ト酸化膜 ５ 多結晶シリコン膜 ６ ＭｏＳｉx膜 ７ ソ−ス領域 ８ ドレイン領域 ９ 層間絶縁膜 １０ ＩＴＯ電極 １１ Ａｌ電極
Claims (4)
- 【請求項１】不純物を含まない多結晶シリコン又は１×
１０20/cm3以下のリンを含む多結晶シリコンと、高融点
金属の硅化物との２層構造をゲ−ト電極及びゲ−ト線と
することを特徴とするアクティブマトリックス基板。 - 【請求項２】多結晶シリコンの膜厚が1500Å以下である
ことを特徴とする請求項１記載のアクティブマトリック
ス基板。 - 【請求項３】多結晶シリコンの膜厚が1500Åでかつ高融
点金属の硅化物の膜厚が2000Å以下であることを特徴と
する請求項１記載のアクティブマトリックス基板。 - 【請求項４】絶縁基板上にソ−ス・ドレイン領域及びチ
ャネル領域となる第１の多結晶シリコン膜を形成する工
程と、次にゲ−ト絶縁膜を形成する工程と、次にゲ−ト
電極及びゲ−ト線の下層となる第２の多結晶シリコン膜
を堆積する工程と、次に少なくとも前記第２の多結晶シ
リコン膜に850℃以下の温度でリン拡散を行う工程と、
次にゲ−ト電極及びゲ−ト線の上層となる高融点金属の
硅化物を堆積する工程と、次に第２の多結晶シリコン膜
及び高融点金属の硅化物を同時にパタ−ニングし、ゲ−
ト電極及びゲ−ト線を形成する工程とを有することを特
徴とするアクティブマトリックス基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3523592A JPH05235353A (ja) | 1992-02-21 | 1992-02-21 | アクティブマトリックス基板とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3523592A JPH05235353A (ja) | 1992-02-21 | 1992-02-21 | アクティブマトリックス基板とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05235353A true JPH05235353A (ja) | 1993-09-10 |
Family
ID=12436183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3523592A Pending JPH05235353A (ja) | 1992-02-21 | 1992-02-21 | アクティブマトリックス基板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05235353A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0926600A (ja) * | 1995-07-13 | 1997-01-28 | Sanyo Electric Co Ltd | 液晶表示装置 |
| KR100304551B1 (ko) * | 1994-09-23 | 2001-12-01 | 구자홍 | 박막트랜지스터제조방법 |
| US6653694B1 (en) * | 2000-09-19 | 2003-11-25 | Seiko Instruments Inc. | Reference voltage semiconductor |
| US6693324B2 (en) * | 1996-04-26 | 2004-02-17 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a thin film transistor and manufacturing method thereof |
| US7723221B2 (en) | 2006-05-16 | 2010-05-25 | Nec Corporation | Stacked film patterning method and gate electrode forming method |
| US8183135B2 (en) | 2003-03-13 | 2012-05-22 | Nec Corporation | Method for manufacturing thin film transistor having hydrogen feeding layer formed between a metal gate and a gate insulating film |
-
1992
- 1992-02-21 JP JP3523592A patent/JPH05235353A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100304551B1 (ko) * | 1994-09-23 | 2001-12-01 | 구자홍 | 박막트랜지스터제조방법 |
| JPH0926600A (ja) * | 1995-07-13 | 1997-01-28 | Sanyo Electric Co Ltd | 液晶表示装置 |
| US6693324B2 (en) * | 1996-04-26 | 2004-02-17 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a thin film transistor and manufacturing method thereof |
| US6653694B1 (en) * | 2000-09-19 | 2003-11-25 | Seiko Instruments Inc. | Reference voltage semiconductor |
| US8183135B2 (en) | 2003-03-13 | 2012-05-22 | Nec Corporation | Method for manufacturing thin film transistor having hydrogen feeding layer formed between a metal gate and a gate insulating film |
| US7723221B2 (en) | 2006-05-16 | 2010-05-25 | Nec Corporation | Stacked film patterning method and gate electrode forming method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100191091B1 (ko) | 박막 반도체 장치와 그 제조방법 | |
| US6570184B2 (en) | Thin film transistor and method for manufacturing the same | |
| JPH09148586A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3369244B2 (ja) | 薄膜トランジスタ | |
| JPH08195493A (ja) | 薄膜トランジスタの製造方法 | |
| JPH1195256A (ja) | アクティブマトリクス基板 | |
| JPH05235353A (ja) | アクティブマトリックス基板とその製造方法 | |
| US20050148119A1 (en) | Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display | |
| JP2000332254A (ja) | 薄膜トランジスタ装置 | |
| JPH0637314A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3109650B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0730122A (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JPH0895085A (ja) | 半導体装置，半導体装置の製造方法，表示装置 | |
| JPH11111985A (ja) | 薄膜トランジスタの製造方法および液晶表示装置の製造方法 | |
| JP2805830B2 (ja) | 半導体装置の製造方法 | |
| JPH08248441A (ja) | 液晶表示装置 | |
| JP3417182B2 (ja) | 薄膜半導体装置の製造方法及び電子機器の製造方法 | |
| JPH08186262A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0936370A (ja) | コプラナ型薄膜トランジスタの製造方法 | |
| JPH1051000A (ja) | 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ | |
| JPH04364783A (ja) | 液晶駆動用素子の製造方法 | |
| JPH10133231A (ja) | 多層配線構造およびその製造方法と薄膜トランジスタアレイおよびその製造方法と液晶表示装置 | |
| JPH07153962A (ja) | 液晶表示装置 | |
| JP3346060B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH0713145A (ja) | 薄膜トランジスタアレイ基板の製造方法 |