JP2805830B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2805830B2 JP2805830B2 JP12473689A JP12473689A JP2805830B2 JP 2805830 B2 JP2805830 B2 JP 2805830B2 JP 12473689 A JP12473689 A JP 12473689A JP 12473689 A JP12473689 A JP 12473689A JP 2805830 B2 JP2805830 B2 JP 2805830B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- temperature
- thin film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はガラス基板のような非晶質絶縁基板上に成膜
した半導体薄膜表面に高品質の絶縁膜を形成する方法に
関する。
した半導体薄膜表面に高品質の絶縁膜を形成する方法に
関する。
［従来の技術］ 近年、大型で高解像度の液晶表示パネル、高速で高解
像度の密着型イメージセンサ、三次元IC等への実現に向
けて、ガラス、石英等の絶縁性非晶質基板は、SiO2等の
絶縁性非晶質層上に、高性能な半導体素子を形成する試
みが成されている。特に大型の液晶表示パネル等に於い
ては、低コストの要求を満たすため、安価な低融点ガラ
ス上に薄膜トランジスタ（TFT）を形成することが必須
の要求になるつつある。従来は、低融点ガラス基板上に
形成するTFTのゲート絶縁膜に、Journal of Vacuum Sci
ence Technology Vol.B6（２）p.517（1988）等に見ら
れるようにプラズマ気相成長法（PCVD）を用いたもの、
Applied Physics Letters Vol.50（17）p.1167（1987）
等にみられるように減圧化学気相成長法（LPCVD）を用
いたもの、Electronics Letters Vol.24（３）p.172（1
988）、Japanese Journal of Applied Physics Vol.26
（６）p.805,835,L908（1988）等にみられるように光化
学気相成長法を用いたもの、Japanese Journal of Appl
ied Physics Vol.22（４）p.L210（1983）等にみられる
ようにECRプラズマ気相成長法を用いたもの等があり、
いずれも低温成膜法で作製したSiO2薄膜を用いてきた。
像度の密着型イメージセンサ、三次元IC等への実現に向
けて、ガラス、石英等の絶縁性非晶質基板は、SiO2等の
絶縁性非晶質層上に、高性能な半導体素子を形成する試
みが成されている。特に大型の液晶表示パネル等に於い
ては、低コストの要求を満たすため、安価な低融点ガラ
ス上に薄膜トランジスタ（TFT）を形成することが必須
の要求になるつつある。従来は、低融点ガラス基板上に
形成するTFTのゲート絶縁膜に、Journal of Vacuum Sci
ence Technology Vol.B6（２）p.517（1988）等に見ら
れるようにプラズマ気相成長法（PCVD）を用いたもの、
Applied Physics Letters Vol.50（17）p.1167（1987）
等にみられるように減圧化学気相成長法（LPCVD）を用
いたもの、Electronics Letters Vol.24（３）p.172（1
988）、Japanese Journal of Applied Physics Vol.26
（６）p.805,835,L908（1988）等にみられるように光化
学気相成長法を用いたもの、Japanese Journal of Appl
ied Physics Vol.22（４）p.L210（1983）等にみられる
ようにECRプラズマ気相成長法を用いたもの等があり、
いずれも低温成膜法で作製したSiO2薄膜を用いてきた。
［発明が解決しようとする課題］ しかし、TFTのゲート酸化膜の形成を低温（＜600℃）
で行なう場合、高温酸化法で形成したゲート絶縁膜と比
較すると膜質が劣り、高性能のTFTが実現できないとい
う問題点があった。一方、集積回路の微細化、高集積化
にともない、IEEE Electron Device Letters,Vol.EDL−
6,No.5,205,（1985）等にみられるように、MOSトランジ
スタのゲート酸化膜工程で発生する熱的ダメージを低減
する目的で急速熱酸化法（RTO）と呼ばれる方法で、通
常の熱酸化膜に匹敵する膜質の酸化膜を得られるため注
目を集めるようになってきた。しかし、従来のRTO法は
専ら結晶シリコン半導体の製造に用いられたものであ
り、低融点ガラス基板上のTFTの製造に用いる方法では
なかった。
で行なう場合、高温酸化法で形成したゲート絶縁膜と比
較すると膜質が劣り、高性能のTFTが実現できないとい
う問題点があった。一方、集積回路の微細化、高集積化
にともない、IEEE Electron Device Letters,Vol.EDL−
6,No.5,205,（1985）等にみられるように、MOSトランジ
スタのゲート酸化膜工程で発生する熱的ダメージを低減
する目的で急速熱酸化法（RTO）と呼ばれる方法で、通
常の熱酸化膜に匹敵する膜質の酸化膜を得られるため注
目を集めるようになってきた。しかし、従来のRTO法は
専ら結晶シリコン半導体の製造に用いられたものであ
り、低融点ガラス基板上のTFTの製造に用いる方法では
なかった。
本発明は以上の問題点を解決するもので、その目的は
低融点のガラス基板上に成膜した半導体薄膜表面に高品
質のゲート絶縁膜を形成する方法を提供することにあ
る。
低融点のガラス基板上に成膜した半導体薄膜表面に高品
質のゲート絶縁膜を形成する方法を提供することにあ
る。
［課題を解決するための手段］ 本発明の半導体装置の製造方法は、基板上に半導体薄
膜を形成する工程と、前記基板の軟化点よりも低い温度
でアニールして前記半導体薄膜を固相成長する工程と、
前記基板の前記軟化点よりも高い温度で、且つ前記基板
の温度が前記軟化点に到達するのに要する時間よりも短
い時間だけ前記半導体薄膜を熱酸化して前記半導体薄膜
上に酸化膜を形成する工程とを有することを特徴とす
る。
膜を形成する工程と、前記基板の軟化点よりも低い温度
でアニールして前記半導体薄膜を固相成長する工程と、
前記基板の前記軟化点よりも高い温度で、且つ前記基板
の温度が前記軟化点に到達するのに要する時間よりも短
い時間だけ前記半導体薄膜を熱酸化して前記半導体薄膜
上に酸化膜を形成する工程とを有することを特徴とす
る。
本発明の半導体装置の製造方法は、前記酸化膜形成
後、前記基板の基板温度を低下させることを特徴とす
る。
後、前記基板の基板温度を低下させることを特徴とす
る。
本発明の半導体装置の製造方法は、前記酸化膜上に絶
縁膜を積層する工程を有することを特徴とする。
縁膜を積層する工程を有することを特徴とする。
［実施例］ 第１図にTFTの製造工程図を示す。本実施例ではｎチ
ャネルTFTの製造工程について説明するが、ｐチャネル
の場合についても同様なのはもちろんである。ガラス基
板100（HOYA製NA−40;軟化点800℃、基板厚3mm）上にSi
O2101をLPCVD法を用い、基板温度450℃で約2000Å成膜
し、この上に非晶質シリコン（ａ−Si）をPCVD法で1500
Å成膜する。ここでａ−SiをTFTのチャネル部のパタン
にパタニングする。ここでａ−Siを600℃で17時間以上N
2アニールしてSi薄膜102の固相成長を行い、Siの決勝粒
径を１μｍ程度まで成長させる（第１図（ａ））。固相
成長させずに急速熱酸化（RTO）を行うと、ａ−Siが爆
発的に多結晶化し、結晶粒径の小さいpoly−Si薄膜しか
得られず、TFTの性能が上がらないためである。またこ
こで、PCVDで成膜したａ−Siを用いるのは、LPCVD等で
成膜したpoly−Siを固相成長させるよりも大粒径のSi薄
膜が得られるからである。
ャネルTFTの製造工程について説明するが、ｐチャネル
の場合についても同様なのはもちろんである。ガラス基
板100（HOYA製NA−40;軟化点800℃、基板厚3mm）上にSi
O2101をLPCVD法を用い、基板温度450℃で約2000Å成膜
し、この上に非晶質シリコン（ａ−Si）をPCVD法で1500
Å成膜する。ここでａ−SiをTFTのチャネル部のパタン
にパタニングする。ここでａ−Siを600℃で17時間以上N
2アニールしてSi薄膜102の固相成長を行い、Siの決勝粒
径を１μｍ程度まで成長させる（第１図（ａ））。固相
成長させずに急速熱酸化（RTO）を行うと、ａ−Siが爆
発的に多結晶化し、結晶粒径の小さいpoly−Si薄膜しか
得られず、TFTの性能が上がらないためである。またこ
こで、PCVDで成膜したａ−Siを用いるのは、LPCVD等で
成膜したpoly−Siを固相成長させるよりも大粒径のSi薄
膜が得られるからである。
この段階でゲート酸化膜形成用の急速熱酸化を行う。
以下、第２図に示すような温度変化をガスに与える。即
ち、基板を酸化炉にいれ、加熱したN2ガスを流して基板
温度を約30min.かけて室温から700℃まで上昇させ、５
〜10min.かけて温度を安定させる。ここでO2ガスに切り
換え、O2ガスの温度を700℃から1150℃まで１秒で上昇
させ、ついでこの状態を２秒保ったあと再び700℃までO
2ガスの温度を１秒で下降させる。O2ガスの温度変化方
法は、700℃と1150℃に予め加熱されている２種類のO2
ガスを切り換える方法をとる。N2ガスに再び切り換え
て、基板温度を室温まで約30min.かけて戻す。この段階
で約10Åのゲート酸化膜が形成されている。このRTO工
程においては、ガラス基板は水平に保持し、酸化工程中
で余計なストレスが基板にかからないように工夫する必
要がある。基板を水平にする保持台は、耐熱性、耐酸化
性が高く、かつ基板に対する熱ダメージを最小限に押え
るため、熱伝導性のよいBN等を用いるのが望ましい。RT
O工程後、SiH4、O2、N2ガスの混合ガスによる常圧化学
気相成長法で更にSiO2膜を約1000Å成膜させる（第１図
（ｂ））。この時の基板温度は480℃である。この様に
して作製したゲート絶縁膜103は、通常のゲート絶縁膜
と殆ど変わらない絶縁耐圧を示し、高品質な酸化膜にな
っていることがわかる。また、絶縁基板は石英基板やガ
ラス基板だけではなく、サファイア基板（Al2O3）ある
いはMgO・Al2O3,BP,CaF2等の結晶性絶縁基板も用いるこ
とができる。
以下、第２図に示すような温度変化をガスに与える。即
ち、基板を酸化炉にいれ、加熱したN2ガスを流して基板
温度を約30min.かけて室温から700℃まで上昇させ、５
〜10min.かけて温度を安定させる。ここでO2ガスに切り
換え、O2ガスの温度を700℃から1150℃まで１秒で上昇
させ、ついでこの状態を２秒保ったあと再び700℃までO
2ガスの温度を１秒で下降させる。O2ガスの温度変化方
法は、700℃と1150℃に予め加熱されている２種類のO2
ガスを切り換える方法をとる。N2ガスに再び切り換え
て、基板温度を室温まで約30min.かけて戻す。この段階
で約10Åのゲート酸化膜が形成されている。このRTO工
程においては、ガラス基板は水平に保持し、酸化工程中
で余計なストレスが基板にかからないように工夫する必
要がある。基板を水平にする保持台は、耐熱性、耐酸化
性が高く、かつ基板に対する熱ダメージを最小限に押え
るため、熱伝導性のよいBN等を用いるのが望ましい。RT
O工程後、SiH4、O2、N2ガスの混合ガスによる常圧化学
気相成長法で更にSiO2膜を約1000Å成膜させる（第１図
（ｂ））。この時の基板温度は480℃である。この様に
して作製したゲート絶縁膜103は、通常のゲート絶縁膜
と殆ど変わらない絶縁耐圧を示し、高品質な酸化膜にな
っていることがわかる。また、絶縁基板は石英基板やガ
ラス基板だけではなく、サファイア基板（Al2O3）ある
いはMgO・Al2O3,BP,CaF2等の結晶性絶縁基板も用いるこ
とができる。
次にゲート電極104となるpoly−SiをLPCVDで約3000Å
成膜する。ゲート電極パタニング後、P+イオンを70KeV
のエネルギーで５×1015cm-2の濃度に打ち込みソース領
域105、ドレイン領域106を形成する（第１図（ｃ））。
層間絶縁膜107をLPCVDで約8000Å成膜後、イオンを活性
化させるため、600℃で20時間アニールを行う。電極取
り出し用のコンタクトホールを開け、配線電極108のAlS
iCuを約8000Åスパッタし、配線を形成する。この期プ
ラズマ反応炉内で水素プラズマを基板温度250℃で120mi
n.かけてTFTの完成となる（第１図（ｄ））。この様に
して、低融点で安価なガラス基板を用いても高性能のTF
Tを作製することができる。
成膜する。ゲート電極パタニング後、P+イオンを70KeV
のエネルギーで５×1015cm-2の濃度に打ち込みソース領
域105、ドレイン領域106を形成する（第１図（ｃ））。
層間絶縁膜107をLPCVDで約8000Å成膜後、イオンを活性
化させるため、600℃で20時間アニールを行う。電極取
り出し用のコンタクトホールを開け、配線電極108のAlS
iCuを約8000Åスパッタし、配線を形成する。この期プ
ラズマ反応炉内で水素プラズマを基板温度250℃で120mi
n.かけてTFTの完成となる（第１図（ｄ））。この様に
して、低融点で安価なガラス基板を用いても高性能のTF
Tを作製することができる。
［発明の効果］ 本発明によって得られた薄膜トランジスタは、従来の
低温成膜法によって製作したTFTに比べてON電流は増大
しOFF電流は小さくなる。またスレッシュホルド電圧も
小さくなりトランジスタ特性が大きく改善される。
低温成膜法によって製作したTFTに比べてON電流は増大
しOFF電流は小さくなる。またスレッシュホルド電圧も
小さくなりトランジスタ特性が大きく改善される。
非晶質絶縁基板上に優れた特性の薄膜トランジスタを
作製することが可能となるので、ドライバー回路を同一
基板上に集積した液晶ディスプレイ等のアクティブマト
リクス基板に応用した場合にも十分な高速動作を実現さ
れる。さらに電源電圧の低減、消費電流の低減、信頼性
の向上に対して大きな効果がある。また、700℃以下の
低温プロセスによる作製も可能なので、アクティブマト
リクス基板の低価格及び大面積化に対してもその効果は
大きい。
作製することが可能となるので、ドライバー回路を同一
基板上に集積した液晶ディスプレイ等のアクティブマト
リクス基板に応用した場合にも十分な高速動作を実現さ
れる。さらに電源電圧の低減、消費電流の低減、信頼性
の向上に対して大きな効果がある。また、700℃以下の
低温プロセスによる作製も可能なので、アクティブマト
リクス基板の低価格及び大面積化に対してもその効果は
大きい。
本発明を、光電変換素子とその走査回路を同一チップ
内に集積した密着型イメージセンサーに応用した場合に
は、読み取り速度の高速化、高解像度化、さらに階調を
とる場合に大きな効果をうみだす。高解像度化が達成さ
れるとカラー読み取り用密着型イメージセンサーへの応
用も容易となる。もちろん電源電圧の低減、消費電流の
低減、信頼性の向上に対してもその効果は大きい。また
低温プロセスによって作製することができるので、低コ
ストの低融点ガラス基板を使用でき、密着型イメージセ
ンサーチップの長尺化が可能となり、一本のチップでA4
サイズあるいはA3サイズの様な大型ファクシミリ用の読
み取り装置を実現できる。従って、センサーチップの二
本継ぎのような手数がかかり信頼性の悪い技術を回避す
ることができ、実装歩留りも向上され、かつ素子の低コ
スト化に著しい効果をあげる。
内に集積した密着型イメージセンサーに応用した場合に
は、読み取り速度の高速化、高解像度化、さらに階調を
とる場合に大きな効果をうみだす。高解像度化が達成さ
れるとカラー読み取り用密着型イメージセンサーへの応
用も容易となる。もちろん電源電圧の低減、消費電流の
低減、信頼性の向上に対してもその効果は大きい。また
低温プロセスによって作製することができるので、低コ
ストの低融点ガラス基板を使用でき、密着型イメージセ
ンサーチップの長尺化が可能となり、一本のチップでA4
サイズあるいはA3サイズの様な大型ファクシミリ用の読
み取り装置を実現できる。従って、センサーチップの二
本継ぎのような手数がかかり信頼性の悪い技術を回避す
ることができ、実装歩留りも向上され、かつ素子の低コ
スト化に著しい効果をあげる。
以上絶縁基板上の薄膜トランジスタを例として説明し
たが、単結晶Si基板上の集積回路の素子分離技術に対し
ても、本発明を応用することができる。また、三次元デ
バイスのようなSOI技術を利用した素子に対しても、本
発明を応用することができる。
たが、単結晶Si基板上の集積回路の素子分離技術に対し
ても、本発明を応用することができる。また、三次元デ
バイスのようなSOI技術を利用した素子に対しても、本
発明を応用することができる。
第１図は本発明の半導体装置の製造方法を示す図。 第２図は急速熱酸化工程におけるガス温度の変化図。 100……非晶質絶縁基板 101……SiO2 102……Si薄膜 103……ゲート絶縁膜 104……ゲート電極 105……ソース領域 106……ドレイン領域 107……層間絶縁膜 108……配線電極
Claims (3)
- 【請求項１】基板上に半導体薄膜を形成する工程と、前
記基板の軟化点よりも低い温度でアニールして前記半導
体薄膜を固相成長する工程と、前記基板の前記軟化点よ
りも高い温度で、且つ前記基板の温度が前記軟化点に到
達するのに要する時間よりも短い時間だけ前記半導体膜
を熱酸化して前記半導体膜上に酸化膜を形成する工程と
を有することを特徴とする半導体装置の製造方法。 - 【請求項２】前記酸化膜形成後、前記基板の基板温度を
低下させることを特徴とする請求項１記載の半導体装置
の製造方法。 - 【請求項３】前記酸化膜上に絶縁膜を積層する工程を有
することを特徴とする請求項１記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12473689A JP2805830B2 (ja) | 1989-05-18 | 1989-05-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12473689A JP2805830B2 (ja) | 1989-05-18 | 1989-05-18 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02303134A JPH02303134A (ja) | 1990-12-17 |
| JP2805830B2 true JP2805830B2 (ja) | 1998-09-30 |
Family
ID=14892842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12473689A Expired - Fee Related JP2805830B2 (ja) | 1989-05-18 | 1989-05-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2805830B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000232222A (ja) | 1999-02-10 | 2000-08-22 | Nec Corp | 半導体装置の製造方法 |
-
1989
- 1989-05-18 JP JP12473689A patent/JP2805830B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02303134A (ja) | 1990-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100191091B1 (ko) | 박막 반도체 장치와 그 제조방법 | |
| US5904508A (en) | Semiconductor device and a method of manufacturing the same | |
| JP2917392B2 (ja) | 半導体装置の製造方法 | |
| JP3163822B2 (ja) | トランジスタ及びその製造方法 | |
| JP3178715B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2917388B2 (ja) | 半導体装置の製造方法 | |
| JP2805830B2 (ja) | 半導体装置の製造方法 | |
| JPH0832072A (ja) | 半導体装置 | |
| JPH034564A (ja) | 半導体装置の製造方法 | |
| JP2000183351A (ja) | 薄膜半導体装置の製造方法 | |
| JP2751420B2 (ja) | 半導体装置の製造方法 | |
| JPH03104209A (ja) | 半導体装置の製造方法 | |
| JPH05235353A (ja) | アクティブマトリックス基板とその製造方法 | |
| JP4401667B2 (ja) | アニール用薄膜半導体構造体、薄膜半導体用アニール方法、薄膜半導体装置、薄膜半導体装置製造方法、および表示装置。 | |
| JP2794833B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3109650B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0393273A (ja) | 薄膜半導体装置の製造方法 | |
| JP2995833B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3185790B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH0362972A (ja) | 薄膜トランジスタ | |
| JPH07111331A (ja) | 薄膜半導体装置の製造方法 | |
| JP2867402B2 (ja) | 半導体装置の製造方法 | |
| JP3185789B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH03108319A (ja) | 半導体装置の製造方法 | |
| JPH03241874A (ja) | 薄膜半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |