JP2751420B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2751420B2 JP2751420B2 JP15401089A JP15401089A JP2751420B2 JP 2751420 B2 JP2751420 B2 JP 2751420B2 JP 15401089 A JP15401089 A JP 15401089A JP 15401089 A JP15401089 A JP 15401089A JP 2751420 B2 JP2751420 B2 JP 2751420B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- gas
- substrate
- thin film
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Chemical Vapour Deposition (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体装置の製造方法に関する。
［従来の技術］ 近年、大型で高解像度の液晶表示パネル、高速で高解
像度の密着型イメージセンサ、三次元ICへの実現に向け
て、ガラス、石英等の絶縁性非晶質基板や、SiO2等の絶
縁性非晶質層上に、高性能な半導体素子を形成する試み
が成されている。特に大型の液晶表示パネル等に於いて
は、低コストの要求を満たすため、安価な低融点ガラス
上に薄膜トランジスタ（TFT）を形成することが必須の
要求になりつつある。従来は、低誘電ガラス基板上に形
成するTFTのゲート絶縁膜に、Journal of Vacuum Scien
ce ＆ Technology Vol.B6（２）p.517（1988）、Journa
l of Applied Physics Vol.60,p.3136（1986）等に見ら
れるようにプラズマ気相成長法（PCVD）を用いたもの
の、Applied Physics Letters Vol.50（17）p.1167（19
87）等にみられるように減圧化学気相成長法（LPCVD）
を用いたもの、Electronics Letters Vol.24（３） p.1
72（1988）、Japanese Journal of Applied Physics Vo
l.26（６）p.805,835,L908（1988）等にみられるように
光化学気相成長法を用いたもの、Japanese Journal of
Applied Physics Vol.22（４）p.L210（1983）等にみら
れるようにECRプラズマ気相成長法を用いたもの等があ
り、いずれも低温成膜法で作製したSiO2薄膜を用いてき
た。
像度の密着型イメージセンサ、三次元ICへの実現に向け
て、ガラス、石英等の絶縁性非晶質基板や、SiO2等の絶
縁性非晶質層上に、高性能な半導体素子を形成する試み
が成されている。特に大型の液晶表示パネル等に於いて
は、低コストの要求を満たすため、安価な低融点ガラス
上に薄膜トランジスタ（TFT）を形成することが必須の
要求になりつつある。従来は、低誘電ガラス基板上に形
成するTFTのゲート絶縁膜に、Journal of Vacuum Scien
ce ＆ Technology Vol.B6（２）p.517（1988）、Journa
l of Applied Physics Vol.60,p.3136（1986）等に見ら
れるようにプラズマ気相成長法（PCVD）を用いたもの
の、Applied Physics Letters Vol.50（17）p.1167（19
87）等にみられるように減圧化学気相成長法（LPCVD）
を用いたもの、Electronics Letters Vol.24（３） p.1
72（1988）、Japanese Journal of Applied Physics Vo
l.26（６）p.805,835,L908（1988）等にみられるように
光化学気相成長法を用いたもの、Japanese Journal of
Applied Physics Vol.22（４）p.L210（1983）等にみら
れるようにECRプラズマ気相成長法を用いたもの等があ
り、いずれも低温成膜法で作製したSiO2薄膜を用いてき
た。
［発明が解決しようとする課題］ しかし、TFTのゲート酸化膜の形成を低温（＜600℃）
で行なう場合、高温酸化法で形成したゲート絶縁膜と比
較すると膜質が劣り、高性能のTFTが実現できないとい
う問題点があった。
で行なう場合、高温酸化法で形成したゲート絶縁膜と比
較すると膜質が劣り、高性能のTFTが実現できないとい
う問題点があった。
低温で成膜したゲート絶縁膜の膜質が劣る理由は、ゲ
ート絶縁膜中の残留ストレス、ダングリングボンド、不
純物等に起因する欠陥準位が半導体／ゲート絶縁膜界面
に存在し、空乏層が広がらないことによる。このため、
従来の低温成膜法で形成したTFTでは高性能化が難しか
った。この問題を解決するため、Journal of Applied P
hysics Vol.60,p.3136（1986）等に示すように、PCVD法
でSiO2を成膜する際にHeガスを希釈ガスに用いる方法が
知られている。この方法によればPCVD成膜時のブラズマ
ダメージを著しく低減でき、高品質のゲート酸化膜を成
膜できる。しかし、この方法では大流量のHeで希釈する
必要があり、成膜速度が小さく、成膜時間が長くかかる
という問題点があった。
ート絶縁膜中の残留ストレス、ダングリングボンド、不
純物等に起因する欠陥準位が半導体／ゲート絶縁膜界面
に存在し、空乏層が広がらないことによる。このため、
従来の低温成膜法で形成したTFTでは高性能化が難しか
った。この問題を解決するため、Journal of Applied P
hysics Vol.60,p.3136（1986）等に示すように、PCVD法
でSiO2を成膜する際にHeガスを希釈ガスに用いる方法が
知られている。この方法によればPCVD成膜時のブラズマ
ダメージを著しく低減でき、高品質のゲート酸化膜を成
膜できる。しかし、この方法では大流量のHeで希釈する
必要があり、成膜速度が小さく、成膜時間が長くかかる
という問題点があった。
本発明は以上の問題点を解決するもので、その目的は
低温プロセスを用いて高性能のTFTを高いスループット
で作製することにある。
低温プロセスを用いて高性能のTFTを高いスループット
で作製することにある。
［課題を解決するための手段］ 本発明の半導体装置の製造方法は、基板上に半導体膜
と、ゲート絶縁膜と、ゲート電極とを有する半導体装置
の製造方法であって、 前記ゲート絶縁膜は、ヘリウム、ネオン、アルゴン、
キセノンのいずれかからなる希釈ガスを用いて化学気相
成長法により形成されてなり、 前記希釈ガスの濃度を前記半導体膜と前記ゲート絶縁
膜との界面付近において、前記界面付近よりも離れた領
域よりも多くすることを特徴とする。
と、ゲート絶縁膜と、ゲート電極とを有する半導体装置
の製造方法であって、 前記ゲート絶縁膜は、ヘリウム、ネオン、アルゴン、
キセノンのいずれかからなる希釈ガスを用いて化学気相
成長法により形成されてなり、 前記希釈ガスの濃度を前記半導体膜と前記ゲート絶縁
膜との界面付近において、前記界面付近よりも離れた領
域よりも多くすることを特徴とする。
［実施例］ まず石英基板あるいはガラス基板上に非晶質半導体を
成膜する。本実施例では非晶質半導体の例に非晶質シリ
コンを用いて説明する。尚基板にはSiO2で覆われたSi基
板を用いることもある。石英基板あるいはSiO2で覆われ
たSi基板を用いる場合は1200℃の高温プロセスにも耐え
ることができるが、ガラス基板を用いる場合は軟化温度
が低いために約600℃以下の低温プロセスに制限され
る。以下、第２図（ａ）に従って説明する。はじめに非
晶質絶縁基板201上に非晶質シリコン薄膜202を堆積させ
る。該非晶質シリコン薄膜202は一様で、微小な結晶子
は含まれておらず結晶成長の核が全く存在しないことが
望ましい。減圧化学気相成長法（LPCVD）の場合は、成
膜温度がなるべく低くて、成膜速度が早い条件が適して
いる。シランガス（SiH4）を用いる場合は500℃〜560℃
程度、ジシランガス（Si2H6）を用いる場合は300℃〜50
0℃程度の成膜温度で分解堆積が可能である。トリシラ
ンガス（Si3H8）は分解温度がより低い。成膜温度を高
くすると堆積した膜が多結晶になるので、Siイオン注入
によって一旦非晶質化する方法もある。プラズマ化学気
相成長法（PCVD）の場合は、基板温度が500℃以下でも
成膜できる。また、成膜直前に水素プラズマあるいはア
ルゴンプラズマ処理を行えば、基板表面の清浄化と成膜
を連続的に行うことができる。光励起CVD法の場合も500
℃以下の低温成膜及び基板表面の清浄化と成膜を連続的
に行うことができる点で効果的である。電子ビーム蒸着
法などのような高真空蒸着法の場合は膜がポーラスであ
るために大気中の酸素を膜中に取り込み易く、結晶成長
の妨げとなる。このことを防ぐために、真空雰囲気から
取り出す前に300℃〜500℃程度の低温熱処理を行い膜を
緻密化させることが有効である。
成膜する。本実施例では非晶質半導体の例に非晶質シリ
コンを用いて説明する。尚基板にはSiO2で覆われたSi基
板を用いることもある。石英基板あるいはSiO2で覆われ
たSi基板を用いる場合は1200℃の高温プロセスにも耐え
ることができるが、ガラス基板を用いる場合は軟化温度
が低いために約600℃以下の低温プロセスに制限され
る。以下、第２図（ａ）に従って説明する。はじめに非
晶質絶縁基板201上に非晶質シリコン薄膜202を堆積させ
る。該非晶質シリコン薄膜202は一様で、微小な結晶子
は含まれておらず結晶成長の核が全く存在しないことが
望ましい。減圧化学気相成長法（LPCVD）の場合は、成
膜温度がなるべく低くて、成膜速度が早い条件が適して
いる。シランガス（SiH4）を用いる場合は500℃〜560℃
程度、ジシランガス（Si2H6）を用いる場合は300℃〜50
0℃程度の成膜温度で分解堆積が可能である。トリシラ
ンガス（Si3H8）は分解温度がより低い。成膜温度を高
くすると堆積した膜が多結晶になるので、Siイオン注入
によって一旦非晶質化する方法もある。プラズマ化学気
相成長法（PCVD）の場合は、基板温度が500℃以下でも
成膜できる。また、成膜直前に水素プラズマあるいはア
ルゴンプラズマ処理を行えば、基板表面の清浄化と成膜
を連続的に行うことができる。光励起CVD法の場合も500
℃以下の低温成膜及び基板表面の清浄化と成膜を連続的
に行うことができる点で効果的である。電子ビーム蒸着
法などのような高真空蒸着法の場合は膜がポーラスであ
るために大気中の酸素を膜中に取り込み易く、結晶成長
の妨げとなる。このことを防ぐために、真空雰囲気から
取り出す前に300℃〜500℃程度の低温熱処理を行い膜を
緻密化させることが有効である。
以上のようにして作製した半導体薄膜において、半導
体薄膜を固相成長させるアニール工程を行うことがTFT
の高性能化には望ましい。固相成長方法には、石英管に
よる炉アニールが便利である。アニール雰囲気として
は、窒素ガス、水素ガス、アルゴンガス、ヘリウムガス
などを用いる。１×10-6から１×10-10Torrの高真空雰
囲気でアニールを行ってもよい。固相成長アニール温度
は、およそ500℃〜700℃とする。低温アニールでは選択
的に、結晶成長の活性化エネルギーの小さな結晶方位を
持つ結晶粒のみが成長する。
体薄膜を固相成長させるアニール工程を行うことがTFT
の高性能化には望ましい。固相成長方法には、石英管に
よる炉アニールが便利である。アニール雰囲気として
は、窒素ガス、水素ガス、アルゴンガス、ヘリウムガス
などを用いる。１×10-6から１×10-10Torrの高真空雰
囲気でアニールを行ってもよい。固相成長アニール温度
は、およそ500℃〜700℃とする。低温アニールでは選択
的に、結晶成長の活性化エネルギーの小さな結晶方位を
持つ結晶粒のみが成長する。
固相成長させたシリコン薄膜上にゲート絶縁膜となる
SiO2薄膜を200〜1500Å成膜する。PCVD法をSiO2の成膜
に用いる場合は、SiH4と亜酸化窒素ガス（N2O）の混合
ガスを用いる。膜のダメージが低減するために、SiH4、
N2Oの混合ガスにHeなどの不活性ガス加える。不活性ガ
スの内でも原子量の最も小さいHeがプラズマダメージも
最も少なくなるので望ましい。ゲート絶縁膜にSiの窒化
膜を用いる場合にはSiH4、窒素ガス（N2）またはアンモ
ニアガス（NH3）の混合ガス、これに加えて希釈ガスにH
e等の不活性ガスを用いる。光CVDではSiH4の代わりにSi
2H6、Si3H6等を用いる。PCVDでは、成膜ガスのガス流量
比はHeを希釈ガスに使う場合、初期状態でSiH4/N2O/He
＝1/125/4000であり、これを第１図に示すような曲線に
従ってHeガスの流量を成膜時間で変化させる。流量の制
御はマスフローコントローラをマイクロコンピュータで
制御することによって行った。基板温度は50〜650℃、R
Fパワーは10〜40mW/cm2の範囲が望ましい。第１図に示
すようにHeの流量を変化させると、Si/SiO2界面付近で
はHeは希釈量の大きい状態、即ち膜のダメージは極めて
小さいが成膜速度は遅い状態で膜形成が進み、Si/SiO2
界面から離れるにしたがって、成膜速度は速くなる。こ
の様な成膜方法を採用することによって、成膜時間を短
く保ったまま良好なSi/SiO2界面を実現することができ
る。約10分間の成膜時間で600〜1000ÅのSiO2が形成さ
れる。この様にして成膜したSiO2膜を真空中、または不
活性ガス中で300〜500℃の温度で熱処理を行うと膜が緻
密化するので望ましい。
SiO2薄膜を200〜1500Å成膜する。PCVD法をSiO2の成膜
に用いる場合は、SiH4と亜酸化窒素ガス（N2O）の混合
ガスを用いる。膜のダメージが低減するために、SiH4、
N2Oの混合ガスにHeなどの不活性ガス加える。不活性ガ
スの内でも原子量の最も小さいHeがプラズマダメージも
最も少なくなるので望ましい。ゲート絶縁膜にSiの窒化
膜を用いる場合にはSiH4、窒素ガス（N2）またはアンモ
ニアガス（NH3）の混合ガス、これに加えて希釈ガスにH
e等の不活性ガスを用いる。光CVDではSiH4の代わりにSi
2H6、Si3H6等を用いる。PCVDでは、成膜ガスのガス流量
比はHeを希釈ガスに使う場合、初期状態でSiH4/N2O/He
＝1/125/4000であり、これを第１図に示すような曲線に
従ってHeガスの流量を成膜時間で変化させる。流量の制
御はマスフローコントローラをマイクロコンピュータで
制御することによって行った。基板温度は50〜650℃、R
Fパワーは10〜40mW/cm2の範囲が望ましい。第１図に示
すようにHeの流量を変化させると、Si/SiO2界面付近で
はHeは希釈量の大きい状態、即ち膜のダメージは極めて
小さいが成膜速度は遅い状態で膜形成が進み、Si/SiO2
界面から離れるにしたがって、成膜速度は速くなる。こ
の様な成膜方法を採用することによって、成膜時間を短
く保ったまま良好なSi/SiO2界面を実現することができ
る。約10分間の成膜時間で600〜1000ÅのSiO2が形成さ
れる。この様にして成膜したSiO2膜を真空中、または不
活性ガス中で300〜500℃の温度で熱処理を行うと膜が緻
密化するので望ましい。
本発明を用いて作製した多結晶シリコン薄膜を、薄膜
トランジスタに応用した例を第２図にしたがって説明す
る。多結晶シリコン薄膜基板を第２図（ａ）に示す。20
1は絶縁基板、202は多結晶シリコン薄膜である。203は
上述の方法で作製したゲート絶縁膜のSiO2である。次に
前記シリコン薄膜をフォトリソグラフィ法によりパタニ
ングして第２図（ｂ）に示すように島状にする。
トランジスタに応用した例を第２図にしたがって説明す
る。多結晶シリコン薄膜基板を第２図（ａ）に示す。20
1は絶縁基板、202は多結晶シリコン薄膜である。203は
上述の方法で作製したゲート絶縁膜のSiO2である。次に
前記シリコン薄膜をフォトリソグラフィ法によりパタニ
ングして第２図（ｂ）に示すように島状にする。
次に第２図（ｃ）に示されるように、ゲート電極204
を形成する。該ゲート電極材料としては多結晶シリコン
薄膜、あるいはモリブデンシリサイド、あるいはアルミ
ニウムやクロムなどのような金属膜、あるいはITOやSnO
2などのような透明性導電膜などを用いることができ
る。成膜方法としては、CVD法、スパッタ法、真空蒸着
法、等の方法があるが、ここでの詳しい説明は省略す
る。
を形成する。該ゲート電極材料としては多結晶シリコン
薄膜、あるいはモリブデンシリサイド、あるいはアルミ
ニウムやクロムなどのような金属膜、あるいはITOやSnO
2などのような透明性導電膜などを用いることができ
る。成膜方法としては、CVD法、スパッタ法、真空蒸着
法、等の方法があるが、ここでの詳しい説明は省略す
る。
続いて第３図（ｄ）に示すように、前記ゲート電極20
4をマスクとして不純物をイオン注入し、自己整合的に
ソース領域205およびドレイン領域206を形成する。前記
不純物としては、Nchトランジスタを作製する場合はP+
あるいはAs+を用い、Pchトランジスタを作製する場合は
B+等を用いる。不純物添加方法としては、イオン注入法
の他に、レーザードーピング法あるいはプラズマドーピ
ング法などの方法がある。207で示される矢印は不純物
のイオンビームを表している。前記非晶質絶縁基板201
として石英基板を用いた場合は熱拡散法を使うことがで
きる。不純物濃度は、１×1015から１×1020cm-3程度と
する。
4をマスクとして不純物をイオン注入し、自己整合的に
ソース領域205およびドレイン領域206を形成する。前記
不純物としては、Nchトランジスタを作製する場合はP+
あるいはAs+を用い、Pchトランジスタを作製する場合は
B+等を用いる。不純物添加方法としては、イオン注入法
の他に、レーザードーピング法あるいはプラズマドーピ
ング法などの方法がある。207で示される矢印は不純物
のイオンビームを表している。前記非晶質絶縁基板201
として石英基板を用いた場合は熱拡散法を使うことがで
きる。不純物濃度は、１×1015から１×1020cm-3程度と
する。
続いて第２図（ｅ）に示されるように、層間絶縁膜20
8を積層する。該層間絶縁膜材料としては、酸化膜ある
いは窒化膜などを用いる。絶縁性が良好ならば膜厚はい
くらでもよいが、数千Åから数μｍ程度が普通である。
窒化膜の形成方法としては、LPCVD法あるいはプラズマC
VD法などが簡単である。反応には、アンモニアガスとシ
ランガスと窒素ガスとの混合ガス、あるいはシランガス
と窒素ガスとの混合ガスなどを用いる。
8を積層する。該層間絶縁膜材料としては、酸化膜ある
いは窒化膜などを用いる。絶縁性が良好ならば膜厚はい
くらでもよいが、数千Åから数μｍ程度が普通である。
窒化膜の形成方法としては、LPCVD法あるいはプラズマC
VD法などが簡単である。反応には、アンモニアガスとシ
ランガスと窒素ガスとの混合ガス、あるいはシランガス
と窒素ガスとの混合ガスなどを用いる。
ここで、水素プラズマ法、あるいは水素イオン注入
法、あるいはプラズマ窒化膜からの水素の拡散法などの
方法で水素イオンを導入すると，ゲート酸化膜界面など
に存在するダングリングボンドなどの欠陥が終端化され
る。この様な水素化工程は、層間絶縁膜208を積層する
前におこなってもよい。
法、あるいはプラズマ窒化膜からの水素の拡散法などの
方法で水素イオンを導入すると，ゲート酸化膜界面など
に存在するダングリングボンドなどの欠陥が終端化され
る。この様な水素化工程は、層間絶縁膜208を積層する
前におこなってもよい。
次に第２図（ｆ）に示すように、前記層間絶縁膜及び
ゲート絶縁膜にコンタクトホールを形成し、コンタクト
電極を形成しソース電極209およびドレイン電極210とす
る。該ソース電極及びドレイン電極は、アルミニウムな
どの金属材料で形成する。このようにして薄膜トランジ
スタが形成される。
ゲート絶縁膜にコンタクトホールを形成し、コンタクト
電極を形成しソース電極209およびドレイン電極210とす
る。該ソース電極及びドレイン電極は、アルミニウムな
どの金属材料で形成する。このようにして薄膜トランジ
スタが形成される。
［発明の効果］ 本発明によって得られた大粒径多結晶シリコン薄膜を
用いて薄膜トランジスタを作成すると、優れた特性が得
られる。従来に比べて、薄膜トランジスタのON電流は増
大しOFF電流は小さくなる。またスレッシホルド電圧も
小さくなりトランジスタ特性が大きく改善される。
用いて薄膜トランジスタを作成すると、優れた特性が得
られる。従来に比べて、薄膜トランジスタのON電流は増
大しOFF電流は小さくなる。またスレッシホルド電圧も
小さくなりトランジスタ特性が大きく改善される。
非晶質絶縁基板上に優れた特性の薄膜トランジスタを
作製することが可能となるので、ドライバー回路を同一
基板上に集積したアクティブマトリクス基板に応用した
場合にも十分な高速動作が実現される。さらに、電源電
圧の低減、消費電流の低減、信頼性の向上に対して大き
な効果がある。また、600℃以下の低温プロセスによる
作製も可能なので、アクティブマトリクス基板の低価格
化及び大面積化に対してもその効果は大きい。
作製することが可能となるので、ドライバー回路を同一
基板上に集積したアクティブマトリクス基板に応用した
場合にも十分な高速動作が実現される。さらに、電源電
圧の低減、消費電流の低減、信頼性の向上に対して大き
な効果がある。また、600℃以下の低温プロセスによる
作製も可能なので、アクティブマトリクス基板の低価格
化及び大面積化に対してもその効果は大きい。
本発明を、光電変換素子とその走査回路を同一チップ
内に集積した密着型イメージセンサに応用した場合に
は、読み取り速度の高速化、高解像度化、さらに階調を
とる場合に非常に大きな効果をうみだす。高解像度化が
達成されるとカラー読み取り用密着型イメージセンサへ
の応用も容易となる。もちろん電源電圧の低減、消費電
流の低減、信頼性の向上に対してもその効果は大きい。
また低温プロセスによって作製することができるので、
密着型イメージセンサチップの長尺化が可能となり、一
本のチップでA4サイズあるいはA3サイズの様な大型ファ
クシミリ用の読み取り装置を実現できる。従って、セン
サチップの二本継ぎのような手数がかかり信頼性の悪い
技術を回避することができ、実装歩留りも向上される。
内に集積した密着型イメージセンサに応用した場合に
は、読み取り速度の高速化、高解像度化、さらに階調を
とる場合に非常に大きな効果をうみだす。高解像度化が
達成されるとカラー読み取り用密着型イメージセンサへ
の応用も容易となる。もちろん電源電圧の低減、消費電
流の低減、信頼性の向上に対してもその効果は大きい。
また低温プロセスによって作製することができるので、
密着型イメージセンサチップの長尺化が可能となり、一
本のチップでA4サイズあるいはA3サイズの様な大型ファ
クシミリ用の読み取り装置を実現できる。従って、セン
サチップの二本継ぎのような手数がかかり信頼性の悪い
技術を回避することができ、実装歩留りも向上される。
石英基板やガラス基板だけではなく、サファイア基板
（Al2O3）あるいはMgO、Al2O3、BP、CaF2等の結晶性絶
縁基板も用いることができる。
（Al2O3）あるいはMgO、Al2O3、BP、CaF2等の結晶性絶
縁基板も用いることができる。
以上薄膜トランジスタを例として説明したが、バイポ
ーラトランジスタあるいはヘテロ接合バイポーラトラン
ジスタなど薄膜を利用した素子に対しても、本発明を応
用することができる。また、三次元デバイスのようなSO
I技術を利用した素子に対しても、本発明を応用するこ
とができる。
ーラトランジスタあるいはヘテロ接合バイポーラトラン
ジスタなど薄膜を利用した素子に対しても、本発明を応
用することができる。また、三次元デバイスのようなSO
I技術を利用した素子に対しても、本発明を応用するこ
とができる。
第１図は本発明におけるHeガス流量の成膜時間に対する
変化を示す図。 第２図は本発明による薄膜トランジスタの製造工程を示
す図。 201……絶縁基板 202……多結晶シリコン薄膜 203……ゲート絶縁膜 204……ゲート電極 205……ソース領域 206……ドレイン領域 207……イオンビーム 208……層間絶縁膜 209……ソース電極 210……ドレイン電極
変化を示す図。 第２図は本発明による薄膜トランジスタの製造工程を示
す図。 201……絶縁基板 202……多結晶シリコン薄膜 203……ゲート絶縁膜 204……ゲート電極 205……ソース領域 206……ドレイン領域 207……イオンビーム 208……層間絶縁膜 209……ソース電極 210……ドレイン電極
Claims (1)
- 【請求項１】基板上に半導体膜と、ゲート絶縁膜と、ゲ
ート電極とを有する半導体装置の製造方法であって、 前記ゲート絶縁膜は、ヘリウム、ネオン、アルゴン、キ
セノンのいずれかからなる希釈ガスを用いて化学気相成
長法により形成されてなり、 前記希釈ガスの濃度を前記半導体膜と前記ゲート絶縁膜
との界面付近において、前記界面付近よりも離れた領域
よりも多くすることを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15401089A JP2751420B2 (ja) | 1989-06-16 | 1989-06-16 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15401089A JP2751420B2 (ja) | 1989-06-16 | 1989-06-16 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0319340A JPH0319340A (ja) | 1991-01-28 |
| JP2751420B2 true JP2751420B2 (ja) | 1998-05-18 |
Family
ID=15574937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15401089A Expired - Fee Related JP2751420B2 (ja) | 1989-06-16 | 1989-06-16 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2751420B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7465679B1 (en) | 1993-02-19 | 2008-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Insulating film and method of producing semiconductor device |
| US5968324A (en) * | 1995-12-05 | 1999-10-19 | Applied Materials, Inc. | Method and apparatus for depositing antireflective coating |
| US5998838A (en) | 1997-03-03 | 1999-12-07 | Nec Corporation | Thin film transistor |
| JP2008218626A (ja) * | 2007-03-02 | 2008-09-18 | Mitsubishi Electric Corp | Ｔｆｔアレイ基板及びその製造方法 |
-
1989
- 1989-06-16 JP JP15401089A patent/JP2751420B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0319340A (ja) | 1991-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6118151A (en) | Thin film semiconductor device, method for fabricating the same and semiconductor device | |
| EP0598410B1 (en) | A method of manufacturing a semiconductor device | |
| JP2917392B2 (ja) | 半導体装置の製造方法 | |
| JP3178715B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2917388B2 (ja) | 半導体装置の製造方法 | |
| JP2751420B2 (ja) | 半導体装置の製造方法 | |
| JPH034564A (ja) | 半導体装置の製造方法 | |
| JPH03104209A (ja) | 半導体装置の製造方法 | |
| JP2794833B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2707654B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH09181324A (ja) | 多結晶シリコン薄膜トランジスターの製造方法 | |
| JPH05275448A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0393273A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0458564A (ja) | 薄膜半導体装置の製造方法 | |
| JP2995833B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2867402B2 (ja) | 半導体装置の製造方法 | |
| JP3387510B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2805830B2 (ja) | 半導体装置の製造方法 | |
| JPH0613404A (ja) | 半導体装置及びその製造方法 | |
| JPH03289129A (ja) | 薄膜半導体装置の製造方法 | |
| JPH03241873A (ja) | 薄膜半導体装置の製造方法 | |
| JPH04286335A (ja) | 薄膜半導体装置の製造方法 | |
| JPH03108319A (ja) | 半導体装置の製造方法 | |
| JPH03241874A (ja) | 薄膜半導体装置の製造方法 | |
| JP3111488B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |