JPH09181324A - 多結晶シリコン薄膜トランジスターの製造方法 - Google Patents
多結晶シリコン薄膜トランジスターの製造方法Info
- Publication number
- JPH09181324A JPH09181324A JP19051096A JP19051096A JPH09181324A JP H09181324 A JPH09181324 A JP H09181324A JP 19051096 A JP19051096 A JP 19051096A JP 19051096 A JP19051096 A JP 19051096A JP H09181324 A JPH09181324 A JP H09181324A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- polycrystalline silicon
- silicon thin
- gate
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 137
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 103
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 67
- 239000010408 film Substances 0.000 claims abstract description 84
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 35
- 239000002019 doping agent Substances 0.000 claims abstract description 19
- 238000010438 heat treatment Methods 0.000 claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 15
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000011229 interlayer Substances 0.000 claims abstract description 14
- 239000001301 oxygen Substances 0.000 claims abstract description 14
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 11
- 230000004913 activation Effects 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 74
- 238000000151 deposition Methods 0.000 claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 239000011521 glass Substances 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000010453 quartz Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims 4
- 238000002513 implantation Methods 0.000 abstract description 4
- 238000002425 crystallisation Methods 0.000 description 15
- 230000008025 crystallization Effects 0.000 description 12
- 238000005530 etching Methods 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 8
- 239000013078 crystal Substances 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 229910001882 dioxygen Inorganic materials 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- KUAZQDVKQLNFPE-UHFFFAOYSA-N thiram Chemical compound CN(C)C(=S)SSC(=S)N(C)C KUAZQDVKQLNFPE-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
- H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】低電圧から駆動でき、その製造工程時間を大幅
に短縮させることができ、かつ、全製造工程を６００℃
以下の低温で遂行することができる、薄膜トランジスタ
ーの製造方法を提供する。 【解決手段】絶縁基板６１上に形成された非晶質シリコ
ン薄膜を常圧以上１００ａｔｍ以下の高圧の酸素雰囲気
で、かつ、６００℃以下の温度で熱処理して、多結晶シ
リコン膜６２と酸化膜６３とを同時に形成し、前記酸化
膜６３の上にゲート電極６４を形成した後に、ドーパン
ト不純物の注入およびドーパント活性化熱処理により、
ゲート６４、ソースおよびドレイン６５を形成し、さら
に層間酸化膜６６と金属電極６７とを形成する。
に短縮させることができ、かつ、全製造工程を６００℃
以下の低温で遂行することができる、薄膜トランジスタ
ーの製造方法を提供する。 【解決手段】絶縁基板６１上に形成された非晶質シリコ
ン薄膜を常圧以上１００ａｔｍ以下の高圧の酸素雰囲気
で、かつ、６００℃以下の温度で熱処理して、多結晶シ
リコン膜６２と酸化膜６３とを同時に形成し、前記酸化
膜６３の上にゲート電極６４を形成した後に、ドーパン
ト不純物の注入およびドーパント活性化熱処理により、
ゲート６４、ソースおよびドレイン６５を形成し、さら
に層間酸化膜６６と金属電極６７とを形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、多結晶シリコン薄
膜トランジスターの製造方法に関するもので、特に高画
質アクティブマトリックス（active matrix）液晶表示
器（Liquid Display：LCD）のパネルピクセルスイッチ
（Pixel switch）あるいは周辺の駆動集積回路（Driver
IC）に利用される多結晶シリコン薄膜トランジスター
の製造方法に関するものである。
膜トランジスターの製造方法に関するもので、特に高画
質アクティブマトリックス（active matrix）液晶表示
器（Liquid Display：LCD）のパネルピクセルスイッチ
（Pixel switch）あるいは周辺の駆動集積回路（Driver
IC）に利用される多結晶シリコン薄膜トランジスター
の製造方法に関するものである。
【０００２】
【従来の技術】図１は、従来の平面型（coplanar）多結
晶シリコン薄膜トランジスターの断面図を示す。その製
造方法を図２〜図７の図面を利用して順次的に説明する
と次のようである。
晶シリコン薄膜トランジスターの断面図を示す。その製
造方法を図２〜図７の図面を利用して順次的に説明する
と次のようである。
【０００３】図２は、酸化膜が形成されているシリコン
・ウエハーあるいは透明絶縁基板（ガラスあるいは石
英）２１の上に、ＳｉＨ4あるいはＳｉ2Ｈ6ガスを使用
して、低圧化学気相蒸着法（Low-pressure CVD vapour
deposition method）あるいはプラズマ増強化学気相蒸
着法（plasma enhanced CVD method）で真性（intrinsi
c）非晶質シリコン薄膜２２′を蒸着する。
・ウエハーあるいは透明絶縁基板（ガラスあるいは石
英）２１の上に、ＳｉＨ4あるいはＳｉ2Ｈ6ガスを使用
して、低圧化学気相蒸着法（Low-pressure CVD vapour
deposition method）あるいはプラズマ増強化学気相蒸
着法（plasma enhanced CVD method）で真性（intrinsi
c）非晶質シリコン薄膜２２′を蒸着する。
【０００４】図３では、前記図２の工程後に電気炉によ
る熱処理とかランプ急速熱処理を利用して非晶質シリコ
ンを固状結晶化して、多結晶シリコン薄膜２２を形成す
る。
る熱処理とかランプ急速熱処理を利用して非晶質シリコ
ンを固状結晶化して、多結晶シリコン薄膜２２を形成す
る。
【０００５】図４では、ホトリソグラフィーとエッチン
グ工程を利用して前記多結晶シリコン薄膜２２をパター
ンニング（Patterning）して、薄膜トランジスターの活
性領域（トランジスターのチャンネルおよびソース、ド
レインとなる領域）を作る。
グ工程を利用して前記多結晶シリコン薄膜２２をパター
ンニング（Patterning）して、薄膜トランジスターの活
性領域（トランジスターのチャンネルおよびソース、ド
レインとなる領域）を作る。
【０００６】図５では、前記図４の工程後に化学気相蒸
着法を利用してゲート酸化膜２３を基板の全面に形成す
る。
着法を利用してゲート酸化膜２３を基板の全面に形成す
る。
【０００７】図６では、前記ゲート酸化膜２３の上に多
結晶シリコンを蒸着した後、ホトリソグラフィーとエッ
チング工程を利用してゲート電極２４をパターンニング
する。その後にドーパント不純物（dopant impurity）
の注入およびドーパント活性化熱処理過程を経てゲート
２４、ソースとドレイン２５を形成する。
結晶シリコンを蒸着した後、ホトリソグラフィーとエッ
チング工程を利用してゲート電極２４をパターンニング
する。その後にドーパント不純物（dopant impurity）
の注入およびドーパント活性化熱処理過程を経てゲート
２４、ソースとドレイン２５を形成する。
【０００８】前記不純物イオン注入は、ｎ−チャンネル
薄膜トランジスターの場合、砒素（Ａｓ）あるいは燐
（Ｐ）を、ｐ−チャンネル薄膜トランジスターの場合、
硼素（Ｂ）あるいはＢＦ2を注入する。
薄膜トランジスターの場合、砒素（Ａｓ）あるいは燐
（Ｐ）を、ｐ−チャンネル薄膜トランジスターの場合、
硼素（Ｂ）あるいはＢＦ2を注入する。
【０００９】図７では、前記の図６の構造の上に化学気
相蒸着法を利用して層間酸化膜２６を蒸着した後にホト
リソグラフィーとエッチング工程とで電極接触孔（cont
acthole）を作り、その後に前記の層間酸化膜２６およ
び接触孔の上にアルミニウム（Ａｌ）のような金属膜を
蒸着した後、ホトリソグラフィーとエッチング工程とを
利用して金属電極２７を形成し、前記図１の多結晶シリ
コン薄膜トランジスターを完成する。
相蒸着法を利用して層間酸化膜２６を蒸着した後にホト
リソグラフィーとエッチング工程とで電極接触孔（cont
acthole）を作り、その後に前記の層間酸化膜２６およ
び接触孔の上にアルミニウム（Ａｌ）のような金属膜を
蒸着した後、ホトリソグラフィーとエッチング工程とを
利用して金属電極２７を形成し、前記図１の多結晶シリ
コン薄膜トランジスターを完成する。
【００１０】一方、前記図１の薄膜トランジスター以外
に、トランジスターのオフ状態（off state）のドレイ
ン漏えい電流を減少させるため、図８，９，１０のよう
ないろんな構造の薄膜トランジスターが提案されてい
る。
に、トランジスターのオフ状態（off state）のドレイ
ン漏えい電流を減少させるため、図８，９，１０のよう
ないろんな構造の薄膜トランジスターが提案されてい
る。
【００１１】図８は、ゲート電極３４とソースおよびド
レイン領域３５が、垂直的に互いに重畳されないオフセ
ット（offset）構造の多結晶シリコン薄膜トランジスタ
ーを示す。その製造方法は、前記の図２〜図７と類似
し、オフセット領域を作るための工程が追加される。こ
こでオフセット領域を作るための工程とは、例えば、ソ
ース／ドレイン領域３５を形成した後、ゲート電極３４
とソース／ドレイン領域３４とが垂直方向で重畳しない
ようにゲート電極３４の両側を一定の長さづつ除去する
工程である。あるいは、ゲート電極３４の両側部に側壁
酸化膜を形成した後、ソース／ドレイン領域３５のため
のイオン注入をして、以後は上記の側壁酸化膜を除去し
て、ゲート電極３４とソース／ドレイン領域３５とが重
畳されないようにする工程を遂行しても良い。
レイン領域３５が、垂直的に互いに重畳されないオフセ
ット（offset）構造の多結晶シリコン薄膜トランジスタ
ーを示す。その製造方法は、前記の図２〜図７と類似
し、オフセット領域を作るための工程が追加される。こ
こでオフセット領域を作るための工程とは、例えば、ソ
ース／ドレイン領域３５を形成した後、ゲート電極３４
とソース／ドレイン領域３４とが垂直方向で重畳しない
ようにゲート電極３４の両側を一定の長さづつ除去する
工程である。あるいは、ゲート電極３４の両側部に側壁
酸化膜を形成した後、ソース／ドレイン領域３５のため
のイオン注入をして、以後は上記の側壁酸化膜を除去し
て、ゲート電極３４とソース／ドレイン領域３５とが重
畳されないようにする工程を遂行しても良い。
【００１２】また、前記オフセット構造の薄膜トランジ
スターでソースとドレイン領域との中でドレイン領域だ
けオフセット構造とした、トランジスターも製造できる
のである。
スターでソースとドレイン領域との中でドレイン領域だ
けオフセット構造とした、トランジスターも製造できる
のである。
【００１３】図９は、ソースおよびドレインとが低濃度
にドーピングされた領域（lightlydoped region）４５
−と高濃度にドーピングされた領域４５とからなる多結
晶シリコン薄膜トランジスターを示している。その製造
方法は、前記図２〜図７と類似し、低濃度のドーピング
領域を作るための工程が追加される。
にドーピングされた領域（lightlydoped region）４５
−と高濃度にドーピングされた領域４５とからなる多結
晶シリコン薄膜トランジスターを示している。その製造
方法は、前記図２〜図７と類似し、低濃度のドーピング
領域を作るための工程が追加される。
【００１４】前記図９の薄膜トランジスターでソース
は、高濃度ドーピング領域４５に、ドレインは低濃度ド
ーピング領域４５−と高濃度ドーピング領域４５とに構
成されたトランジスターも製造できる。
は、高濃度ドーピング領域４５に、ドレインは低濃度ド
ーピング領域４５−と高濃度ドーピング領域４５とに構
成されたトランジスターも製造できる。
【００１５】図１０は、多重ゲート（multiple gates）
電極５４を有する多結晶シリコン薄膜トランジスターを
示す。それぞれのゲートは、電気的に互いに連結されて
いる。多重ゲート薄膜トランジスターは、前記図２〜図
７の製造工程でゲート電極用マスクだけ変えると、図２
〜図７と同一の工程で製造できるし、ゲートとゲートと
の間のチャンネルはドーピングされている。
電極５４を有する多結晶シリコン薄膜トランジスターを
示す。それぞれのゲートは、電気的に互いに連結されて
いる。多重ゲート薄膜トランジスターは、前記図２〜図
７の製造工程でゲート電極用マスクだけ変えると、図２
〜図７と同一の工程で製造できるし、ゲートとゲートと
の間のチャンネルはドーピングされている。
【００１６】前記図１，８，９，１０の薄膜トランジス
ターなどで、トランジスターの活性層である多結晶シリ
コン薄膜２２，３２，４２，５２とゲート酸化膜１３，
３３，４３，５３とは、図２〜５のような方法で同一に
製造される。
ターなどで、トランジスターの活性層である多結晶シリ
コン薄膜２２，３２，４２，５２とゲート酸化膜１３，
３３，４３，５３とは、図２〜５のような方法で同一に
製造される。
【００１７】前記図１，８，９，１０の多結晶薄膜トラ
ンジスターの電気的な特性は、活性層である多結晶シリ
コン薄膜、ゲート酸化膜、多結晶シリコンとゲート酸化
膜との界面特性によって決定される。なお、製造工程で
の隘路（The neck of a bottle）は主に多結晶シリコン
薄膜、ゲート酸化膜の形成工程で発生する。特に、低電
圧の薄膜トランジスターの場合、動作電圧（operation
voltage）を決定するしきい電圧（threshold voltage）
を低くするためにはゲート酸化膜の厚さを１００Å程度
に薄くしなければならないが、既存の化学気相蒸着法で
薄いゲート酸化膜を安定的に形成することは非常に難か
しいのである。
ンジスターの電気的な特性は、活性層である多結晶シリ
コン薄膜、ゲート酸化膜、多結晶シリコンとゲート酸化
膜との界面特性によって決定される。なお、製造工程で
の隘路（The neck of a bottle）は主に多結晶シリコン
薄膜、ゲート酸化膜の形成工程で発生する。特に、低電
圧の薄膜トランジスターの場合、動作電圧（operation
voltage）を決定するしきい電圧（threshold voltage）
を低くするためにはゲート酸化膜の厚さを１００Å程度
に薄くしなければならないが、既存の化学気相蒸着法で
薄いゲート酸化膜を安定的に形成することは非常に難か
しいのである。
【００１８】一般的に、薄膜トランジスター用多結晶シ
リコン薄膜は、非晶質シリコンの結晶化工程から製作さ
れる。前記非晶質シリコンは、ＳｉＨ4あるいはＳｉ2Ｈ
6ガスを使用して低圧化学気相蒸着法あるいはプラズマ
増強化学気相蒸着法で５８０℃以下で蒸着して形成した
り、ＳｉＨ4ガスを使用して低圧化学気相蒸着法で６０
０℃以上の温度で蒸着された多結晶シリコンをシリコン
自己イオン注入（Si self ion-implantation）で非晶質
化させて作る。さらに、前記結晶化工程には電気炉熱処
理（furnace annealing）あるいは急速熱処理（rapid t
hermal annealing）による固状結晶化（solid phase cr
ystallization）方法とかレーザアニーリング（laser a
nnealing）による液状結晶化方法があるが、薄膜の均一
性と生産性とで有利な固状結晶化方法が広く利用されて
いる。
リコン薄膜は、非晶質シリコンの結晶化工程から製作さ
れる。前記非晶質シリコンは、ＳｉＨ4あるいはＳｉ2Ｈ
6ガスを使用して低圧化学気相蒸着法あるいはプラズマ
増強化学気相蒸着法で５８０℃以下で蒸着して形成した
り、ＳｉＨ4ガスを使用して低圧化学気相蒸着法で６０
０℃以上の温度で蒸着された多結晶シリコンをシリコン
自己イオン注入（Si self ion-implantation）で非晶質
化させて作る。さらに、前記結晶化工程には電気炉熱処
理（furnace annealing）あるいは急速熱処理（rapid t
hermal annealing）による固状結晶化（solid phase cr
ystallization）方法とかレーザアニーリング（laser a
nnealing）による液状結晶化方法があるが、薄膜の均一
性と生産性とで有利な固状結晶化方法が広く利用されて
いる。
【００１９】
【発明が解決しようとする課題】前記固状結晶化方法を
利用した従来の多結晶シリコン薄膜製造工程は、非晶質
シリコンを６００℃以下、常圧以下の非活性気体雰囲気
（inert gas ambient）で２０時間以上の長時間の間熱
処理する方法である。このような方法で形成された多結
晶シリコンは大きい結晶粒（grain）を持つようになる
が、結晶粒内の欠陥（defect）が多く、結晶化熱処理の
時間が長い短所がある。なお、結晶化時間が長いために
各結晶粒の結晶核生成（nucleation）時期および結晶粒
成長（grain growth）との時間がそれぞれ異なって、最
終的に得られる多結晶シリコンの結晶粒の大きさが非常
に不均一である。
利用した従来の多結晶シリコン薄膜製造工程は、非晶質
シリコンを６００℃以下、常圧以下の非活性気体雰囲気
（inert gas ambient）で２０時間以上の長時間の間熱
処理する方法である。このような方法で形成された多結
晶シリコンは大きい結晶粒（grain）を持つようになる
が、結晶粒内の欠陥（defect）が多く、結晶化熱処理の
時間が長い短所がある。なお、結晶化時間が長いために
各結晶粒の結晶核生成（nucleation）時期および結晶粒
成長（grain growth）との時間がそれぞれ異なって、最
終的に得られる多結晶シリコンの結晶粒の大きさが非常
に不均一である。
【００２０】このため、前記の多結晶シリコン薄膜を利
用して薄膜トランジスターを製造する場合、製造生産性
が低く、トランジスターの電気的な特性およびその特性
の分布とが悪くなる。また、小さい大きさの薄膜トラン
ジスターの製造に制限ができて、低電圧で動作する多結
晶シリコン薄膜トランジスターを製作しにくくなる。
用して薄膜トランジスターを製造する場合、製造生産性
が低く、トランジスターの電気的な特性およびその特性
の分布とが悪くなる。また、小さい大きさの薄膜トラン
ジスターの製造に制限ができて、低電圧で動作する多結
晶シリコン薄膜トランジスターを製作しにくくなる。
【００２１】一方、多結晶シリコン薄膜トランジスター
用のゲート酸化膜の形成は、一般的に熱酸化方法と化学
気相蒸着法（低圧化学気相蒸着法）とが広く利用され
る。
用のゲート酸化膜の形成は、一般的に熱酸化方法と化学
気相蒸着法（低圧化学気相蒸着法）とが広く利用され
る。
【００２２】前記熱酸化方法は、８００℃以上の温度、
常圧以下の酸素雰囲気でチャンネル多結晶シリコンを酸
化させるもので、酸化膜の厚さがうすく調節できて低電
圧用薄膜トランジスターに利用できる。しかし、前記熱
酸化方法は工程の低温化が不可能で低価のガラスを基板
で使用できなく、かつ酸化膜と多結晶シリコンとの間の
界面荒さ（roughness）が悪いという短所がある。
常圧以下の酸素雰囲気でチャンネル多結晶シリコンを酸
化させるもので、酸化膜の厚さがうすく調節できて低電
圧用薄膜トランジスターに利用できる。しかし、前記熱
酸化方法は工程の低温化が不可能で低価のガラスを基板
で使用できなく、かつ酸化膜と多結晶シリコンとの間の
界面荒さ（roughness）が悪いという短所がある。
【００２３】さらに、前記化学気相蒸着法によるゲート
酸化膜の形成方法は、６００℃以下の低温で可能である
が、酸化膜の電気的な特性が悪く、酸化膜の厚さを１０
０Å程度に調節しにくく、低電圧用の多結晶シリコン薄
膜トランジスターに利用するのはほぼ不可能である。
酸化膜の形成方法は、６００℃以下の低温で可能である
が、酸化膜の電気的な特性が悪く、酸化膜の厚さを１０
０Å程度に調節しにくく、低電圧用の多結晶シリコン薄
膜トランジスターに利用するのはほぼ不可能である。
【００２４】したがって、今まで６００℃以下の低温工
程で５Ｖ程度の低電圧で駆動される多結晶シリコン薄膜
トランジスターがろくに実現されなくなっている。多結
晶シリコン薄膜トランジスターをピクセルおよび周辺駆
動素子に採択したアクティブマトリックス液晶表示器の
消費電力を低くするためには、素子の低電圧駆動化が必
須である。現在まで使用されている多結晶シリコン薄膜
トランジスターの駆動電圧は１０Ｖ以下である。
程で５Ｖ程度の低電圧で駆動される多結晶シリコン薄膜
トランジスターがろくに実現されなくなっている。多結
晶シリコン薄膜トランジスターをピクセルおよび周辺駆
動素子に採択したアクティブマトリックス液晶表示器の
消費電力を低くするためには、素子の低電圧駆動化が必
須である。現在まで使用されている多結晶シリコン薄膜
トランジスターの駆動電圧は１０Ｖ以下である。
【００２５】本発明の目的は、多結晶シリコン薄膜トラ
ンジスターに対する新たな製造方法を提案して、低電圧
から駆動される多結晶シリコン薄膜トランジスターの製
造を可能とする方法を提供することにある。
ンジスターに対する新たな製造方法を提案して、低電圧
から駆動される多結晶シリコン薄膜トランジスターの製
造を可能とする方法を提供することにある。
【００２６】本発明の他の目的は、薄膜トランジスター
の製造工程時間を大幅に短縮させ、生産性を向上させる
ことが可能な製造方法を提供することにある。
の製造工程時間を大幅に短縮させ、生産性を向上させる
ことが可能な製造方法を提供することにある。
【００２７】本発明の他の目的は、薄膜トランジスター
の製造工程を６００℃以下の低温で遂行できるようにし
て低価のガラスを薄膜トランジスターの基板に活用でき
るようにすることが可能な製造方法を提供することにあ
る。
の製造工程を６００℃以下の低温で遂行できるようにし
て低価のガラスを薄膜トランジスターの基板に活用でき
るようにすることが可能な製造方法を提供することにあ
る。
【００２８】
【課題を解決するための手段】前記本発明の目的は、絶
縁基板上に真性非晶質シリコンを蒸着する工程；前記非
晶質シリコン薄膜をパターンニングして薄膜トランジス
ターの活性領域を形成する工程；前記非晶質シリコン薄
膜を高圧酸素雰囲気で熱処理して、多結晶シリコンおよ
びゲート酸化膜とを同時に形成する工程；前記酸化膜の
上にゲート電極を形成した後、ドーパント不純物の注入
およびドーパント活性化熱処理とでゲート、ソースおよ
びドレインとを形成する工程；および前記工程後に層間
酸化膜と金属電極とを形成する工程を含む多結晶シリコ
ン薄膜トランジスターの製造方法によって達成されるの
である。
縁基板上に真性非晶質シリコンを蒸着する工程；前記非
晶質シリコン薄膜をパターンニングして薄膜トランジス
ターの活性領域を形成する工程；前記非晶質シリコン薄
膜を高圧酸素雰囲気で熱処理して、多結晶シリコンおよ
びゲート酸化膜とを同時に形成する工程；前記酸化膜の
上にゲート電極を形成した後、ドーパント不純物の注入
およびドーパント活性化熱処理とでゲート、ソースおよ
びドレインとを形成する工程；および前記工程後に層間
酸化膜と金属電極とを形成する工程を含む多結晶シリコ
ン薄膜トランジスターの製造方法によって達成されるの
である。
【００２９】このような本発明による多結晶シリコン薄
膜トランジスターの製造方法は、非晶質シリコン薄膜を
高圧の酸素雰囲気で熱処理して多結晶シリコンと酸化膜
とを同時に形成する。前記多結晶シリコン膜と酸化膜と
を各々トランジスターの活性層とゲート絶縁膜とで利用
して、低電圧から駆動される薄膜トランジスターを製造
するのである。非晶質シリコンの固状結晶化の工程時間
が大幅に短縮させることができて製造生産性が向上させ
られるのである。なお、最終的に得られる多結晶シリコ
ンの結晶粒の大きさが均一であるため、小さい大きさの
薄膜トランジスターの製造が可能であり、素子の駆動電
圧を低くさせることができる。
膜トランジスターの製造方法は、非晶質シリコン薄膜を
高圧の酸素雰囲気で熱処理して多結晶シリコンと酸化膜
とを同時に形成する。前記多結晶シリコン膜と酸化膜と
を各々トランジスターの活性層とゲート絶縁膜とで利用
して、低電圧から駆動される薄膜トランジスターを製造
するのである。非晶質シリコンの固状結晶化の工程時間
が大幅に短縮させることができて製造生産性が向上させ
られるのである。なお、最終的に得られる多結晶シリコ
ンの結晶粒の大きさが均一であるため、小さい大きさの
薄膜トランジスターの製造が可能であり、素子の駆動電
圧を低くさせることができる。
【００３０】なお、前記ゲート酸化膜は非晶質シリコン
上で、熱酸化で成長されるため、酸化膜自体および界面
の電気的な特性が非常に優れて、５Ｖ程度の低電圧で作
動される多結晶シリコン薄膜トランジスターの製作が非
常にやさしくなる。
上で、熱酸化で成長されるため、酸化膜自体および界面
の電気的な特性が非常に優れて、５Ｖ程度の低電圧で作
動される多結晶シリコン薄膜トランジスターの製作が非
常にやさしくなる。
【００３１】そして、本発明による多結晶シリコン膜お
よびゲート酸化膜は一回の工程からなるため、工程が簡
単であり、かつ薄膜トランジスターの全製造工程が６０
０℃以下の低温で遂行できるために低価のガラスを薄膜
トランジスターの基板に活用できるのである。
よびゲート酸化膜は一回の工程からなるため、工程が簡
単であり、かつ薄膜トランジスターの全製造工程が６０
０℃以下の低温で遂行できるために低価のガラスを薄膜
トランジスターの基板に活用できるのである。
【００３２】
【発明の実施の形態】図１１〜１５は、本発明による平
面型の多結晶シリコン薄膜トランジスターの製造方法を
順次的に示した図面である。その製造方法を詳しく説明
すると次のようである。
面型の多結晶シリコン薄膜トランジスターの製造方法を
順次的に示した図面である。その製造方法を詳しく説明
すると次のようである。
【００３３】図１１では、酸化膜が形成されているシリ
コンウエハーあるいは透明な絶縁基板（ガラスあるいは
石英）６１の上に、ＳｉＨ4あるいはＳｉ2Ｈ6ガスを使
用して、低圧化学気相蒸着法とかプラズマ増強化学気相
蒸着法で厚さ２００〜１５００Åの真性（intrinsic）
の非晶質シリコン薄膜６２′を蒸着する。
コンウエハーあるいは透明な絶縁基板（ガラスあるいは
石英）６１の上に、ＳｉＨ4あるいはＳｉ2Ｈ6ガスを使
用して、低圧化学気相蒸着法とかプラズマ増強化学気相
蒸着法で厚さ２００〜１５００Åの真性（intrinsic）
の非晶質シリコン薄膜６２′を蒸着する。
【００３４】図１２では、前記非晶質シリコン薄膜６
２′をホトリソグラフィーとエッチング工程とでパター
ンニング（Patterning）して、薄膜トランジスターの活
性領域すなわち、当該トランジスターのチャンネルおよ
びソース、ドレインとなる領域を形成する。
２′をホトリソグラフィーとエッチング工程とでパター
ンニング（Patterning）して、薄膜トランジスターの活
性領域すなわち、当該トランジスターのチャンネルおよ
びソース、ドレインとなる領域を形成する。
【００３５】図１３では、前記図１２の工程後６００℃
以下の温度であり、かつ、常圧以上１００ａｔｍ以下の
高圧（high pressure）酸素（Ｏ2）雰囲気の電気炉で非
晶質シリコン６２’を熱処理して、多結晶シリコン膜６
２とゲート酸化膜６３とを同時に形成する。ここで、雰
囲気ガスとしては、１００％が好適であるが、例えば酸
素ガスと窒素ガスまたは酸素ガスと他のガス等の混合ガ
スを用いても良い。ただし、混合ガスの場合には酸素ガ
ス圧が１気圧以上になるようにする。
以下の温度であり、かつ、常圧以上１００ａｔｍ以下の
高圧（high pressure）酸素（Ｏ2）雰囲気の電気炉で非
晶質シリコン６２’を熱処理して、多結晶シリコン膜６
２とゲート酸化膜６３とを同時に形成する。ここで、雰
囲気ガスとしては、１００％が好適であるが、例えば酸
素ガスと窒素ガスまたは酸素ガスと他のガス等の混合ガ
スを用いても良い。ただし、混合ガスの場合には酸素ガ
ス圧が１気圧以上になるようにする。
【００３６】図１４では、前記図１３の構造の上に多結
晶シリコンを１０００〜３０００Å蒸着した後、ホトリ
ソグラフィーとエッチング工程を利用してゲート電極６
４を形成する。その後、ドーパント不純物（dopant imp
urity）の注入およびドーパント活性化熱処理過程とを
経て、ゲート６４、ソースおよびドレイン６５を形成す
る。
晶シリコンを１０００〜３０００Å蒸着した後、ホトリ
ソグラフィーとエッチング工程を利用してゲート電極６
４を形成する。その後、ドーパント不純物（dopant imp
urity）の注入およびドーパント活性化熱処理過程とを
経て、ゲート６４、ソースおよびドレイン６５を形成す
る。
【００３７】前記不純物イオン注入は、ｎ−チャンネル
薄膜トランジスターの場合、砒素（Ａｓ）あるいは燐
（Ｐ）を５×１０14／ｃｍ2以上注入し、ｐ−チャンネ
ル薄膜トランジスターの場合、硼素（Ｂ）あるいはＢＦ
2を５×１０14／ｃｍ2以上注入する。
薄膜トランジスターの場合、砒素（Ａｓ）あるいは燐
（Ｐ）を５×１０14／ｃｍ2以上注入し、ｐ−チャンネ
ル薄膜トランジスターの場合、硼素（Ｂ）あるいはＢＦ
2を５×１０14／ｃｍ2以上注入する。
【００３８】図１５では、前記図１４の構造の上に化学
気相蒸着法を利用して層間酸化膜６６を蒸着した後、ホ
トリソグラフィーとエッチング工程とで電極接触孔（co
ntact hole）を作り、その後、前記層間酸化膜６６およ
び接触孔との上にアルミニウム（Ａｌ）のような金属膜
を蒸着した後、ホトリソグラフィーとエッチング工程と
を利用して金属電極６７を形成して多結晶シリコン薄膜
トランジスターを完成する。
気相蒸着法を利用して層間酸化膜６６を蒸着した後、ホ
トリソグラフィーとエッチング工程とで電極接触孔（co
ntact hole）を作り、その後、前記層間酸化膜６６およ
び接触孔との上にアルミニウム（Ａｌ）のような金属膜
を蒸着した後、ホトリソグラフィーとエッチング工程と
を利用して金属電極６７を形成して多結晶シリコン薄膜
トランジスターを完成する。
【００３９】一方、本発明による前記図１１〜１５の薄
膜トランジスター製造方法において、トランジスターの
活性層である多結晶シリコン薄膜６２およびゲート酸化
膜６３の形成方法（図１１〜１３）は、前記図８，９，
１０の薄膜トランジスター製造でもそのまま適用でき
る。
膜トランジスター製造方法において、トランジスターの
活性層である多結晶シリコン薄膜６２およびゲート酸化
膜６３の形成方法（図１１〜１３）は、前記図８，９，
１０の薄膜トランジスター製造でもそのまま適用でき
る。
【００４０】本発明によって、図８に図示されたような
オフセット構造の多結晶シリコン薄膜トランジスターを
製作する方法は次のようである。
オフセット構造の多結晶シリコン薄膜トランジスターを
製作する方法は次のようである。
【００４１】前記図１１〜１３のような工程を同一に遂
行し、図１３でのゲート酸化膜の上に多結晶シリコンを
蒸着してゲート電極を形成するが、図８に図示されたよ
うにゲート電極３４とソース／ドレイン領域３５とが垂
直方向（図中では上下方向）で互いに重畳されないオフ
セット（offset）構造に形成する。この時、ゲート電極
３４がソースおよびドレイン領域３５の全てと垂直方向
では重畳されないオフセット構造で構成することもでき
るし、ゲート電極がソースあるいはドレイン領域のうち
のいずれの一つの領域だけと垂直的に重畳されないオフ
セット構造で構成することもできる。
行し、図１３でのゲート酸化膜の上に多結晶シリコンを
蒸着してゲート電極を形成するが、図８に図示されたよ
うにゲート電極３４とソース／ドレイン領域３５とが垂
直方向（図中では上下方向）で互いに重畳されないオフ
セット（offset）構造に形成する。この時、ゲート電極
３４がソースおよびドレイン領域３５の全てと垂直方向
では重畳されないオフセット構造で構成することもでき
るし、ゲート電極がソースあるいはドレイン領域のうち
のいずれの一つの領域だけと垂直的に重畳されないオフ
セット構造で構成することもできる。
【００４２】そして、層間酸化膜と金属電極を形成する
工程を遂行してオフセット構造の多結晶シリコン薄膜ト
ランジスターを製作する。
工程を遂行してオフセット構造の多結晶シリコン薄膜ト
ランジスターを製作する。
【００４３】なお、本発明によって図９に図示されたよ
うなソースおよびドレインとが低濃度にドーピングされ
た領域（lightly doped region）と高濃度にドーピング
された領域とからなる多結晶シリコン薄膜トランジスタ
ーを製作する方法は次のようである。
うなソースおよびドレインとが低濃度にドーピングされ
た領域（lightly doped region）と高濃度にドーピング
された領域とからなる多結晶シリコン薄膜トランジスタ
ーを製作する方法は次のようである。
【００４４】図１１〜１３のような工程で薄膜トランジ
スターの活性領域である多結晶シリコン膜とゲート酸化
膜とを形成し、その後、ソースとドレインの全部あるい
はドレインが低濃度にドーピングされた領域を持つよう
にソース、ドレイン、ゲートを形成する工程を遂行す
る。
スターの活性領域である多結晶シリコン膜とゲート酸化
膜とを形成し、その後、ソースとドレインの全部あるい
はドレインが低濃度にドーピングされた領域を持つよう
にソース、ドレイン、ゲートを形成する工程を遂行す
る。
【００４５】そして、層間酸化膜と金属電極とを形成す
る工程を遂行してソースおよびドレインあるいはドレイ
ンが低濃度ドーピング領域と高濃度ドーピング領域とか
らなる多結晶シリコン薄膜トランジスターを製作する。
る工程を遂行してソースおよびドレインあるいはドレイ
ンが低濃度ドーピング領域と高濃度ドーピング領域とか
らなる多結晶シリコン薄膜トランジスターを製作する。
【００４６】なお、本発明によって図１０に図示された
ような多重ゲート（multiple gates）電極を有する多結
晶シリコン薄膜トランジスターを製作することもでき
る。その製造方法は、図１１〜１３のような工程で薄膜
トランジスターの活性領域である多結晶シリコン膜とゲ
ート酸化膜とを形成し、その後、ゲート電極用マスクだ
け変えて多重ゲート電極を形成する。次いで、ドーパン
ト不純物注入およびドーパント活性化熱処理とでゲー
ト、ソース、ドレインを形成する。
ような多重ゲート（multiple gates）電極を有する多結
晶シリコン薄膜トランジスターを製作することもでき
る。その製造方法は、図１１〜１３のような工程で薄膜
トランジスターの活性領域である多結晶シリコン膜とゲ
ート酸化膜とを形成し、その後、ゲート電極用マスクだ
け変えて多重ゲート電極を形成する。次いで、ドーパン
ト不純物注入およびドーパント活性化熱処理とでゲー
ト、ソース、ドレインを形成する。
【００４７】以後、層間酸化膜と金属電極とを形成する
工程を遂行して、多重ゲート（multiple gates）電極を
有する多結晶シリコン薄膜トランジスターを製作する。
ゲートとゲートとの間のチャンネルはドーピングされて
いる。
工程を遂行して、多重ゲート（multiple gates）電極を
有する多結晶シリコン薄膜トランジスターを製作する。
ゲートとゲートとの間のチャンネルはドーピングされて
いる。
【００４８】本発明では、多結晶シリコン薄膜形成のた
めの非晶質シリコンの固状結晶化熱処理工程を高圧の酸
素雰囲気で遂行することによって、多結晶核生成および
結晶粒成長とを短い時間内に誘導する。したがって、全
体的な固状結晶化熱処理時間を短縮し、同時に均一な結
晶粒を有する良質の多結晶シリコンを形成することがで
きる。
めの非晶質シリコンの固状結晶化熱処理工程を高圧の酸
素雰囲気で遂行することによって、多結晶核生成および
結晶粒成長とを短い時間内に誘導する。したがって、全
体的な固状結晶化熱処理時間を短縮し、同時に均一な結
晶粒を有する良質の多結晶シリコンを形成することがで
きる。
【００４９】なお、本発明による固状結晶化の熱処理工
程は高圧の酸素雰囲気で遂行されるので、非晶質シリコ
ンの結晶化だけではなく非晶質シリコン表面での酸化過
程も同時に進行される。これにより、本発明を利用すれ
ば、薄膜トランジスターのゲート絶縁膜で利用できる良
質の薄い（〜１００Å）酸化膜を低温でも充分に形成す
ることができる。
程は高圧の酸素雰囲気で遂行されるので、非晶質シリコ
ンの結晶化だけではなく非晶質シリコン表面での酸化過
程も同時に進行される。これにより、本発明を利用すれ
ば、薄膜トランジスターのゲート絶縁膜で利用できる良
質の薄い（〜１００Å）酸化膜を低温でも充分に形成す
ることができる。
【００５０】前記のように形成された多結晶シリコンお
よび酸化膜とを薄膜トランジスターの活性層およびゲー
ト絶縁膜とに採択して、前記図１１〜１５の工程で製作
した多結晶シリコン薄膜トランジスターの電気的な特性
は、図１６，１７に図示したようである。ここで、薄膜
トランジスターの製作時の工程の最高温度は６００℃で
ある。
よび酸化膜とを薄膜トランジスターの活性層およびゲー
ト絶縁膜とに採択して、前記図１１〜１５の工程で製作
した多結晶シリコン薄膜トランジスターの電気的な特性
は、図１６，１７に図示したようである。ここで、薄膜
トランジスターの製作時の工程の最高温度は６００℃で
ある。
【００５１】図１６は、ゲート電圧Ｖgによるドレイン
電圧−ドレイン電流の特性を示す。測定された多結晶シ
リコン薄膜トランジスターのチャンネルの広さｗと長さ
Ｌとは、各々３０μｍと５μｍである。図１７は、ドレ
イン電圧Ｖdによるゲート電圧−ドレイン電流の特性を
示す。図面に図示されたように５Ｖ程度の低電圧でも薄
膜トランジスターが非常によく作動していることがわか
る。
電圧−ドレイン電流の特性を示す。測定された多結晶シ
リコン薄膜トランジスターのチャンネルの広さｗと長さ
Ｌとは、各々３０μｍと５μｍである。図１７は、ドレ
イン電圧Ｖdによるゲート電圧−ドレイン電流の特性を
示す。図面に図示されたように５Ｖ程度の低電圧でも薄
膜トランジスターが非常によく作動していることがわか
る。
【００５２】したがって、本発明による方法で多結晶シ
リコン薄膜トランジスターを製作すると６００℃以下の
低温工程で５Ｖ程度の低電圧で作動される薄膜トランジ
スターを、充分に製作することができる。
リコン薄膜トランジスターを製作すると６００℃以下の
低温工程で５Ｖ程度の低電圧で作動される薄膜トランジ
スターを、充分に製作することができる。
【００５３】一方、本発明によって形成した多結晶シリ
コン薄膜およびゲート酸化膜とを前記図１０の多重ゲー
ト構造の素子に適用して製作した、薄膜トランジスター
の電気的な特性が図１８に示されている。
コン薄膜およびゲート酸化膜とを前記図１０の多重ゲー
ト構造の素子に適用して製作した、薄膜トランジスター
の電気的な特性が図１８に示されている。
【００５４】図１８は、チャンネルの広さｗと長さＬと
が各々２０μｍである多重ゲート多結晶シリコン薄膜ト
ランジスターで、ゲートの数によるゲート電極−ドレイ
ン電流特性を示す。測定時のドレイン電圧Ｖdは５．０
Ｖである。ゲートの数が増加することによって、オフ状
態でのドレイン漏えい電流が充分に減少することがわか
る。
が各々２０μｍである多重ゲート多結晶シリコン薄膜ト
ランジスターで、ゲートの数によるゲート電極−ドレイ
ン電流特性を示す。測定時のドレイン電圧Ｖdは５．０
Ｖである。ゲートの数が増加することによって、オフ状
態でのドレイン漏えい電流が充分に減少することがわか
る。
【００５５】したがって、本発明による製造方法をオフ
状態の漏えい電流を減らすための前記図８，９，１０の
薄膜トランジスター構造に適用させられることを確認す
ることができる。
状態の漏えい電流を減らすための前記図８，９，１０の
薄膜トランジスター構造に適用させられることを確認す
ることができる。
【００５６】本発明による多結晶シリコン薄膜トランジ
スターの製造方法は、従来のものと比べて大きく分けて
三つの長所を有する。
スターの製造方法は、従来のものと比べて大きく分けて
三つの長所を有する。
【００５７】第一、非晶質シリコンを高圧酸素雰囲気で
熱処理することによって、非晶質シリコンの固状結晶化
熱処理時間を大幅に短縮することができる。６００℃以
下の温度で従来の２０時間以上の工程時間を６時間以内
に短縮することができる。したがって、多結晶シリコン
および多結晶シリコン薄膜トランジスターとの製造生産
性を大幅に向上させられる。かつ、多結晶シリコン結晶
粒の大きさの均一性を高めることができるし、これによ
って、小さい大きさの素子を製作して薄膜トランジスタ
ーの動作電圧を低くさせることができるのである。
熱処理することによって、非晶質シリコンの固状結晶化
熱処理時間を大幅に短縮することができる。６００℃以
下の温度で従来の２０時間以上の工程時間を６時間以内
に短縮することができる。したがって、多結晶シリコン
および多結晶シリコン薄膜トランジスターとの製造生産
性を大幅に向上させられる。かつ、多結晶シリコン結晶
粒の大きさの均一性を高めることができるし、これによ
って、小さい大きさの素子を製作して薄膜トランジスタ
ーの動作電圧を低くさせることができるのである。
【００５８】第二、高圧酸素雰囲気を利用するため、低
温で良質の薄い（〜１００Å）酸化膜を成長させられ
る。前記酸化膜はたとえ低温であるとしても、非晶質シ
リコンの熱酸化で形成されたものであるため、薄膜の絶
縁特性および界面特性とが良好で薄膜トランジスターの
ゲート絶縁膜で使用することができる。なお、酸化時間
が従来の８００℃以上の工程に比べて長いので、工程が
非常に安定的からなる長所もある。したがって、前記酸
化膜を薄膜トランジスターのゲート絶縁膜に採択する
と、素子のしきい電圧を大きく低下させることができ
て、低電圧用の多結晶シリコン薄膜トランジスターを低
温でも充分に形成することができるのである。
温で良質の薄い（〜１００Å）酸化膜を成長させられ
る。前記酸化膜はたとえ低温であるとしても、非晶質シ
リコンの熱酸化で形成されたものであるため、薄膜の絶
縁特性および界面特性とが良好で薄膜トランジスターの
ゲート絶縁膜で使用することができる。なお、酸化時間
が従来の８００℃以上の工程に比べて長いので、工程が
非常に安定的からなる長所もある。したがって、前記酸
化膜を薄膜トランジスターのゲート絶縁膜に採択する
と、素子のしきい電圧を大きく低下させることができ
て、低電圧用の多結晶シリコン薄膜トランジスターを低
温でも充分に形成することができるのである。
【００５９】第三、本発明による非晶質シリコンの固状
結晶化およびゲート酸化膜との成長は、一回の工程によ
って行なわれるため、薄膜トランジスターの製造工程が
従来のものに比べて簡単である。したがって、多結晶シ
リコン薄膜トランジスターの製造生産性を向上させられ
るし、共に、工程の安定性も高めることができる。
結晶化およびゲート酸化膜との成長は、一回の工程によ
って行なわれるため、薄膜トランジスターの製造工程が
従来のものに比べて簡単である。したがって、多結晶シ
リコン薄膜トランジスターの製造生産性を向上させられ
るし、共に、工程の安定性も高めることができる。
【００６０】
【発明の効果】本発明の製造方法によれば、低電圧で作
動する高性能の薄膜トランジスターを安定的に、生産性
高く製作することができる。
動する高性能の薄膜トランジスターを安定的に、生産性
高く製作することができる。
【００６１】さらに、本発明による製造方法によれば、
６００℃以下の低温工程でも充分に可能であるため、低
価のガラスを基板に活用することができて生産単価が節
減できるのである。
６００℃以下の低温工程でも充分に可能であるため、低
価のガラスを基板に活用することができて生産単価が節
減できるのである。
【図１】一般的な平面型の多結晶シリコン薄膜トランジ
スターの断面図。
スターの断面図。
【図２】従来の平面型の多結晶シリコン薄膜トランジス
ターの製造方法の一工程を示した工程断面図。
ターの製造方法の一工程を示した工程断面図。
【図３】従来の平面型の多結晶シリコン薄膜トランジス
ターの製造方法の一工程を示した工程断面図。
ターの製造方法の一工程を示した工程断面図。
【図４】従来の平面型の多結晶シリコン薄膜トランジス
ターの製造方法の一工程を示した工程断面図。
ターの製造方法の一工程を示した工程断面図。
【図５】従来の平面型の多結晶シリコン薄膜トランジス
ターの製造方法の一工程を示した工程断面図。
ターの製造方法の一工程を示した工程断面図。
【図６】従来の平面型の多結晶シリコン薄膜トランジス
ターの製造方法の一工程を示した工程断面図。
ターの製造方法の一工程を示した工程断面図。
【図７】従来の平面型の多結晶シリコン薄膜トランジス
ターの製造方法の一工程を示した工程断面図。
ターの製造方法の一工程を示した工程断面図。
【図８】従来の変形された構造の多結晶シリコン薄膜ト
ランジスターの断面図。
ランジスターの断面図。
【図９】従来の変形された構造の多結晶シリコン薄膜ト
ランジスターの断面図。
ランジスターの断面図。
【図１０】従来の変形された構造の多結晶シリコン薄膜
トランジスターの断面図。
トランジスターの断面図。
【図１１】本発明による多結晶シリコン薄膜トランジス
ターの製造方法の一工程を示した工程断面図。
ターの製造方法の一工程を示した工程断面図。
【図１２】本発明による多結晶シリコン薄膜トランジス
ターの製造方法の一工程を示した工程断面図。
ターの製造方法の一工程を示した工程断面図。
【図１３】本発明による多結晶シリコン薄膜トランジス
ターの製造方法の一工程を示した工程断面図。
ターの製造方法の一工程を示した工程断面図。
【図１４】本発明による多結晶シリコン薄膜トランジス
ターの製造方法の一工程を示した工程断面図。
ターの製造方法の一工程を示した工程断面図。
【図１５】本発明による多結晶シリコン薄膜トランジス
ターの製造方法の一工程を示した工程断面図。
ターの製造方法の一工程を示した工程断面図。
【図１６】本発明による製造方法で製作された低電圧用
の多結晶シリコン薄膜トランジスターの電気的な特性を
示したグラフ。
の多結晶シリコン薄膜トランジスターの電気的な特性を
示したグラフ。
【図１７】本発明による製造方法で製作された低電圧用
の多結晶シリコン薄膜トランジスターの電気的な特性を
示したグラフ。
の多結晶シリコン薄膜トランジスターの電気的な特性を
示したグラフ。
【図１８】本発明による製造方法から製作された低電圧
用の多重ゲート型の多結晶シリコン薄膜トランジスター
の電気的な特性を示したグラフ。
用の多重ゲート型の多結晶シリコン薄膜トランジスター
の電気的な特性を示したグラフ。
２１，３１，４１，５１，６１…酸化膜が形成されてい
るシリコンウエハーあるいは透明絶縁基板（ガラスある
いは石英） ２２，３２，４２，５２，６２…ドーピングされていな
い真性（intrinsic）の多結晶シリコン（Polycrystalli
ne:Si） ２３，３３，４３，５３，６３…ゲート（gate）酸化膜
（ＳｉＯ2） ２４，３４，４４，５４，６４…ゲート電極（ｎ+型、
ｐ+型の多結晶シリコンあるいは金属膜） ２５，３５，４５，５５，６５…ソース（source）、ド
レイン（drain）領域（ｎ+型、ｐ+型の多結晶シリコ
ン） ２６，３６，４６，５６，６６…層間酸化膜（Ｓｉ
Ｏ2） ２７，３７，４７，５７，６７…金属電極（Ａｌ） ４５−…低ドーピングされた（lightly doped）多結晶
シリコン ２２′，６２′…ドーピングされていない真性の非晶質
シリコン。
るシリコンウエハーあるいは透明絶縁基板（ガラスある
いは石英） ２２，３２，４２，５２，６２…ドーピングされていな
い真性（intrinsic）の多結晶シリコン（Polycrystalli
ne:Si） ２３，３３，４３，５３，６３…ゲート（gate）酸化膜
（ＳｉＯ2） ２４，３４，４４，５４，６４…ゲート電極（ｎ+型、
ｐ+型の多結晶シリコンあるいは金属膜） ２５，３５，４５，５５，６５…ソース（source）、ド
レイン（drain）領域（ｎ+型、ｐ+型の多結晶シリコ
ン） ２６，３６，４６，５６，６６…層間酸化膜（Ｓｉ
Ｏ2） ２７，３７，４７，５７，６７…金属電極（Ａｌ） ４５−…低ドーピングされた（lightly doped）多結晶
シリコン ２２′，６２′…ドーピングされていない真性の非晶質
シリコン。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/78 ６２７Ｆ (72)発明者 キョンイク チョー 大韓民国、デェジョン、ユソンク、イォー ウンドン、ハンビィット アパートメント 119−1201
Claims (9)
- 【請求項１】絶縁基板の上に真性の非晶質シリコン薄膜
を蒸着する工程；前記真性の非晶質シリコン薄膜をパタ
ーンニングして、薄膜トランジスターの活性領域を形成
する工程；前記活性領域の非晶質シリコン薄膜を高圧酸
素雰囲気で熱処理して、多結晶シリコン膜およびゲート
酸化膜を同時に形成する工程；前記酸化膜の上にゲート
電極を形成した後、ドーパント不純物の注入およびドー
パント活性化熱処理でゲート、ソースおよびドレインを
形成する工程；および前記工程後に層間酸化膜と金属電
極とを形成する工程からなることを特徴とする多結晶シ
リコン薄膜トランジスターの製造方法。 - 【請求項２】請求項１において、 前記絶縁基板は、酸化膜が形成されているシリコンウエ
ハー、ガラスおよび石英のうちのいずれかからなること
を特徴とする多結晶シリコン薄膜トランジスターの製造
方法。 - 【請求項３】請求項１において、 前記多結晶シリコン膜およびゲート酸化膜を同時に形成
する工程で、非晶質シリコンを熱処理するとき、酸素雰
囲気の圧力を１〜１００ａｔｍとすることを特徴とする
多結晶シリコン薄膜トランジスターの製造方法。 - 【請求項４】請求項１において、 前記多結晶シリコン膜およびゲート酸化膜を同時に形成
する工程で、非晶質シリコンを熱処理するとき、６００
℃以下の温度で遂行することを特徴とする多結晶シリコ
ン薄膜トランジスターの製造方法。 - 【請求項５】絶縁基板上に真性の非晶質シリコン薄膜を
蒸着する工程；前記真性の非晶質シリコン薄膜をパター
ンニングして薄膜トランジスターの活性領域を形成する
工程；前記活性領域の非晶質シリコン薄膜を高圧酸素雰
囲気で熱処理して、多結晶シリコン膜およびゲート酸化
膜を同時に形成する工程；前記酸化膜の上にゲート電極
を形成するが、その際当該ゲート電極がソースおよびド
レイン領域の全部と垂直的に重畳されないオフセット構
造で形成し、ドーパント不純物の注入およびドーパント
活性化熱処理でゲート、ソースおよびドレインを形成す
る工程；および前記工程後に層間酸化膜と金属電極とを
形成する工程からなることを特徴とする多結晶シリコン
薄膜トランジスターの製造方法。 - 【請求項６】請求項５において、 前記ゲート、ソースおよびドレインを形成する工程は、
当該ゲート電極をソースおよびドレイン領域のうちのド
レイン領域と垂直的に重畳されないオフセット構造で形
成することを特徴とする多結晶シリコン薄膜トランジス
ターの製造方法。 - 【請求項７】絶縁基板上に真性の非晶質シリコン薄膜を
蒸着する工程；前記真性非晶質シリコン薄膜をパターン
ニングして、薄膜トランジスターの活性領域を形成する
工程；前記活性領域の非晶質シリコン薄膜を高圧酸素雰
囲気で熱処理して、多結晶シリコンおよびゲート酸化膜
とを同時に形成する工程；前記酸化膜の上にゲート電極
を形成した後、ドーパント不純物の注入およびドーパン
ト活性化熱処理とでゲート、ソースおよびドレインとを
形成するが、ソースとドレインの全部を低濃度にドーピ
ングされた領域と高濃度にドーピングされた領域を持つ
ようにソース、ドレイン、ゲートとを形成する工程；お
よび前記工程後に層間酸化膜と金属電極とを形成する工
程からなることを特徴とする多結晶シリコン薄膜トラン
ジスターの製造方法。 - 【請求項８】請求項７において、 前記ゲート、ソースおよびドレインとを形成する工程で
は、当該ドレインが低濃度にドーピングされた領域と高
濃度にドーピングされた領域とを有するようにソース、
ドレイン、ゲートとを形成することを特徴とする多結晶
シリコン薄膜トランジスターの製造方法。 - 【請求項９】絶縁基板の上に真性の非晶質シリコン薄膜
を蒸着する工程；前記真性の非晶質シリコン薄膜をパタ
ーンニングして、薄膜トランジスターの活性領域を形成
する工程；前記活性領域の非晶質シリコン薄膜を高圧酸
素雰囲気で熱処理して、多結晶シリコンおよびゲート酸
化膜とを同時に形成する工程；前記酸化膜の上に多重ゲ
ート電極を形成した後にドーパント不純物の注入および
ドーパント活性化熱処理で多重ゲート、ソースおよびド
レインとを形成する工程；および前記工程後に層間酸化
膜と金属電極とを形成する工程からなることを特徴とす
る多結晶シリコン薄膜トランジスターの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950053646A KR100205069B1 (ko) | 1995-12-21 | 1995-12-21 | 다결정 실리콘 박막 트랜지스터의 제조방법 |
| KR95-53646 | 1995-12-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09181324A true JPH09181324A (ja) | 1997-07-11 |
Family
ID=19442538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19051096A Withdrawn JPH09181324A (ja) | 1995-12-21 | 1996-07-19 | 多結晶シリコン薄膜トランジスターの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH09181324A (ja) |
| KR (1) | KR100205069B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220199617A1 (en) * | 2020-12-21 | 2022-06-23 | Nxp B.V. | Metal oxide semiconductor device and method of construction therefor |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100707010B1 (ko) * | 1999-12-29 | 2007-04-11 | 비오이 하이디스 테크놀로지 주식회사 | 박막 트랜지스터-액정표시소자의 제조방법 |
| JP4732599B2 (ja) * | 2001-01-26 | 2011-07-27 | 株式会社日立製作所 | 薄膜トランジスタ装置 |
| KR101218687B1 (ko) | 2011-06-30 | 2013-01-21 | 재단법인 서남권청정에너지기술연구원 | Ｔ-ｉｓｏ-ＰＯＳ를 이용한 박막 트랜지스터의 저온 게이트 산화막 형성 방법 |
| KR101293167B1 (ko) * | 2012-11-19 | 2013-08-12 | 이상호 | 고압 광소스 써멀 어닐링 방법 및 그 장치 |
| KR102182058B1 (ko) * | 2018-03-23 | 2020-11-23 | 홍잉 | 저온 다결정 반도체 소자 및 그 제조 방법 |
-
1995
- 1995-12-21 KR KR1019950053646A patent/KR100205069B1/ko not_active IP Right Cessation
-
1996
- 1996-07-19 JP JP19051096A patent/JPH09181324A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220199617A1 (en) * | 2020-12-21 | 2022-06-23 | Nxp B.V. | Metal oxide semiconductor device and method of construction therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100205069B1 (ko) | 1999-07-01 |
| KR970054500A (ko) | 1997-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI492315B (zh) | 低溫多晶矽薄膜晶體管製造方法 | |
| JP2001189458A (ja) | 半導体装置の製造方法 | |
| US5733793A (en) | Process formation of a thin film transistor | |
| JPH0422120A (ja) | 薄膜半導体装置の製造方法 | |
| JP2002185008A (ja) | 薄膜トランジスタ | |
| JPH0818055A (ja) | 半導体集積回路およびその作製方法 | |
| JPH09181324A (ja) | 多結晶シリコン薄膜トランジスターの製造方法 | |
| Shih et al. | A novel lightly doped drain polysilicon thin-film transistor with oxide sidewall spacer formed by one-step selective liquid phase deposition | |
| JPH06112222A (ja) | 薄膜半導体装置及びその製造方法 | |
| JP2751420B2 (ja) | 半導体装置の製造方法 | |
| JPH03104209A (ja) | 半導体装置の製造方法 | |
| JP2734359B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH08186262A (ja) | 薄膜トランジスタの製造方法 | |
| JPH034564A (ja) | 半導体装置の製造方法 | |
| JP3109650B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0393273A (ja) | 薄膜半導体装置の製造方法 | |
| JP2794833B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3535465B2 (ja) | 半導体装置の作製方法 | |
| KR0138874B1 (ko) | 박막 트랜지스터의 제조방법 | |
| JP3535275B2 (ja) | 半導体装置の作製方法 | |
| JP2556850B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2995833B2 (ja) | 薄膜半導体装置の製造方法 | |
| KR101201316B1 (ko) | 버퍼절연막과 이를 구비한 반도체소자 및 반도체소자의제조방법 | |
| JPH07321337A (ja) | 半導体集積回路およびその作製方法 | |
| JPH113887A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031007 |