JPH03104209A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03104209A JPH03104209A JP24274289A JP24274289A JPH03104209A JP H03104209 A JPH03104209 A JP H03104209A JP 24274289 A JP24274289 A JP 24274289A JP 24274289 A JP24274289 A JP 24274289A JP H03104209 A JPH03104209 A JP H03104209A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- insulating
- semiconductor
- annealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000010408 film Substances 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims abstract description 33
- 239000010409 thin film Substances 0.000 claims abstract description 31
- 238000000137 annealing Methods 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 22
- 239000007790 solid phase Substances 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 18
- 239000007789 gas Substances 0.000 abstract description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 13
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 11
- 229910052681 coesite Inorganic materials 0.000 abstract description 7
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 7
- 239000013078 crystal Substances 0.000 abstract description 7
- 229910052682 stishovite Inorganic materials 0.000 abstract description 7
- 229910052905 tridymite Inorganic materials 0.000 abstract description 7
- 239000010453 quartz Substances 0.000 abstract description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 5
- 239000000377 silicon dioxide Substances 0.000 abstract description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 abstract description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052786 argon Inorganic materials 0.000 abstract description 2
- 229910001873 dinitrogen Inorganic materials 0.000 abstract description 2
- 239000001307 helium Substances 0.000 abstract description 2
- 229910052734 helium Inorganic materials 0.000 abstract description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 abstract description 2
- 239000012212 insulator Substances 0.000 abstract description 2
- 238000010030 laminating Methods 0.000 abstract description 2
- 239000007787 solid Substances 0.000 abstract 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract 2
- 230000004913 activation Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 9
- 239000011521 glass Substances 0.000 description 8
- 239000001257 hydrogen Substances 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910020169 SiOa Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体装置の製造方法に関する．［従来の技
術］ 近年、大型で高解像度の液晶表示パネル、高速で高解像
度の密着型イメージセンサ、三次元ＩＣ等への実現に向
けて、ガラス、石英等の絶縁性非晶質基板や、Ｓｉ０２
等の絶縁性非晶質層上に、高性能な半導体素子を形成す
る試みが成されている．特に大型の液晶表示パネル等に
於いては、低コストの要求を満たすため、安価な低融点
ガラス上に薄膜トランジスタ（ＴＰＴ）を形成すること
が必須の要求になりつつある．従来は、低融点ガラス基
板上に形成するＴＰＴの活性層に、例えばＪｏｕｒｎａ
ｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ ｖｏｌ．
６５（１０） ｐ．３９５１ （１９８９）等にみられ
るように非晶質Ｓｉ（ａ−Ｓｉ）を用いたものがあり、
ゲート絶縁膜には、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅ
ｖｉｃｅ Ｌｅｔｔｅｒｓ， Ｖｏｌ．１０（６） ｐ
．２４５ （１９８９） 等に見られるようにプラズ
マ化学気相成長法（ＰＣＶＤ）を用いたもの、 Ａ
ｐｐｌｉｅｄＰｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ Ｖｏｌ
．５０（１７） ｐ．１１６７ （１９８７）等にみら
れるように減圧化学気相成長法（ＬＰＣＶＤ）を用いた
もの、Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ Ｖｏ
１．２４（３）ｐ．１７２ （１９８Ｂ）、等にみられ
るように光化学気相戒長法を用いたものがあり、いずれ
も低温成膜法で作製したＳｉＯ２薄膜を用いてきた． ［発明が解決しようとする課題］ しかし、ＴＰＴの活性層をａ−Ｓｉで作成すると、ａ−
Ｓｉ中の電界効果電子移動度が小さく、かつＴＰＴのゲ
ート酸化膜の形成を低温（＜６００゜Ｃ）で行なうので
、高温酸化法で形成したゲート絶縁膜と比較すると膜買
が劣り、高性能のＴＰＴが実現できないという問題点が
あった．この問題を解決するため例えばＨｙｄｒｏｇｅ
ｎａｔｅｄＡｍｏｒｐｈｏｕｓ Ｓｉｌｉｃｏｎ Ｄｅ
ｖｉｃｅｓ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ，ＩＢＭ，
９．２７５ （１９８Ｂ） 等にみられるように、
活性層のａ−Ｓｉをアニールによる固相成長で大粒径多
結晶Ｓｉを形成し、高性能化を図る試みもある．しかし
この場合もゲート絶縁膜の形成を８００℃という比較的
低温の湿式酸化法で形或するため、１１００℃以上の高
温熱酸化法による酸化膜と比較すると膜貿は劣るという
問題点があった，本発明は以上の問題点を解決するもの
で、その目的は低温プロセスを用いて高性能のＴＰＴを
作成することにある． ［課題を解決するための手段］ 本発明の半導体装置の製造方法は、 （１）絶縁基板上に非晶質半導体薄膜を堆積させる工程
、該半導体薄膜上に絶縁性非晶質薄膜を連続して同一チ
ェンバー内で積層する工程を有し、前記非晶質半導体薄
膜をアニールして固相成長させる工程を少なくとも有す
ることを特徴とする。
術］ 近年、大型で高解像度の液晶表示パネル、高速で高解像
度の密着型イメージセンサ、三次元ＩＣ等への実現に向
けて、ガラス、石英等の絶縁性非晶質基板や、Ｓｉ０２
等の絶縁性非晶質層上に、高性能な半導体素子を形成す
る試みが成されている．特に大型の液晶表示パネル等に
於いては、低コストの要求を満たすため、安価な低融点
ガラス上に薄膜トランジスタ（ＴＰＴ）を形成すること
が必須の要求になりつつある．従来は、低融点ガラス基
板上に形成するＴＰＴの活性層に、例えばＪｏｕｒｎａ
ｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ ｖｏｌ．
６５（１０） ｐ．３９５１ （１９８９）等にみられ
るように非晶質Ｓｉ（ａ−Ｓｉ）を用いたものがあり、
ゲート絶縁膜には、ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅ
ｖｉｃｅ Ｌｅｔｔｅｒｓ， Ｖｏｌ．１０（６） ｐ
．２４５ （１９８９） 等に見られるようにプラズ
マ化学気相成長法（ＰＣＶＤ）を用いたもの、 Ａ
ｐｐｌｉｅｄＰｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ Ｖｏｌ
．５０（１７） ｐ．１１６７ （１９８７）等にみら
れるように減圧化学気相成長法（ＬＰＣＶＤ）を用いた
もの、Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ Ｖｏ
１．２４（３）ｐ．１７２ （１９８Ｂ）、等にみられ
るように光化学気相戒長法を用いたものがあり、いずれ
も低温成膜法で作製したＳｉＯ２薄膜を用いてきた． ［発明が解決しようとする課題］ しかし、ＴＰＴの活性層をａ−Ｓｉで作成すると、ａ−
Ｓｉ中の電界効果電子移動度が小さく、かつＴＰＴのゲ
ート酸化膜の形成を低温（＜６００゜Ｃ）で行なうので
、高温酸化法で形成したゲート絶縁膜と比較すると膜買
が劣り、高性能のＴＰＴが実現できないという問題点が
あった．この問題を解決するため例えばＨｙｄｒｏｇｅ
ｎａｔｅｄＡｍｏｒｐｈｏｕｓ Ｓｉｌｉｃｏｎ Ｄｅ
ｖｉｃｅｓ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ，ＩＢＭ，
９．２７５ （１９８Ｂ） 等にみられるように、
活性層のａ−Ｓｉをアニールによる固相成長で大粒径多
結晶Ｓｉを形成し、高性能化を図る試みもある．しかし
この場合もゲート絶縁膜の形成を８００℃という比較的
低温の湿式酸化法で形或するため、１１００℃以上の高
温熱酸化法による酸化膜と比較すると膜貿は劣るという
問題点があった，本発明は以上の問題点を解決するもの
で、その目的は低温プロセスを用いて高性能のＴＰＴを
作成することにある． ［課題を解決するための手段］ 本発明の半導体装置の製造方法は、 （１）絶縁基板上に非晶質半導体薄膜を堆積させる工程
、該半導体薄膜上に絶縁性非晶質薄膜を連続して同一チ
ェンバー内で積層する工程を有し、前記非晶質半導体薄
膜をアニールして固相成長させる工程を少なくとも有す
ることを特徴とする。
（２）前記半導体薄膜、または前記絶縁性非晶質薄膜の
形成を電子サイクロトロン共鳴プラズマ化学気相戊長法
またはプラズマ化学気相戒長法で行うことを特徴とする
。
形成を電子サイクロトロン共鳴プラズマ化学気相戊長法
またはプラズマ化学気相戒長法で行うことを特徴とする
。
（３）前記絶縁性非晶質薄膜はＭＯＳ型電界効果トラン
ジスタのゲート絶縁膜であることを特徴とする。
ジスタのゲート絶縁膜であることを特徴とする。
［実施例］
以下、第１図を基に本発明の半導体装置の製造方法を説
明する．まず石英基板或はガラス基板等の絶縁基板１０
０上に非晶質半導体を形成する．本実施例では非晶質半
導体の例にａ−Ｓｉを用いて説明する．尚、基板にはＳ
ｉＯ２で覆われたＳｉウェハを用いることもある．石英
基板或はＳｉＯｚで覆われたＳｉウェハを用いる場合は
１ ２ ０ ０ ”Ｃの高温プロセスにも耐えられるが
、ガラス基板を用いる場合は軟化温度が低いために約６
００℃以下の低温プロセスに制限される．まず始めに絶
縁基板１００上にａ−ＳｉＶ＃膜１０１を約１５００人
堆積させる（第１図 （ａ））．ａ−Ｓｉ薄膜は、一様
で微小な結晶核は含まれていないことが望ましい，ＥＣ
Ｒプラズマ装置によるａ−Ｓｉの成膜には、Ｓ ｉ Ｈ
ａガスを用いる．続いて成膜ガスをＳ ｉ Ｈ ａと
Ｎ２０の混合ガスに切り換え、ＥＣＲプラズマＣＶＤに
より ａ−Ｓｉ表面上に連続してＳｉ０２膜１０２を５
００〜８００人成膜する（第１図 （ｂ））。ゲート絶
縁膜に窒化Ｓｉを用いる場合には、 成膜ガスにＳ ｉ
Ｈ ４とＮ２、 またはＮ Ｈ ３の混合ガスを用い
る，ＥＣＲプラズマで成膜したＳｉ，ＳｉＯａ、ＳｉＮ
ｘ薄膜は、膜中の水素含有量が通常のプラズマＣＶＤで
成膜した膜に比べ、小さいという特徴がある．このため
、固相成長アニール時に膜中から水素が抜けることによ
る膜のボーラス化を防げるという利点がある．Ｓ ｉ
／ Ｓ ｉ ０ ２ ２層構造の作成は、通常のｐｃ
ＶＤ法でも行うことができる．通常のＰＣＶＤを用いる
場合は、成膜ガスは基本的にはＥＣＲプラズマの場合と
同様だが、Ｓｉ，ＳｉＯａのいずれを或膜する場合でも
或膜ガスをＨｅガスで希釈したガスを用いる，Ｈｅ希釈
ガスを用いると、膜中の水素含有量を減らせるので、通
常のＰＣＶＤを用いてもＥＣＲプラズマＣＶＤを用いた
ときと同様の効果が得られるからである．または、Ｊｏ
ｕｒｎａｌｏｆ Ｗｏｎ−Ｃｒｙｓｔａｌｌｉｎｅ Ｓ
ｏｌｉｄｓ ｖｏｌ．１０？ ｐ．２９５， （１９８
９）等にみられるように、遠隔プラズマＣＶＤ法を用い
て基板温度３７０℃以上でＳｉ，ＳｉＯ２を成膜しても
よい。この方法によれば、ａ−Ｓｉ中に含まれる水素を
ほぼ完全にＯにできる．以上のようにして作成した半導
体／絶縁体２層ｍ造をアニールして半導体層を固相成長
させる。
明する．まず石英基板或はガラス基板等の絶縁基板１０
０上に非晶質半導体を形成する．本実施例では非晶質半
導体の例にａ−Ｓｉを用いて説明する．尚、基板にはＳ
ｉＯ２で覆われたＳｉウェハを用いることもある．石英
基板或はＳｉＯｚで覆われたＳｉウェハを用いる場合は
１ ２ ０ ０ ”Ｃの高温プロセスにも耐えられるが
、ガラス基板を用いる場合は軟化温度が低いために約６
００℃以下の低温プロセスに制限される．まず始めに絶
縁基板１００上にａ−ＳｉＶ＃膜１０１を約１５００人
堆積させる（第１図 （ａ））．ａ−Ｓｉ薄膜は、一様
で微小な結晶核は含まれていないことが望ましい，ＥＣ
Ｒプラズマ装置によるａ−Ｓｉの成膜には、Ｓ ｉ Ｈ
ａガスを用いる．続いて成膜ガスをＳ ｉ Ｈ ａと
Ｎ２０の混合ガスに切り換え、ＥＣＲプラズマＣＶＤに
より ａ−Ｓｉ表面上に連続してＳｉ０２膜１０２を５
００〜８００人成膜する（第１図 （ｂ））。ゲート絶
縁膜に窒化Ｓｉを用いる場合には、 成膜ガスにＳ ｉ
Ｈ ４とＮ２、 またはＮ Ｈ ３の混合ガスを用い
る，ＥＣＲプラズマで成膜したＳｉ，ＳｉＯａ、ＳｉＮ
ｘ薄膜は、膜中の水素含有量が通常のプラズマＣＶＤで
成膜した膜に比べ、小さいという特徴がある．このため
、固相成長アニール時に膜中から水素が抜けることによ
る膜のボーラス化を防げるという利点がある．Ｓ ｉ
／ Ｓ ｉ ０ ２ ２層構造の作成は、通常のｐｃ
ＶＤ法でも行うことができる．通常のＰＣＶＤを用いる
場合は、成膜ガスは基本的にはＥＣＲプラズマの場合と
同様だが、Ｓｉ，ＳｉＯａのいずれを或膜する場合でも
或膜ガスをＨｅガスで希釈したガスを用いる，Ｈｅ希釈
ガスを用いると、膜中の水素含有量を減らせるので、通
常のＰＣＶＤを用いてもＥＣＲプラズマＣＶＤを用いた
ときと同様の効果が得られるからである．または、Ｊｏ
ｕｒｎａｌｏｆ Ｗｏｎ−Ｃｒｙｓｔａｌｌｉｎｅ Ｓ
ｏｌｉｄｓ ｖｏｌ．１０？ ｐ．２９５， （１９８
９）等にみられるように、遠隔プラズマＣＶＤ法を用い
て基板温度３７０℃以上でＳｉ，ＳｉＯ２を成膜しても
よい。この方法によれば、ａ−Ｓｉ中に含まれる水素を
ほぼ完全にＯにできる．以上のようにして作成した半導
体／絶縁体２層ｍ造をアニールして半導体層を固相成長
させる。
固相成長方法は石英管による炉アニールがよい。
アニール雰囲気としては、窒素ガス、ヘリウムガス、ア
ルゴンガス等を用いる． または、 １×１ ０−
’ 〜１ ｘ １ ０−”Ｔ ｏ ｒ ｒ程度の高真空
雰囲気中でアニールを行ってもよい． 固相戊長温度
は５００〜７００℃とする．低温アニールでは選択的に
、結晶成長の活性化エネルギーが小さい結晶方位を持つ
結晶粒のみがゆっくりと成長し、粒径約１μｍの大粒径
多結晶Ｓｉ薄膜１０３ができる（第１図 （Ｃ））． 以下、ＴＰＴの制作工程に移る．固相成長させたＳｉ薄
膜１０３と、ＳｉＯ２１０２とをフォトリソグラフイに
よりバタニングして第１図 （ｄ）に示すように島状に
する．次に第１図 （ｅ）に示すようにゲート電極１０
４を形成する．該ゲート電極材料としては多結晶Ｓｉ，
モリブデンシリサイド、ＡｌやＣｒ等の金属膜、 或は
Ｓｎａ２、ＩＴＯ等の透明導電膜などを用いることがで
きる．成膜法としてはＣＶＤ法、スパツタ法、真空蒸着
法等の方法があるが、詳細は省略する．続いて第１図
（ｆ）に示すように、ゲート電極１０４をマスクにして
、セルファラインで不純物をイオン注入し、ＴＰＴのソ
ース領域１０５及びドレイン領域１０６を形成する．前
記不純物としてはＰｃｈ｝ランジスタを作成するときは
Ｂ゛等を用い、Ｎｃｈ｝ランジスタを作成するときはＰ
＋、Ａｓ”等を用いる．不純物添加方法としては、イオ
ン注入法の他に、レーザードーピング法や、プラズマド
ーピング法等がある．高耐熱性基板を使用しているとき
は、不純物の活性化に熱拡散法を用いることができるが
、低融点ガラスを基板に使用しているときは、レーザー
ドーピング法やＥＣＲプラズマドーピング法などのよう
な、低温でもイオン活性化が可能な方法を用いる．不純
物漬度は１ ｘ １ ０” 〜１ ｘ １ ０２ｇｃｍ
−’の範囲とする。
ルゴンガス等を用いる． または、 １×１ ０−
’ 〜１ ｘ １ ０−”Ｔ ｏ ｒ ｒ程度の高真空
雰囲気中でアニールを行ってもよい． 固相戊長温度
は５００〜７００℃とする．低温アニールでは選択的に
、結晶成長の活性化エネルギーが小さい結晶方位を持つ
結晶粒のみがゆっくりと成長し、粒径約１μｍの大粒径
多結晶Ｓｉ薄膜１０３ができる（第１図 （Ｃ））． 以下、ＴＰＴの制作工程に移る．固相成長させたＳｉ薄
膜１０３と、ＳｉＯ２１０２とをフォトリソグラフイに
よりバタニングして第１図 （ｄ）に示すように島状に
する．次に第１図 （ｅ）に示すようにゲート電極１０
４を形成する．該ゲート電極材料としては多結晶Ｓｉ，
モリブデンシリサイド、ＡｌやＣｒ等の金属膜、 或は
Ｓｎａ２、ＩＴＯ等の透明導電膜などを用いることがで
きる．成膜法としてはＣＶＤ法、スパツタ法、真空蒸着
法等の方法があるが、詳細は省略する．続いて第１図
（ｆ）に示すように、ゲート電極１０４をマスクにして
、セルファラインで不純物をイオン注入し、ＴＰＴのソ
ース領域１０５及びドレイン領域１０６を形成する．前
記不純物としてはＰｃｈ｝ランジスタを作成するときは
Ｂ゛等を用い、Ｎｃｈ｝ランジスタを作成するときはＰ
＋、Ａｓ”等を用いる．不純物添加方法としては、イオ
ン注入法の他に、レーザードーピング法や、プラズマド
ーピング法等がある．高耐熱性基板を使用しているとき
は、不純物の活性化に熱拡散法を用いることができるが
、低融点ガラスを基板に使用しているときは、レーザー
ドーピング法やＥＣＲプラズマドーピング法などのよう
な、低温でもイオン活性化が可能な方法を用いる．不純
物漬度は１ ｘ １ ０” 〜１ ｘ １ ０２ｇｃｍ
−’の範囲とする。
続いて第１図 （ｇ）に示すように、層間絶縁膜１０７
を積層する。層間絶縁膜にはＬＰＣＶＤ法等によるＳｉ
Ｏａ膜を数千Ａ〜数μｍ積層するのが最も一般的である
．また層間絶縁膜には 窒化Ｓｉ膜等でもよい．この段
階で、水素プラズマ法、水素イオン注入法、或はプラズ
マ窒化膜からの水素の拡散等の方法で、水素イオンを活
性層中に導入すると、ゲート酸化膜／ Ｓ ｉ界面や、
結晶粒界等に存在するダングリングボンドが終端化され
、欠陥準位密度が減る効果がある．このような水素化工
程は、層間絶縁膜１０７を積層する前に行ってもよい． 最後に層間絶縁膜１０７及びゲート絶縁膜にコンタクト
ホールを空け、ソース電極１０８及びドレイン電極１０
９を形成する．ソース及びドレイン電極は、Ａ１などの
金属材料で形成する（第１図 （ｈ））． 以上本発
明は石英基板、あるいはガラス基板の様な非晶質基板を
例に取って説明してきたが、基板はサファイア、ＣａＦ
２等の結晶性基板でももちろん良い。
を積層する。層間絶縁膜にはＬＰＣＶＤ法等によるＳｉ
Ｏａ膜を数千Ａ〜数μｍ積層するのが最も一般的である
．また層間絶縁膜には 窒化Ｓｉ膜等でもよい．この段
階で、水素プラズマ法、水素イオン注入法、或はプラズ
マ窒化膜からの水素の拡散等の方法で、水素イオンを活
性層中に導入すると、ゲート酸化膜／ Ｓ ｉ界面や、
結晶粒界等に存在するダングリングボンドが終端化され
、欠陥準位密度が減る効果がある．このような水素化工
程は、層間絶縁膜１０７を積層する前に行ってもよい． 最後に層間絶縁膜１０７及びゲート絶縁膜にコンタクト
ホールを空け、ソース電極１０８及びドレイン電極１０
９を形成する．ソース及びドレイン電極は、Ａ１などの
金属材料で形成する（第１図 （ｈ））． 以上本発
明は石英基板、あるいはガラス基板の様な非晶質基板を
例に取って説明してきたが、基板はサファイア、ＣａＦ
２等の結晶性基板でももちろん良い。
［発明の効果］
本発明の半導体装置の製造方法によれば、活性層のＳｉ
と、ゲート絶縁膜を同一チャンバー内で連続的に積層し
ているので、良好なＳｉ／絶縁膜界面が実現できる．更
に、固相成長工程を取り入れることによってＴＰＴのＯ
Ｎ電流は増大し、ＯＦＦ電流は低くなる．また全工程を
６００゜Ｃ以下の比較的低温で行うことができるので、
低コストのガラス基板が使用できることによるＴＰＴア
クティブマトリクス基板の低コスト化、大面積化や、Ｔ
ＰＴの高性能化による電源電圧、消費電流の低減にも寄
与するところは大きい． 走査回路と光電変換素子とを同一基板上に集積化した密
着型イメージセンサに本発明を応用した場合には、読み
取り速度の高速化、高解像化、高階調化に大きな効果が
ある．高解像化の達成により密着型イメージセンサのフ
ルカラー化も容易になる．また、低温プロセスによって
作成が可能なので、密着型イメージセンサの長尺化が可
能となり、１本のセンサでＡ４あるいはＡ３サイズのよ
うな大型ファクシミリ用のセンサを実現できる。
と、ゲート絶縁膜を同一チャンバー内で連続的に積層し
ているので、良好なＳｉ／絶縁膜界面が実現できる．更
に、固相成長工程を取り入れることによってＴＰＴのＯ
Ｎ電流は増大し、ＯＦＦ電流は低くなる．また全工程を
６００゜Ｃ以下の比較的低温で行うことができるので、
低コストのガラス基板が使用できることによるＴＰＴア
クティブマトリクス基板の低コスト化、大面積化や、Ｔ
ＰＴの高性能化による電源電圧、消費電流の低減にも寄
与するところは大きい． 走査回路と光電変換素子とを同一基板上に集積化した密
着型イメージセンサに本発明を応用した場合には、読み
取り速度の高速化、高解像化、高階調化に大きな効果が
ある．高解像化の達成により密着型イメージセンサのフ
ルカラー化も容易になる．また、低温プロセスによって
作成が可能なので、密着型イメージセンサの長尺化が可
能となり、１本のセンサでＡ４あるいはＡ３サイズのよ
うな大型ファクシミリ用のセンサを実現できる。
以上ＭＯＳ型薄膜トランジスタを例に取って説明したが
、パイボーラトランジスタ、ヘテロ接合パイボーラトラ
ンジスタ等の薄膜を応用した素子や、３次元ＳＯＩ素子
等に対しても本発明を適用できる．
、パイボーラトランジスタ、ヘテロ接合パイボーラトラ
ンジスタ等の薄膜を応用した素子や、３次元ＳＯＩ素子
等に対しても本発明を適用できる．
第１図は本発明の半導体装置の製造方法を示す工程図．
１００・・・・・・・・・絶縁基板
１０１・・・・・・・・・ａ−Ｓｉ薄膜１０２・・・・
・・・・・ＳｉＯ２薄膜１０３・・・・・・・・・多結
晶Ｓｉ薄膜１０４・・・・・・・・・ゲート電極 １０５・・・・・・・・・ソース領域 １０６・・・・・・・・・ドレイン領域１０７・・・・
・・・・・層間絶縁膜 １０８・・・・・・・・・ソース電極 １０９・・・・・・・・・ドレイン電極以上
・・・・・ＳｉＯ２薄膜１０３・・・・・・・・・多結
晶Ｓｉ薄膜１０４・・・・・・・・・ゲート電極 １０５・・・・・・・・・ソース領域 １０６・・・・・・・・・ドレイン領域１０７・・・・
・・・・・層間絶縁膜 １０８・・・・・・・・・ソース電極 １０９・・・・・・・・・ドレイン電極以上
Claims (3)
- （１）絶縁基板上に非晶質半導体薄膜を堆積させる工程
、該半導体薄膜上に絶縁性非晶質薄膜を連続して同一チ
ェンバー内で積層する工程を有し、前記非晶質半導体薄
膜をアニールして固相成長させる工程を少なくとも有す
ることを特徴とする半導体装置の製造方法。 - （２）前記半導体薄膜、または前記絶縁性非晶質薄膜の
形成を電子サイクロトロン共鳴プラズマ化学気相成長法
またはプラズマ化学気相成長法で行うことを特徴とする
請求項１記載の半導体装置の製造方法。 - （３）前記絶縁性非晶質薄膜はＭＯＳ型電界効果トラン
ジスタのゲート絶縁膜であることを特徴とする請求項１
記載の半導体装置製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24274289A JPH03104209A (ja) | 1989-09-19 | 1989-09-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24274289A JPH03104209A (ja) | 1989-09-19 | 1989-09-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03104209A true JPH03104209A (ja) | 1991-05-01 |
Family
ID=17093583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24274289A Pending JPH03104209A (ja) | 1989-09-19 | 1989-09-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03104209A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0486047A2 (en) * | 1990-11-16 | 1992-05-20 | Seiko Epson Corporation | Thin film semiconductor device, process for fabricating the same, and silicon film |
| JPH0558615A (ja) * | 1991-08-27 | 1993-03-09 | Sharp Corp | 多結晶シリコン膜の形成方法 |
| EP0659910A3 (en) * | 1993-11-19 | 1998-10-21 | Mega Chips Corporation | Semiconductor device and method of fabricating the same |
| US6124154A (en) * | 1996-10-22 | 2000-09-26 | Seiko Epson Corporation | Fabrication process for thin film transistors in a display or electronic device |
| US6444507B1 (en) | 1996-10-22 | 2002-09-03 | Seiko Epson Corporation | Fabrication process for thin film transistors in a display or electronic device |
| US6673126B2 (en) | 1998-05-14 | 2004-01-06 | Seiko Epson Corporation | Multiple chamber fabrication equipment for thin film transistors in a display or electronic device |
-
1989
- 1989-09-19 JP JP24274289A patent/JPH03104209A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5637512A (en) * | 1990-11-16 | 1997-06-10 | Seiko Epson Corporation | Method for fabricating a thin film semiconductor device |
| US5372958A (en) * | 1990-11-16 | 1994-12-13 | Seiko Epson Corporation | Process for fabricating a thin film semiconductor device |
| US5504019A (en) * | 1990-11-16 | 1996-04-02 | Seiko Epson Corporation | Method for fabricating a thin film semiconductor |
| EP0486047A3 (en) * | 1990-11-16 | 1996-04-10 | Seiko Epson Corp | Thin film semiconductor device, process for fabricating the same, and silicon film |
| US5591989A (en) * | 1990-11-16 | 1997-01-07 | Seiko Epson Corporation | Semiconductor device having first and second gate insulating films |
| EP0486047A2 (en) * | 1990-11-16 | 1992-05-20 | Seiko Epson Corporation | Thin film semiconductor device, process for fabricating the same, and silicon film |
| US5811323A (en) * | 1990-11-16 | 1998-09-22 | Seiko Epson Corporation | Process for fabricating a thin film transistor |
| JPH0558615A (ja) * | 1991-08-27 | 1993-03-09 | Sharp Corp | 多結晶シリコン膜の形成方法 |
| EP0659910A3 (en) * | 1993-11-19 | 1998-10-21 | Mega Chips Corporation | Semiconductor device and method of fabricating the same |
| US6124154A (en) * | 1996-10-22 | 2000-09-26 | Seiko Epson Corporation | Fabrication process for thin film transistors in a display or electronic device |
| US6444507B1 (en) | 1996-10-22 | 2002-09-03 | Seiko Epson Corporation | Fabrication process for thin film transistors in a display or electronic device |
| WO2004079826A1 (ja) * | 1996-10-22 | 2004-09-16 | Mitsutoshi Miyasaka | 薄膜トランジスタの製造方法、及び表示装置と電子機器 |
| US6673126B2 (en) | 1998-05-14 | 2004-01-06 | Seiko Epson Corporation | Multiple chamber fabrication equipment for thin film transistors in a display or electronic device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6118151A (en) | Thin film semiconductor device, method for fabricating the same and semiconductor device | |
| JP2700277B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH03292741A (ja) | 半導体装置の製造方法 | |
| JPH113860A (ja) | 薄膜トランジスタの製造方法 | |
| JP3178715B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH02103925A (ja) | 半導体装置の製造方法 | |
| JPH06250214A (ja) | アクティブマトリックス型液晶表示装置 | |
| JPH03104209A (ja) | 半導体装置の製造方法 | |
| JP2917388B2 (ja) | 半導体装置の製造方法 | |
| JPH034564A (ja) | 半導体装置の製造方法 | |
| JP2751420B2 (ja) | 半導体装置の製造方法 | |
| JPH07162002A (ja) | 半導体膜の製造方法及び薄膜トランジスタの製造方法 | |
| JPH06112222A (ja) | 薄膜半導体装置及びその製造方法 | |
| JPH0393273A (ja) | 薄膜半導体装置の製造方法 | |
| JPH03108319A (ja) | 半導体装置の製造方法 | |
| JP2794833B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS63119576A (ja) | 薄膜トランジスターの活性領域の形成方法 | |
| JP2720473B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS63119268A (ja) | 半導体装置の製造方法 | |
| JP2987987B2 (ja) | 結晶半導体薄膜の形成方法並びに薄膜トランジスタの製造方法 | |
| JPH09181324A (ja) | 多結晶シリコン薄膜トランジスターの製造方法 | |
| JPH03293731A (ja) | 半導体装置の製造方法 | |
| JP3278237B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2805830B2 (ja) | 半導体装置の製造方法 | |
| JPH04186634A (ja) | 薄膜半導体装置の製造方法 |