JPH0558615A - 多結晶シリコン膜の形成方法 - Google Patents
多結晶シリコン膜の形成方法Info
- Publication number
- JPH0558615A JPH0558615A JP21556291A JP21556291A JPH0558615A JP H0558615 A JPH0558615 A JP H0558615A JP 21556291 A JP21556291 A JP 21556291A JP 21556291 A JP21556291 A JP 21556291A JP H0558615 A JPH0558615 A JP H0558615A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon film
- polycrystalline silicon
- amorphous silicon
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Silicon Compounds (AREA)
Abstract
(57)【要約】
【目的】 欠陥の少ない結晶性に優れた多結晶シリコン
膜を効率よく形成する方法を提供する。 【構成】 まず，ECRプラズマCVD法を用いて，基板上に
非晶質シリコン膜を成長させる。次いで，得られた非晶
質シリコン膜を，アニール法により，多結晶化させる。
膜を効率よく形成する方法を提供する。 【構成】 まず，ECRプラズマCVD法を用いて，基板上に
非晶質シリコン膜を成長させる。次いで，得られた非晶
質シリコン膜を，アニール法により，多結晶化させる。
Description
【０００１】
【産業上の利用分野】本発明は欠陥の少ない結晶性に優
れた多結晶シリコン膜を効率よく形成する方法に関し，
特にMOS型電界効果トランジスタなどのチャネル領域に
用いた場合に優れた素子特性を与えるような多結晶シリ
コン膜の製造方法に関する。
れた多結晶シリコン膜を効率よく形成する方法に関し，
特にMOS型電界効果トランジスタなどのチャネル領域に
用いた場合に優れた素子特性を与えるような多結晶シリ
コン膜の製造方法に関する。
【０００２】
【従来の技術】現在，完全CMOS型スタティックランダム
アクセスメモリ(SRAM)のメモリセル内における負荷素
子，ならびにドライバーモノリシック型の液晶ディスプ
レイ装置(LCD)の絵素部におけるスイッチング素子やそ
の周辺回路を構成するCMOS回路素子などには，多結晶シ
リコン膜にチャネル領域を形成したMOS型電界効果トラ
ンジスタ(MOSFET)が広く用いられている。これらのMOSF
ETは，LCDの駆動用またはメモリセルの負荷用として用
いられるので，応答速度が速く，リーク電流が少ないな
どの特性が要求される。このような高性能のMOSFETを作
製するには，欠陥（局在準位）の少ない結晶性に優れた
多結晶シリコン膜をチャネル領域に用いなければならな
い。
アクセスメモリ(SRAM)のメモリセル内における負荷素
子，ならびにドライバーモノリシック型の液晶ディスプ
レイ装置(LCD)の絵素部におけるスイッチング素子やそ
の周辺回路を構成するCMOS回路素子などには，多結晶シ
リコン膜にチャネル領域を形成したMOS型電界効果トラ
ンジスタ(MOSFET)が広く用いられている。これらのMOSF
ETは，LCDの駆動用またはメモリセルの負荷用として用
いられるので，応答速度が速く，リーク電流が少ないな
どの特性が要求される。このような高性能のMOSFETを作
製するには，欠陥（局在準位）の少ない結晶性に優れた
多結晶シリコン膜をチャネル領域に用いなければならな
い。
【０００３】欠陥の少ない多結晶シリコン膜を形成する
方法としては，ヒータ加熱などを用いた熱アニール法に
より非晶質シリコンから多結晶シリコンを固相成長させ
る方法と，レーザなどを用いたビームアニール法により
非晶質シリコンを溶融して再結晶化させる方法とが，一
般的に用いられている。
方法としては，ヒータ加熱などを用いた熱アニール法に
より非晶質シリコンから多結晶シリコンを固相成長させ
る方法と，レーザなどを用いたビームアニール法により
非晶質シリコンを溶融して再結晶化させる方法とが，一
般的に用いられている。
【０００４】前者の方法（T. Aoyama他，J. Electroche
m. Soc., Vol.136, No.4, April 1989, p.1169; S. Tak
enaka他，Extended Abstracts of 22nd Conf. on Solid
State Devices and Materials, p.49）では，例えば，
次のようにして，多結晶シリコン膜が形成される。ま
ず，シリコン原料ガスとしてモノシラン(SiH4)またはジ
シラン(Si2H6)を用いて，減圧CVD法(LPCVD法)またはプ
ラズマCVD法により，非晶質シリコン膜（例えば，厚さ
約100nm）を成長させる。次いで，電気炉を用いて，窒
素雰囲気下，約600℃で24時間アニールするか，あるい
は約450℃で30分間，さらに約600℃で72時間，アニール
して，非晶質シリコンから多結晶シリコンを固相成長さ
せる。この場合，固相成長したシリコン結晶粒の大きさ
は数百nm以上になり，広い面積にわたって結晶粒の大き
い多結晶シリコンを効率よく成長させ得る。
m. Soc., Vol.136, No.4, April 1989, p.1169; S. Tak
enaka他，Extended Abstracts of 22nd Conf. on Solid
State Devices and Materials, p.49）では，例えば，
次のようにして，多結晶シリコン膜が形成される。ま
ず，シリコン原料ガスとしてモノシラン(SiH4)またはジ
シラン(Si2H6)を用いて，減圧CVD法(LPCVD法)またはプ
ラズマCVD法により，非晶質シリコン膜（例えば，厚さ
約100nm）を成長させる。次いで，電気炉を用いて，窒
素雰囲気下，約600℃で24時間アニールするか，あるい
は約450℃で30分間，さらに約600℃で72時間，アニール
して，非晶質シリコンから多結晶シリコンを固相成長さ
せる。この場合，固相成長したシリコン結晶粒の大きさ
は数百nm以上になり，広い面積にわたって結晶粒の大き
い多結晶シリコンを効率よく成長させ得る。
【０００５】後者の方法（T. Serikawa他，IEEE Trans.
Electron Devices, Vol.ED-36 (1989) p.1928）では，
例えば，次のようにして，多結晶シリコン膜を形成す
る。まず，スパッタリング法により，非晶質シリコン膜
を成長させる。次いで，エキシマーレーザまたはアルゴ
ンイオンレーザを用いて，この非晶質シリコン膜をアニ
ールする。レーザの高いエネルギー密度により，非晶質
シリコン膜は溶融し，急激に再結晶して多結晶シリコン
膜となる。この場合，熱アニール法に比べてアニール時
間が非常に短いので，シリコン結晶粒は小さいが，欠陥
の比較的少ない多結晶シリコン膜が得られる。
Electron Devices, Vol.ED-36 (1989) p.1928）では，
例えば，次のようにして，多結晶シリコン膜を形成す
る。まず，スパッタリング法により，非晶質シリコン膜
を成長させる。次いで，エキシマーレーザまたはアルゴ
ンイオンレーザを用いて，この非晶質シリコン膜をアニ
ールする。レーザの高いエネルギー密度により，非晶質
シリコン膜は溶融し，急激に再結晶して多結晶シリコン
膜となる。この場合，熱アニール法に比べてアニール時
間が非常に短いので，シリコン結晶粒は小さいが，欠陥
の比較的少ない多結晶シリコン膜が得られる。
【０００６】
【発明が解決しようとする課題】しかし，これら従来の
方法で得られた多結晶シリコン膜は，MOSFETのチャネル
領域に用いるには，結晶性が不充分である。特に，結晶
粒界や結晶粒中に多数の欠陥が存在するので，MOSFETの
チャネル領域に用いた場合には，オフ電圧が大きく，閾
値電圧の絶対値が大きく，オン電流（動作電流）が小さ
いなどの問題点が発生する。
方法で得られた多結晶シリコン膜は，MOSFETのチャネル
領域に用いるには，結晶性が不充分である。特に，結晶
粒界や結晶粒中に多数の欠陥が存在するので，MOSFETの
チャネル領域に用いた場合には，オフ電圧が大きく，閾
値電圧の絶対値が大きく，オン電流（動作電流）が小さ
いなどの問題点が発生する。
【０００７】本発明は上記従来の問題点を解決するもの
であり，その目的とするところは，MOSFETのチャネル領
域に使用し得るほど充分に欠陥の少ない結晶性に優れた
多結晶シリコン膜を効率よく形成する方法を提供するこ
とにある。
であり，その目的とするところは，MOSFETのチャネル領
域に使用し得るほど充分に欠陥の少ない結晶性に優れた
多結晶シリコン膜を効率よく形成する方法を提供するこ
とにある。
【０００８】
【課題を解決するための手段】本発明の多結晶シリコン
膜を形成する方法は，電子サイクロトロン共鳴(ECR)プ
ラズマCVD法を用いて，基板上に非晶質シリコン膜を成
長させる工程と，アニール法により，この非晶質シリコ
ン膜を多結晶化する工程とを包含し，そのことにより上
記目的が達成される。
膜を形成する方法は，電子サイクロトロン共鳴(ECR)プ
ラズマCVD法を用いて，基板上に非晶質シリコン膜を成
長させる工程と，アニール法により，この非晶質シリコ
ン膜を多結晶化する工程とを包含し，そのことにより上
記目的が達成される。
【０００９】本発明者は，多結晶シリコン膜の結晶性が
多結晶化の手法だけではなく，多結晶化を行う前の非晶
質シリコン膜の膜質に影響されることを見いだした。そ
して，鋭意研究を重ねた結果，より緻密な非晶質シリコ
ンを多結晶化すれば，通常のアニール法を用いても，よ
り結晶性に優れた多結晶シリコン膜が得られるという結
果を得た。
多結晶化の手法だけではなく，多結晶化を行う前の非晶
質シリコン膜の膜質に影響されることを見いだした。そ
して，鋭意研究を重ねた結果，より緻密な非晶質シリコ
ンを多結晶化すれば，通常のアニール法を用いても，よ
り結晶性に優れた多結晶シリコン膜が得られるという結
果を得た。
【００１０】それゆえ，本発明の方法は，ECRプラズマC
VD法を用いて，基板上に非晶質シリコン膜を成長させる
ことを特徴とする。ECRプラズマCVD法を用いることによ
り，極めて緻密な非晶質シリコン膜が得られるからであ
る。成長させるべき非晶質シリコン膜の厚さは，最終的
に必要とされる多結晶シリコン膜の厚さに依存する。典
型的には，50〜150nmの範囲内である。
VD法を用いて，基板上に非晶質シリコン膜を成長させる
ことを特徴とする。ECRプラズマCVD法を用いることによ
り，極めて緻密な非晶質シリコン膜が得られるからであ
る。成長させるべき非晶質シリコン膜の厚さは，最終的
に必要とされる多結晶シリコン膜の厚さに依存する。典
型的には，50〜150nmの範囲内である。
【００１１】このようにして得られた緻密な非晶質シリ
コン膜は，次いで，アニール法により，多結晶化され
る。このアニール工程には，従来の一般的なアニール法
が用いられる。例えば，不活性ガス中または酸化性雰囲
気中で，電気炉により加熱するか，ランプにより加熱す
るか，あるいはエキシマーレーザまたはアルゴンイオン
レーザを照射して溶融再結晶させる。アニール条件は，
多結晶化させるべき非晶質シリコン膜の厚さと，使用し
たアニール法とに依存する。電気炉を用いた場合は，典
型的には，600〜700℃の温度にて，12〜48時間で行われ
る。ランプ加熱を用いた場合は，典型的には，1,100〜
1,200℃の温度にて，100〜300秒で行われる。アニール
工程に用いられる不活性ガスとしては，窒素，アルゴン
などが用いられる。また，酸化性雰囲気としては，酸素
が用いられる。
コン膜は，次いで，アニール法により，多結晶化され
る。このアニール工程には，従来の一般的なアニール法
が用いられる。例えば，不活性ガス中または酸化性雰囲
気中で，電気炉により加熱するか，ランプにより加熱す
るか，あるいはエキシマーレーザまたはアルゴンイオン
レーザを照射して溶融再結晶させる。アニール条件は，
多結晶化させるべき非晶質シリコン膜の厚さと，使用し
たアニール法とに依存する。電気炉を用いた場合は，典
型的には，600〜700℃の温度にて，12〜48時間で行われ
る。ランプ加熱を用いた場合は，典型的には，1,100〜
1,200℃の温度にて，100〜300秒で行われる。アニール
工程に用いられる不活性ガスとしては，窒素，アルゴン
などが用いられる。また，酸化性雰囲気としては，酸素
が用いられる。
【００１２】本発明の方法に用いられるECRプラズマCVD
法とは，プラズマ発生源に，ECR現象を利用したプラズ
マCVD法の一種である。一般に，静磁界中の電子はロー
レンツ力による円運動を行う。この運動の角周波数とマ
イクロ波の周波数を一致させたとき，サイクロトロン共
鳴が起こり，電子がマイクロ波のエネルギーを効率よく
吸収して加速される。加速された電子はプラズマ発生用
ガスの分子に衝突して，このガス分子をイオン化させ，
高密度のプラズマを発生させる。発散磁界により引出し
た高密度のプラズマ流により，原料ガスを効率よく分解
し，高真空下で膜形成を行う方法がECRプラズマCVD法で
ある。
法とは，プラズマ発生源に，ECR現象を利用したプラズ
マCVD法の一種である。一般に，静磁界中の電子はロー
レンツ力による円運動を行う。この運動の角周波数とマ
イクロ波の周波数を一致させたとき，サイクロトロン共
鳴が起こり，電子がマイクロ波のエネルギーを効率よく
吸収して加速される。加速された電子はプラズマ発生用
ガスの分子に衝突して，このガス分子をイオン化させ，
高密度のプラズマを発生させる。発散磁界により引出し
た高密度のプラズマ流により，原料ガスを効率よく分解
し，高真空下で膜形成を行う方法がECRプラズマCVD法で
ある。
【００１３】ECRプラズマCVD法に用いられる一般的な装
置の概略構造を図５に示す。このような装置を用いて，
例えば，以下のようにして，緻密な非晶質シリコン膜が
基板上に形成される。
置の概略構造を図５に示す。このような装置を用いて，
例えば，以下のようにして，緻密な非晶質シリコン膜が
基板上に形成される。
【００１４】まず，プラズマ発生用ガス（例えば，アル
ゴン）を高真空のプラズマ発生室に導入する。そして，
磁気コイルに電流を流して，静磁界を印加すると共に，
導波管を通じ，マイクロ波導入窓を介してマイクロ波
（周波数2.45GHz）をプラズマ発生室内のガスに照射す
る。静磁界の強さを変化させ，サイクロトロン共鳴条件
が満足されると，高密度のプラズマが発生する。そし
て，この高密度プラズマを発散磁界により，プラズマ引
出窓を介して膜形成室内へ導入し，試料台上の基板に照
射する。この間，シリコン原料ガス（例えば，モノシラ
ン）を膜形成室内に導入する。導入された原料ガスはプ
ラズマ流により分解され，シリコンが基板上に堆積す
る。このようにして，非晶質シリコン膜が形成される。
ゴン）を高真空のプラズマ発生室に導入する。そして，
磁気コイルに電流を流して，静磁界を印加すると共に，
導波管を通じ，マイクロ波導入窓を介してマイクロ波
（周波数2.45GHz）をプラズマ発生室内のガスに照射す
る。静磁界の強さを変化させ，サイクロトロン共鳴条件
が満足されると，高密度のプラズマが発生する。そし
て，この高密度プラズマを発散磁界により，プラズマ引
出窓を介して膜形成室内へ導入し，試料台上の基板に照
射する。この間，シリコン原料ガス（例えば，モノシラ
ン）を膜形成室内に導入する。導入された原料ガスはプ
ラズマ流により分解され，シリコンが基板上に堆積す
る。このようにして，非晶質シリコン膜が形成される。
【００１５】ECRプラズマCVD法は，従来のグロー放電に
よるプラズマCVD法に比べて，１〜２桁程度低いガス圧
で，２桁程度高いイオン化率が得られる。それゆえ，効
率よく膜を形成することができる。また，通常のECRプ
ラズマCVD装置は，図５に示すように，プラズマ発生室
と膜形成室とが分離されているので，従来のプラズマCV
D法に比べて，マイクロ波による基板へのダメージ，異
物発生が低減され，低温で良質の膜を形成することがで
きるという利点がある。
よるプラズマCVD法に比べて，１〜２桁程度低いガス圧
で，２桁程度高いイオン化率が得られる。それゆえ，効
率よく膜を形成することができる。また，通常のECRプ
ラズマCVD装置は，図５に示すように，プラズマ発生室
と膜形成室とが分離されているので，従来のプラズマCV
D法に比べて，マイクロ波による基板へのダメージ，異
物発生が低減され，低温で良質の膜を形成することがで
きるという利点がある。
【００１６】
【作用】本発明の多結晶シリコン膜を形成する方法で
は，非晶質シリコン膜を形成する際に，従来のLPCVD法
やプラズマCVD法に代えて，ECRプラズマCVD法が用いら
れる。したがって，極めて緻密な非晶質シリコン膜を形
成することが可能であり，このような非晶質シリコン膜
をアニールすることにより，欠陥の少ない結晶性に優れ
た多結晶シリコン膜が得られる。
は，非晶質シリコン膜を形成する際に，従来のLPCVD法
やプラズマCVD法に代えて，ECRプラズマCVD法が用いら
れる。したがって，極めて緻密な非晶質シリコン膜を形
成することが可能であり，このような非晶質シリコン膜
をアニールすることにより，欠陥の少ない結晶性に優れ
た多結晶シリコン膜が得られる。
【００１７】
【実施例】以下に，本発明の実施例として，多結晶シリ
コン膜にチャネル領域を形成したMOSFETの作製について
説明する。
コン膜にチャネル領域を形成したMOSFETの作製について
説明する。
【００１８】まず，図１に示すように，絶縁性基板10と
して石英を用い，ECRプラズマCVD法により，この絶縁性
基板10上に，非晶質シリコン膜20（厚さ50nm）を成長さ
せた。この成長工程には，図５に示すような一般的なEC
RプラズマCVD装置を用いた。プラズマ発生用のガスとし
ては，アルゴンを用い，シリコン原料ガスとしては，モ
ノシラン(SiH4)を用いた。アルゴンガスおよびモノシラ
ンガスの流量は，それぞれ，140sccmおよび40sccmであ
った。また，マイクロ波の周波数は2.45GHzであり，そ
の電力は2.3kWであった。さらに，ECRプラズマCVD装置
内の圧力は３mmTorrであり，基板温度は約100℃であっ
た。なお，本実施例では，プラズマ発生用のガスとして
アルゴンを用いたが，ヘリウムなどの他の不活性ガスを
用いてもよい。また，シリコン原料ガスとしてモノシラ
ンガスを用いたが，ジシラン(Si2H6)またはトリシラン
(Si3H8)を用いてもよい。
して石英を用い，ECRプラズマCVD法により，この絶縁性
基板10上に，非晶質シリコン膜20（厚さ50nm）を成長さ
せた。この成長工程には，図５に示すような一般的なEC
RプラズマCVD装置を用いた。プラズマ発生用のガスとし
ては，アルゴンを用い，シリコン原料ガスとしては，モ
ノシラン(SiH4)を用いた。アルゴンガスおよびモノシラ
ンガスの流量は，それぞれ，140sccmおよび40sccmであ
った。また，マイクロ波の周波数は2.45GHzであり，そ
の電力は2.3kWであった。さらに，ECRプラズマCVD装置
内の圧力は３mmTorrであり，基板温度は約100℃であっ
た。なお，本実施例では，プラズマ発生用のガスとして
アルゴンを用いたが，ヘリウムなどの他の不活性ガスを
用いてもよい。また，シリコン原料ガスとしてモノシラ
ンガスを用いたが，ジシラン(Si2H6)またはトリシラン
(Si3H8)を用いてもよい。
【００１９】次いで，図２に示すように，非晶質シリコ
ン膜20を窒素雰囲気下でアニールしすることにより，多
結晶シリコン膜21に変化させた。このアニール工程に
は，一般的な電気炉を用いた。アニールの条件は，600
℃にて24時間であった。なお，本実施例では，電気炉を
用いてアニールしたが，不活性ガス中または酸化性雰囲
気中で，ランプを用いて加熱するか，あるいはエキシマ
ーレーザまたはアルゴンイオンレーザを照射して溶融再
結晶させてもよい。
ン膜20を窒素雰囲気下でアニールしすることにより，多
結晶シリコン膜21に変化させた。このアニール工程に
は，一般的な電気炉を用いた。アニールの条件は，600
℃にて24時間であった。なお，本実施例では，電気炉を
用いてアニールしたが，不活性ガス中または酸化性雰囲
気中で，ランプを用いて加熱するか，あるいはエキシマ
ーレーザまたはアルゴンイオンレーザを照射して溶融再
結晶させてもよい。
【００２０】引き続いて，多結晶シリコン膜21からなる
素子領域を島状にパターニングした後，CVD法を用い
て，全面に，ゲート絶縁膜31となるSiO2膜30（厚さ80n
m）を堆積した。なお，本実施例では，非晶質シリコン
膜20を多結晶化させた後で，得られた多結晶シリコン膜
21をパターニングしたが，逆に非晶質シリコン膜20をパ
ターニングした後で，得られた島状の非晶質シリコン膜
20をアニールして，多結晶シリコン膜21からなる素子領
域を形成してもよい。
素子領域を島状にパターニングした後，CVD法を用い
て，全面に，ゲート絶縁膜31となるSiO2膜30（厚さ80n
m）を堆積した。なお，本実施例では，非晶質シリコン
膜20を多結晶化させた後で，得られた多結晶シリコン膜
21をパターニングしたが，逆に非晶質シリコン膜20をパ
ターニングした後で，得られた島状の非晶質シリコン膜
20をアニールして，多結晶シリコン膜21からなる素子領
域を形成してもよい。
【００２１】さらに，SiO2膜30上に，n+型ポリシリコン
膜を堆積した後，パターニングして，図３に示すよう
に，素子領域の上方の所定位置にゲート電極40を形成し
た。そして，ゲート電極40をマスクとしてリン(P+)をイ
オン注入することにより，ソース領域50およびドレイン
領域51を形成した。イオン注入の条件は，注入エネルギ
ー100keV，注入量１×1015cm-2であった。
膜を堆積した後，パターニングして，図３に示すよう
に，素子領域の上方の所定位置にゲート電極40を形成し
た。そして，ゲート電極40をマスクとしてリン(P+)をイ
オン注入することにより，ソース領域50およびドレイン
領域51を形成した。イオン注入の条件は，注入エネルギ
ー100keV，注入量１×1015cm-2であった。
【００２２】次いで，CVD法を用いて，全面に，層間絶
縁膜となるSiO2膜60（厚さ500nm）を堆積した後，ソー
ス領域50およびドレイン領域51に注入した不純物を活性
化させるために，窒素雰囲気下でアニールした。アニー
ルの条件は，950℃にて30分間であった。
縁膜となるSiO2膜60（厚さ500nm）を堆積した後，ソー
ス領域50およびドレイン領域51に注入した不純物を活性
化させるために，窒素雰囲気下でアニールした。アニー
ルの条件は，950℃にて30分間であった。
【００２３】最後に，ソース領域50およびドレイン領域
51の上方に位置するSiO2膜30，60に，それぞれコンタク
トホールを開口した後，アルミニウム(Al)からなる配線
電極80，81を形成することにより，図４に示すようなMO
SFETを得た。
51の上方に位置するSiO2膜30，60に，それぞれコンタク
トホールを開口した後，アルミニウム(Al)からなる配線
電極80，81を形成することにより，図４に示すようなMO
SFETを得た。
【００２４】比較のために，ECRプラズマCVD法に代え
て，LPCVD法またはプラズマCVD法を用いること以外は，
上記実施例と同様にして，多結晶シリコン膜をチャネル
領域に用いたMOSFETを作製した。
て，LPCVD法またはプラズマCVD法を用いること以外は，
上記実施例と同様にして，多結晶シリコン膜をチャネル
領域に用いたMOSFETを作製した。
【００２５】上記のようにして得られた本実施例および
比較例のMOSFETの素子特性を測定したところ，比較例の
MOSFETについては，オフ電流10pA，閾値電圧５V，オン
電流（動作電流）500μAであったのに対し，本実施例の
MOSFETについては，オフ電流0.1pA，閾値電圧1.5V，オ
ン電流（動作電流）１mAであった。このように，本実施
例のMOSFETは比較例のMOSFETに比べて，閾値電圧の絶対
値およびオフ電流が低減され，オン電流（動作電流）が
向上していた。
比較例のMOSFETの素子特性を測定したところ，比較例の
MOSFETについては，オフ電流10pA，閾値電圧５V，オン
電流（動作電流）500μAであったのに対し，本実施例の
MOSFETについては，オフ電流0.1pA，閾値電圧1.5V，オ
ン電流（動作電流）１mAであった。このように，本実施
例のMOSFETは比較例のMOSFETに比べて，閾値電圧の絶対
値およびオフ電流が低減され，オン電流（動作電流）が
向上していた。
【００２６】なお，本実施例では，多結晶シリコン膜を
チャネル領域に用いたMOSFETについて説明したが，本発
明の方法は，多結晶シリコン膜中に電流経路が形成され
るような種々の半導体装置に幅広く適用することが可能
であり，その素子特性を向上させることは言うまでもな
い。
チャネル領域に用いたMOSFETについて説明したが，本発
明の方法は，多結晶シリコン膜中に電流経路が形成され
るような種々の半導体装置に幅広く適用することが可能
であり，その素子特性を向上させることは言うまでもな
い。
【００２７】
【発明の効果】本発明の方法によれば，欠陥の少ない結
晶性に優れた多結晶シリコン膜が効率よく得られる。こ
のような多結晶シリコン膜を，例えば，MOSFETのチャネ
ル領域に用いれば，閾値電圧の絶対値やオフ電流が低減
し，オン電流（動作電流）が向上する。それゆえ，完全
CMOS型SRAMのメモリセル内の負荷用MOSFETや，ドライバ
ーモノリシック型LCDの駆動用MOSFETなどに応用すれ
ば，これらSRAMやLCDの性能を向上させることができ
る。
晶性に優れた多結晶シリコン膜が効率よく得られる。こ
のような多結晶シリコン膜を，例えば，MOSFETのチャネ
ル領域に用いれば，閾値電圧の絶対値やオフ電流が低減
し，オン電流（動作電流）が向上する。それゆえ，完全
CMOS型SRAMのメモリセル内の負荷用MOSFETや，ドライバ
ーモノリシック型LCDの駆動用MOSFETなどに応用すれ
ば，これらSRAMやLCDの性能を向上させることができ
る。
【図１】本発明の方法を用いてMOSFETを作製する工程の
うち，半導体基板上に非晶質シリコン膜を形成する工程
を示す断面図である。
うち，半導体基板上に非晶質シリコン膜を形成する工程
を示す断面図である。
【図２】図１の非晶質シリコン膜を熱アニールして多結
晶化する工程を示す断面図である。
晶化する工程を示す断面図である。
【図３】図２の多結晶シリコン膜にイオン注入してソー
ス・ドレイン領域を形成する工程を示す断面図である。
ス・ドレイン領域を形成する工程を示す断面図である。
【図４】図１から図３までの工程を経て得られた，多結
晶シリコン膜をチャネル領域に用いたMOSFETの概略構造
を示す断面図である。
晶シリコン膜をチャネル領域に用いたMOSFETの概略構造
を示す断面図である。
【図５】本発明の方法に用いられる代表的なECRプラズ
マCVD装置の概略構造を示す断面図である。
マCVD装置の概略構造を示す断面図である。
10 絶縁性基板 20 非晶質シリコン膜 21 多結晶シリコン膜 30，60 SiO2膜 31 ゲート絶縁膜 40 ゲート電極 50 ソース領域 51 ドレイン領域 80，81 配線電極
Claims (1)
- 【請求項１】 電子サイクロトロン共鳴(ECR)プラズマC
VD法を用いて，基板上に非晶質シリコン膜を成長させる
工程と，アニール法により，この非晶質シリコン膜を多
結晶化する工程とを包含する，多結晶シリコン膜の形成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21556291A JPH0558615A (ja) | 1991-08-27 | 1991-08-27 | 多結晶シリコン膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21556291A JPH0558615A (ja) | 1991-08-27 | 1991-08-27 | 多結晶シリコン膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0558615A true JPH0558615A (ja) | 1993-03-09 |
Family
ID=16674487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21556291A Pending JPH0558615A (ja) | 1991-08-27 | 1991-08-27 | 多結晶シリコン膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0558615A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03104209A (ja) * | 1989-09-19 | 1991-05-01 | Seiko Epson Corp | 半導体装置の製造方法 |
-
1991
- 1991-08-27 JP JP21556291A patent/JPH0558615A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03104209A (ja) * | 1989-09-19 | 1991-05-01 | Seiko Epson Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0598410B1 (en) | A method of manufacturing a semiconductor device | |
| US5373803A (en) | Method of epitaxial growth of semiconductor | |
| US5595944A (en) | Transistor and process for fabricating the same | |
| US5512494A (en) | Method for manufacturing a thin film transistor having a forward staggered structure | |
| EP0714140B1 (en) | Method of manufacturing a semiconductor thin film transistor | |
| KR100222319B1 (ko) | 박막 트랜지스터 및 그의 제작방법 | |
| US6541313B2 (en) | Transistor and process for fabricating the same | |
| JPH05299339A (ja) | 半導体材料およびその作製方法 | |
| WO1997022142A1 (fr) | Dispositif semi-conducteur en film mince, procede pour fabriquer le dispositif semi-conducteur en film mince, affichage a cristaux liquides, procede pour fabriquer un affichage a cristaux liquides, appareil electronique, procede pour fabriquer l'appareil electronique et procede pour deposer un film mince | |
| US6486046B2 (en) | Method of forming polycrystalline semiconductor film | |
| JPH098313A (ja) | 半導体装置の製造方法および液晶表示装置の製造方法 | |
| JPH0738110A (ja) | 半導体装置の製造方法 | |
| JPH0677131A (ja) | 半導体素子の製造方法 | |
| JPH09129889A (ja) | 半導体装置の製造方法 | |
| JP3203746B2 (ja) | 半導体結晶の成長方法 | |
| KR100205069B1 (ko) | 다결정 실리콘 박막 트랜지스터의 제조방법 | |
| JPH0558615A (ja) | 多結晶シリコン膜の形成方法 | |
| JP2001223359A (ja) | 薄膜半導体装置の製造方法 | |
| JP2811763B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| JPH06104280A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3986781B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2773203B2 (ja) | 半導体装置の製造方法 | |
| JP3986772B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3288968B2 (ja) | 薄膜トランジスタの製造方法およびそれを用いた液晶表示装置の製造方法 | |
| JPH05283431A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980108 |