JPH09129889A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09129889A JPH09129889A JP7282955A JP28295595A JPH09129889A JP H09129889 A JPH09129889 A JP H09129889A JP 7282955 A JP7282955 A JP 7282955A JP 28295595 A JP28295595 A JP 28295595A JP H09129889 A JPH09129889 A JP H09129889A
- Authority
- JP
- Japan
- Prior art keywords
- tft
- temperature
- hydrogen
- plasma
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000001257 hydrogen Substances 0.000 claims abstract description 53
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 53
- 239000013078 crystal Substances 0.000 claims abstract description 35
- 239000012298 atmosphere Substances 0.000 claims abstract description 23
- 239000007789 gas Substances 0.000 claims abstract description 23
- 239000010408 film Substances 0.000 claims description 73
- 238000000034 method Methods 0.000 claims description 29
- 238000001816 cooling Methods 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 14
- 239000011229 interlayer Substances 0.000 claims description 13
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 9
- 239000010409 thin film Substances 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 7
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 7
- 239000012212 insulator Substances 0.000 claims description 7
- 238000005984 hydrogenation reaction Methods 0.000 abstract description 42
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 abstract description 39
- 238000000137 annealing Methods 0.000 abstract description 21
- 239000001307 helium Substances 0.000 abstract description 5
- 229910052734 helium Inorganic materials 0.000 abstract description 5
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 abstract description 5
- -1 hydrogen ions Chemical class 0.000 abstract description 5
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 5
- 230000007423 decrease Effects 0.000 abstract description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 2
- 239000012466 permeate Substances 0.000 abstract 1
- 239000000758 substrate Substances 0.000 description 20
- 239000012535 impurity Substances 0.000 description 13
- 238000003795 desorption Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 150000002431 hydrogen Chemical class 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 230000003213 activating effect Effects 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical class [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 238000010791 quenching Methods 0.000 description 2
- 230000000171 quenching effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000010583 slow cooling Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000005527 interface trap Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Plasma & Fusion (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】ＴＦＴのプラズマ水素化において、ＴＦＴの性
能を高めると共に半導体装置の信頼性を向上させる。 【解決手段】ＴＦＴを水素を含むガスによるプラズマ雰
囲気に曝し、３００〜４００℃の間の温度に保持してプ
ラズマ水素化を行った後、２００〜３００℃の温度まで
急冷し、さらに２００〜３００℃の温度で保持し、ＴＦ
Ｔのチャネル領域内及び外方へ水素を拡散させた後に室
温まで冷却する。
能を高めると共に半導体装置の信頼性を向上させる。 【解決手段】ＴＦＴを水素を含むガスによるプラズマ雰
囲気に曝し、３００〜４００℃の間の温度に保持してプ
ラズマ水素化を行った後、２００〜３００℃の温度まで
急冷し、さらに２００〜３００℃の温度で保持し、ＴＦ
Ｔのチャネル領域内及び外方へ水素を拡散させた後に室
温まで冷却する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に非単結晶半導体薄膜を基体とする薄膜ト
ランジスタの製造方法に関する。
法に関し、特に非単結晶半導体薄膜を基体とする薄膜ト
ランジスタの製造方法に関する。
【０００２】
【従来の技術】アモルファスや多結晶のような構造を有
する非単結晶半導体薄膜を基体とする薄膜トラジスタ
（ＴＦＴ）は、近年、スタティック・ランダムアクセス
・メモリ（ＳＲＡＭ）の負荷素子あるいは液晶ティスプ
レイ（ＬＣＤ）の能動素子として精力的な研究および開
発が行われている。そして、このようなＴＦＴを用いた
半導体装置が製品として市場に登場し始めている。
する非単結晶半導体薄膜を基体とする薄膜トラジスタ
（ＴＦＴ）は、近年、スタティック・ランダムアクセス
・メモリ（ＳＲＡＭ）の負荷素子あるいは液晶ティスプ
レイ（ＬＣＤ）の能動素子として精力的な研究および開
発が行われている。そして、このようなＴＦＴを用いた
半導体装置が製品として市場に登場し始めている。
【０００３】この非単結晶ＴＦＴは半導体基板表面に形
成された素子の上に層間絶縁膜を介して積層すること
や、石英、ガラスといった絶縁基板の上に形成すること
が容易であるという利点があるが、非単結晶であるため
に、基体となる半導体薄膜中に結晶の不対結合や結晶欠
陥によるトラップ準位、またゲート絶縁膜との界面等に
界面トラップ準位等が多量に存在し、高いリーク電流、
大きなサブスレッショルド係数、低い易動度といった、
単結晶に比べると悪いトランジスタ特性しか得られない
という問題を有している。
成された素子の上に層間絶縁膜を介して積層すること
や、石英、ガラスといった絶縁基板の上に形成すること
が容易であるという利点があるが、非単結晶であるため
に、基体となる半導体薄膜中に結晶の不対結合や結晶欠
陥によるトラップ準位、またゲート絶縁膜との界面等に
界面トラップ準位等が多量に存在し、高いリーク電流、
大きなサブスレッショルド係数、低い易動度といった、
単結晶に比べると悪いトランジスタ特性しか得られない
という問題を有している。
【０００４】このような問題を解決するための従来の技
術として、非単結晶半導体薄膜を水素を含むプラズマ中
で処理し、上記のトラップ準位を水素で終端することに
より、非活性化するという、プラズマ水素化処理という
技術が例えば特公平６−４４５７３号公報に開示されて
いる。以下に図面を用いてこの公報に記載されている技
術を説明する。
術として、非単結晶半導体薄膜を水素を含むプラズマ中
で処理し、上記のトラップ準位を水素で終端することに
より、非活性化するという、プラズマ水素化処理という
技術が例えば特公平６−４４５７３号公報に開示されて
いる。以下に図面を用いてこの公報に記載されている技
術を説明する。
【０００５】図８は、この従来の技術の要点を説明する
ための上記処理方法を示すグラフである。ここで、この
グラフは、横軸にプラズマ水素化の時間、縦軸にプラズ
マ水素化の温度をとったダイヤグラムである。そして、
これは、非単結晶半導体を基体とするＴＦＴを形成した
後に行なう、水素放電によるプラズマ水素化処理につい
て模式化して示している。
ための上記処理方法を示すグラフである。ここで、この
グラフは、横軸にプラズマ水素化の時間、縦軸にプラズ
マ水素化の温度をとったダイヤグラムである。そして、
これは、非単結晶半導体を基体とするＴＦＴを形成した
後に行なう、水素放電によるプラズマ水素化処理につい
て模式化して示している。
【０００６】まず、非単結晶半導体膜をチャネルとする
ＴＦＴを形成した後、水素放電を起し、水素を含むガス
によるプラズマ雰囲気中にこのＴＦＴを曝し、３００〜
５００℃の温度に５〜６０分保持し、室温まで急冷す
る。このようにすることで、非単結晶半導体膜中のトラ
ップ準位は水素原子により終端され非活性化して、ＴＦ
Ｔの特性が向上するようなる。また、トラップ準位を終
端した水素が脱離することを防止しようとしていた。
ＴＦＴを形成した後、水素放電を起し、水素を含むガス
によるプラズマ雰囲気中にこのＴＦＴを曝し、３００〜
５００℃の温度に５〜６０分保持し、室温まで急冷す
る。このようにすることで、非単結晶半導体膜中のトラ
ップ準位は水素原子により終端され非活性化して、ＴＦ
Ｔの特性が向上するようなる。また、トラップ準位を終
端した水素が脱離することを防止しようとしていた。
【０００７】ここで、この水素放電は、主に、周波数が
１〜２０ＭＨｚの高周波誘導炉内で、導入ガスが水素と
ヘリウムの混合ガスでその圧力が１０-1〜１０ｍｍＨｇ
の下に行われている。そして、プラズマ水素化時の基板
の加熱温度は、３００〜５００℃範囲がよく、水素放電
したままで急冷するべきことが記載されている。
１〜２０ＭＨｚの高周波誘導炉内で、導入ガスが水素と
ヘリウムの混合ガスでその圧力が１０-1〜１０ｍｍＨｇ
の下に行われている。そして、プラズマ水素化時の基板
の加熱温度は、３００〜５００℃範囲がよく、水素放電
したままで急冷するべきことが記載されている。
【０００８】さらに、別の種々の検討も加えられ、高周
波の周波数が〜１０００ＭＨｚでもあるいはマイクロ波
でも使用できることも記載されている。
波の周波数が〜１０００ＭＨｚでもあるいはマイクロ波
でも使用できることも記載されている。
【０００９】
【発明が解決しようとする課題】しかしながら、従来の
技術においては、プラズマ水素化処理の後に室温まで急
冷することに問題がある。なぜならば、プラズマ水素化
処理中には、非単結晶半導体膜中に水素原子を十分に導
入するため、非常に高濃度の水素が非単結晶半導体膜以
外の領域、例えばゲート絶縁膜やＴＦＴを覆う層間絶縁
膜中、あるいはＴＦＴの下地に存在する絶縁膜中等に存
在している。これが室温まで急冷されることにより、高
濃度の水素が非単結晶半導体膜以外の領域に取り残され
ると、その後の熱処理、あるいは電気的ストレスにより
移動し、ＴＦＴの特性が変動してしまうからである。
技術においては、プラズマ水素化処理の後に室温まで急
冷することに問題がある。なぜならば、プラズマ水素化
処理中には、非単結晶半導体膜中に水素原子を十分に導
入するため、非常に高濃度の水素が非単結晶半導体膜以
外の領域、例えばゲート絶縁膜やＴＦＴを覆う層間絶縁
膜中、あるいはＴＦＴの下地に存在する絶縁膜中等に存
在している。これが室温まで急冷されることにより、高
濃度の水素が非単結晶半導体膜以外の領域に取り残され
ると、その後の熱処理、あるいは電気的ストレスにより
移動し、ＴＦＴの特性が変動してしまうからである。
【００１０】また、ＳＲＡＭの負荷素子としてこのＴＦ
Ｔが用いられる場合のように、下地に他の半導体素子が
積層されている場合、前述の高濃度の水素が移動するこ
とで、上記他の半導体素子の特性も変動してしまう危険
性が大である。
Ｔが用いられる場合のように、下地に他の半導体素子が
積層されている場合、前述の高濃度の水素が移動するこ
とで、上記他の半導体素子の特性も変動してしまう危険
性が大である。
【００１１】特に、ＴＦＴの下地に層間絶縁膜としてＢ
ＰＳＧ膜（ボロンガラスとリンガラスを含むシリコン酸
化膜）が通常使用されるが、この場合には、上記のＢＰ
ＳＧ膜の下層に形成されているＭＯＳトランジスタの特
性が不安定になり、長期の信頼性が低下するようにな
る。
ＰＳＧ膜（ボロンガラスとリンガラスを含むシリコン酸
化膜）が通常使用されるが、この場合には、上記のＢＰ
ＳＧ膜の下層に形成されているＭＯＳトランジスタの特
性が不安定になり、長期の信頼性が低下するようにな
る。
【００１２】本発明の目的は、このような従来の技術の
問題点を解決し、プラズマ水素化処理後に特性が変動す
ることが小さく、またより低いリーク電流、高い移動度
を持つＴＦＴを実現する半導体装置の製造方法を提供す
ることにある。
問題点を解決し、プラズマ水素化処理後に特性が変動す
ることが小さく、またより低いリーク電流、高い移動度
を持つＴＦＴを実現する半導体装置の製造方法を提供す
ることにある。
【００１３】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、絶縁体膜上に非単結晶半導体膜を基体とする
薄膜トランジスタを形成する工程と、前記ＴＦＴの上部
を覆う層間絶縁膜を形成する工程と、前記ＴＦＴを３０
０〜４００℃範囲の温度に保持し水素を含むガスによる
プラズマ雰囲気に曝す工程と、室温まで急冷する工程
と、続けて、前記プラズマ雰囲気に曝したＴＦＴに２０
０〜３００℃範囲の温度における熱処理を施す工程とを
有する。
造方法は、絶縁体膜上に非単結晶半導体膜を基体とする
薄膜トランジスタを形成する工程と、前記ＴＦＴの上部
を覆う層間絶縁膜を形成する工程と、前記ＴＦＴを３０
０〜４００℃範囲の温度に保持し水素を含むガスによる
プラズマ雰囲気に曝す工程と、室温まで急冷する工程
と、続けて、前記プラズマ雰囲気に曝したＴＦＴに２０
０〜３００℃範囲の温度における熱処理を施す工程とを
有する。
【００１４】ここで、前記２００〜３００℃の温度にお
ける熱処理は、大気圧下の窒素ガス雰囲気で行なわれ
る。
ける熱処理は、大気圧下の窒素ガス雰囲気で行なわれ
る。
【００１５】あるいは本発明の半導体装置の製造方法
は、絶縁体膜上に非単結晶半導体膜を基体とするＴＦＴ
を形成する工程と、前記ＴＦＴの上部を覆う層間絶縁膜
を形成する工程と、前記ＴＦＴを３００〜４００℃範囲
の温度に保持し水素を含むガスによるプラズマ雰囲気に
曝す工程と、前記３００〜４００℃の温度から２００〜
３００℃の温度まで急冷する工程と、続けて、前記ＴＦ
Ｔを２００〜３００℃の温度に保持した後、室温まで冷
却する工程とを有する。
は、絶縁体膜上に非単結晶半導体膜を基体とするＴＦＴ
を形成する工程と、前記ＴＦＴの上部を覆う層間絶縁膜
を形成する工程と、前記ＴＦＴを３００〜４００℃範囲
の温度に保持し水素を含むガスによるプラズマ雰囲気に
曝す工程と、前記３００〜４００℃の温度から２００〜
３００℃の温度まで急冷する工程と、続けて、前記ＴＦ
Ｔを２００〜３００℃の温度に保持した後、室温まで冷
却する工程とを有する。
【００１６】ここで、前記２００〜３００℃の温度に保
持する工程は、大気圧下の窒素ガス雰囲気で行なわれ
る。
持する工程は、大気圧下の窒素ガス雰囲気で行なわれ
る。
【００１７】また本発明の半導体装置の製造方法は、絶
縁体膜上に非単結晶半導体膜を基体とするＴＦＴを形成
する工程と、前記ＴＦＴの上部を覆う層間絶縁膜を形成
する工程と、前記ＴＦＴを３００〜４００℃範囲の温度
に保持し水素を含むガスによるプラズマ雰囲気に曝す工
程と、前記３００〜４００℃範囲の温度から２００〜３
００℃の温度まで急冷する工程と、さらに前記２００〜
３００℃範囲の温度から室温まで徐冷する工程とを有す
る。
縁体膜上に非単結晶半導体膜を基体とするＴＦＴを形成
する工程と、前記ＴＦＴの上部を覆う層間絶縁膜を形成
する工程と、前記ＴＦＴを３００〜４００℃範囲の温度
に保持し水素を含むガスによるプラズマ雰囲気に曝す工
程と、前記３００〜４００℃範囲の温度から２００〜３
００℃の温度まで急冷する工程と、さらに前記２００〜
３００℃範囲の温度から室温まで徐冷する工程とを有す
る。
【００１８】ここで、前記２００〜３００℃範囲の温度
から室温まで徐冷する工程は、大気圧下の窒素ガス雰囲
気で行なわれる。
から室温まで徐冷する工程は、大気圧下の窒素ガス雰囲
気で行なわれる。
【００１９】本発明の半導体装置の製造方法は、以下の
ような原理に基づいている。プラズマ水素化の過程は、
水素イオンあるいは水素原子の拡散過程と、非単結晶半
導体膜中のトラップ準位との結合・脱離過程とに分けて
考えることができる。まず前者の水素イオンあるいは水
素原子の拡散は、処理温度が高ければ高いほど速くな
る。特にプラズマ等により活性化された水素は、約３０
０℃以上の温度にすることにより非単結晶半導体膜中を
ほぼ自由に動き回ることができる。一方、後者のトラッ
プ準位との結合・脱離過程に関しては、後述するよう
に、３００℃以下で結合、４００℃以上で脱離が支配的
になる。従って、水素を含むガスによるプラズマ雰囲気
にＴＦＴを曝す温度を３００〜４００℃の間の温度に設
定することにより、トラップ準位から水素が脱離せずか
つ水素原子の拡散が速い条件を実現できる。またプラズ
マ水素化後の２００〜３００℃の熱処理、あるいは徐冷
工程を設けることにより、プラズマ水素化で非単結晶半
導体膜以外の領域に高濃度に導入された水素を、拡散に
より外方または非単結晶半導体膜中へ拡散させ、非単結
晶半導体膜以外の領域の水素濃度を低下させると共に、
非単結晶半導体膜中の水素濃度をより高めることができ
る。また、熱処理による水素のトラップ準位からの脱離
は、大気圧下よりも減圧条件下で顕著であることを本発
明者は確認しており、２００〜３００℃の熱処理、ある
いは徐冷工程を概ね大気圧下とすることは、より水素の
脱離を抑え、プラズマ水素化の効果を高める作用を持
つ。
ような原理に基づいている。プラズマ水素化の過程は、
水素イオンあるいは水素原子の拡散過程と、非単結晶半
導体膜中のトラップ準位との結合・脱離過程とに分けて
考えることができる。まず前者の水素イオンあるいは水
素原子の拡散は、処理温度が高ければ高いほど速くな
る。特にプラズマ等により活性化された水素は、約３０
０℃以上の温度にすることにより非単結晶半導体膜中を
ほぼ自由に動き回ることができる。一方、後者のトラッ
プ準位との結合・脱離過程に関しては、後述するよう
に、３００℃以下で結合、４００℃以上で脱離が支配的
になる。従って、水素を含むガスによるプラズマ雰囲気
にＴＦＴを曝す温度を３００〜４００℃の間の温度に設
定することにより、トラップ準位から水素が脱離せずか
つ水素原子の拡散が速い条件を実現できる。またプラズ
マ水素化後の２００〜３００℃の熱処理、あるいは徐冷
工程を設けることにより、プラズマ水素化で非単結晶半
導体膜以外の領域に高濃度に導入された水素を、拡散に
より外方または非単結晶半導体膜中へ拡散させ、非単結
晶半導体膜以外の領域の水素濃度を低下させると共に、
非単結晶半導体膜中の水素濃度をより高めることができ
る。また、熱処理による水素のトラップ準位からの脱離
は、大気圧下よりも減圧条件下で顕著であることを本発
明者は確認しており、２００〜３００℃の熱処理、ある
いは徐冷工程を概ね大気圧下とすることは、より水素の
脱離を抑え、プラズマ水素化の効果を高める作用を持
つ。
【００２０】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。図１は本発明の実施の形態
における水素化処理の対象となるＴＦＴの構造のであ
る。以下、ＰチャネルＴＦＴに対して説明するが、不純
物の導電型を逆にすることでＮチャネルＴＦＴに対して
も同様となる。また本発明の主眼点はＴＦＴ自体の製法
にあるのではないので、ここでは多結晶シリコンを基体
とするＴＦＴの製法の場合について説明する。シリコン
基板１の上に膜厚１００〜１０００ｎｍの絶縁体膜２を
形成し、その上に減圧の化学気相成長（ＬＰＣＶＤ）法
等によりアモルファス・シリコン膜を１０〜１００ｎｍ
の厚さに形成する。そして、６００℃程度の熱処理を加
えてこのアモルファス・シリコン膜を多結晶化し、リン
等のＮ型不純物をイオン注入法等により１０16〜１０18
ｃｍ-3の濃度に導入する。ここで、シリコン基板１の代
りに、他の素子を形成する半導体基板であってもよく、
石英等の絶縁体基板であってもよい。また、ＴＦＴのし
きい値の設定によってはＮ型不純物を導入しなくてもよ
い。
て図面を参照して説明する。図１は本発明の実施の形態
における水素化処理の対象となるＴＦＴの構造のであ
る。以下、ＰチャネルＴＦＴに対して説明するが、不純
物の導電型を逆にすることでＮチャネルＴＦＴに対して
も同様となる。また本発明の主眼点はＴＦＴ自体の製法
にあるのではないので、ここでは多結晶シリコンを基体
とするＴＦＴの製法の場合について説明する。シリコン
基板１の上に膜厚１００〜１０００ｎｍの絶縁体膜２を
形成し、その上に減圧の化学気相成長（ＬＰＣＶＤ）法
等によりアモルファス・シリコン膜を１０〜１００ｎｍ
の厚さに形成する。そして、６００℃程度の熱処理を加
えてこのアモルファス・シリコン膜を多結晶化し、リン
等のＮ型不純物をイオン注入法等により１０16〜１０18
ｃｍ-3の濃度に導入する。ここで、シリコン基板１の代
りに、他の素子を形成する半導体基板であってもよく、
石英等の絶縁体基板であってもよい。また、ＴＦＴのし
きい値の設定によってはＮ型不純物を導入しなくてもよ
い。
【００２１】そして、その上にＬＰＣＶＤ法、熱酸化法
等によりゲート絶縁膜３を５〜５０ｎｍの厚さに形成
し、さらにＬＰＣＶＤ法等により多結晶シリコン膜を１
００〜３００ｎｍ形成、リンまたはボロン等の不純物を
拡散法、イオン注入法等により導入し、フォトリソグラ
フィ技術とドライエッチング技術とによりパターニング
してゲート電極４を形成する。
等によりゲート絶縁膜３を５〜５０ｎｍの厚さに形成
し、さらにＬＰＣＶＤ法等により多結晶シリコン膜を１
００〜３００ｎｍ形成、リンまたはボロン等の不純物を
拡散法、イオン注入法等により導入し、フォトリソグラ
フィ技術とドライエッチング技術とによりパターニング
してゲート電極４を形成する。
【００２２】次にゲート電極４をマスクとして、ボロン
等のＰ型不純物をイオン注入法により１０19〜１０21ｃ
ｍ-3の濃度に導入し、自己整合的にソース領域５、ドレ
イン領域６を形成する。このときゲート電極４の下部に
はチャネル領域７が残置される。ここで、ソース領域
５、ドレイン領域６を形成する際、ゲート電極４の側面
にサイドウォール絶縁膜を設けて、公知のＬＤＤ（Ｌｉ
ｇｈｔｌｙ ＤｏｐｅｄＤｒａｉｎ）構造を形成しても
よい。
等のＰ型不純物をイオン注入法により１０19〜１０21ｃ
ｍ-3の濃度に導入し、自己整合的にソース領域５、ドレ
イン領域６を形成する。このときゲート電極４の下部に
はチャネル領域７が残置される。ここで、ソース領域
５、ドレイン領域６を形成する際、ゲート電極４の側面
にサイドウォール絶縁膜を設けて、公知のＬＤＤ（Ｌｉ
ｇｈｔｌｙ ＤｏｐｅｄＤｒａｉｎ）構造を形成しても
よい。
【００２３】そして、その上に、少なくとも底面に不純
物のドープされていない膜を持つ層間絶縁膜８を膜厚２
００〜５００ｎｍ形成し、平坦化およびソース・ドレイ
ン領域の不純物の活性化のための熱処理を８００〜１１
００℃程度で行う。その後ソース領域５、ドレイン領域
６上の層間絶縁膜８に開口を設け、ソース電極９、ドレ
イン電極１０をスパッタリング法あるいはＣＶＤ法によ
る金属膜の堆積と、フォトリソグラフィ技術とドライエ
ッチング技術による加工とで形成して、図１に示すＴＦ
Ｔの構造が完成する。
物のドープされていない膜を持つ層間絶縁膜８を膜厚２
００〜５００ｎｍ形成し、平坦化およびソース・ドレイ
ン領域の不純物の活性化のための熱処理を８００〜１１
００℃程度で行う。その後ソース領域５、ドレイン領域
６上の層間絶縁膜８に開口を設け、ソース電極９、ドレ
イン電極１０をスパッタリング法あるいはＣＶＤ法によ
る金属膜の堆積と、フォトリソグラフィ技術とドライエ
ッチング技術による加工とで形成して、図１に示すＴＦ
Ｔの構造が完成する。
【００２４】次に、本発明の第１の実施の形態である図
２に示すようなダイヤグラムに従って水素化処理を行
う。すなわち、水素を含むガスによるプラズマ雰囲気中
にＴＦＴを曝し、３００〜４００℃の間の温度に５〜１
２０分程度保持した後、室温まで急冷する。このプラズ
マ水素化で、図１に示すように水素イオン１１がＴＦＴ
上部を暴露する。そして、この水素イオン１１はＴＦＴ
のチャネル領域７等に侵入するようになる。
２に示すようなダイヤグラムに従って水素化処理を行
う。すなわち、水素を含むガスによるプラズマ雰囲気中
にＴＦＴを曝し、３００〜４００℃の間の温度に５〜１
２０分程度保持した後、室温まで急冷する。このプラズ
マ水素化で、図１に示すように水素イオン１１がＴＦＴ
上部を暴露する。そして、この水素イオン１１はＴＦＴ
のチャネル領域７等に侵入するようになる。
【００２５】このときプラズマ水素化を行うガスとして
は、例えばヘリウム希釈した水素ガス、あるいはアンモ
ニアガス等が可能である。そして、プラズマ水素化を行
う装置としては、例えば平行平板型プラズマＣＶＤ装置
等が可能である。次に窒素雰囲気で２００〜３００℃の
温度に５〜１２０分保持し、アニールした後、室温まで
冷却する。
は、例えばヘリウム希釈した水素ガス、あるいはアンモ
ニアガス等が可能である。そして、プラズマ水素化を行
う装置としては、例えば平行平板型プラズマＣＶＤ装置
等が可能である。次に窒素雰囲気で２００〜３００℃の
温度に５〜１２０分保持し、アニールした後、室温まで
冷却する。
【００２６】また図３は本発明の実施の形態における、
プラズマ水素化の対象となるＴＦＴの構造のもう一つの
例である。シリコン基板１の上に膜厚１００〜１０００
ｎｍの絶縁体膜２を形成し、ＬＰＣＶＤ法等により多結
晶シリコン膜を５０〜２００ｎｍ形成、リンまたはボロ
ン等の不純物を拡散法、イオン注入法等により導入し、
フォトリソグラフィ技術とドライエッチング技術とでパ
ターニングしてゲート電極４を形成する。ここで、シリ
コン基板１は他の半導体素子を形成する半導体基板であ
ってもよく、石英等の絶縁体基板であってもよい。
プラズマ水素化の対象となるＴＦＴの構造のもう一つの
例である。シリコン基板１の上に膜厚１００〜１０００
ｎｍの絶縁体膜２を形成し、ＬＰＣＶＤ法等により多結
晶シリコン膜を５０〜２００ｎｍ形成、リンまたはボロ
ン等の不純物を拡散法、イオン注入法等により導入し、
フォトリソグラフィ技術とドライエッチング技術とでパ
ターニングしてゲート電極４を形成する。ここで、シリ
コン基板１は他の半導体素子を形成する半導体基板であ
ってもよく、石英等の絶縁体基板であってもよい。
【００２７】そして、その上にＬＰＣＶＤ法、熱酸化法
等によりゲート絶縁膜３を厚さ２０ｎｍ程度形成し、さ
らにＬＰＣＶＤ法等によりアモルファス・シリコン膜を
１０〜１００ｎｍの厚さに形成、６００℃程度の熱処理
を加えて多結晶化する。
等によりゲート絶縁膜３を厚さ２０ｎｍ程度形成し、さ
らにＬＰＣＶＤ法等によりアモルファス・シリコン膜を
１０〜１００ｎｍの厚さに形成、６００℃程度の熱処理
を加えて多結晶化する。
【００２８】そして、リン等のＮ型不純物をイオン注入
法等により１０16〜１０18ｃｍ-3の濃度に導入する。
法等により１０16〜１０18ｃｍ-3の濃度に導入する。
【００２９】次に、公知のフォトレジストをマスクとし
て、ボロン等のＰ型不純物をイオン注入法により１０19
〜１０21ｃｍ-3の濃度に導入し、ソース領域５、ドレイ
ン領域６を形成する。このときゲート電極４の上部には
チャネル領域７が残置される。ここで、ソース領域５、
ドレイン領域６を形成する際、フォトレジストをマスク
として、ドレインまたはソース領域の一部分に低濃度不
純物領域を形成してもよい。
て、ボロン等のＰ型不純物をイオン注入法により１０19
〜１０21ｃｍ-3の濃度に導入し、ソース領域５、ドレイ
ン領域６を形成する。このときゲート電極４の上部には
チャネル領域７が残置される。ここで、ソース領域５、
ドレイン領域６を形成する際、フォトレジストをマスク
として、ドレインまたはソース領域の一部分に低濃度不
純物領域を形成してもよい。
【００３０】そして、これらのＴＦＴの構成部分を被覆
して、その上に、少なくとも底面に不純物のドープされ
ていない膜を持つ層間絶縁膜８を膜厚３００ｎｍ程度に
形成する。さらに、平坦化ならびにソース・ドレイン領
域の不純物活性化のための熱処理を８００〜１１００℃
程度で行う。その後ソース領域５、ドレイン領域６に開
口部を設ける。そして、ソース電極９、ドレイン電極１
０を形成する。
して、その上に、少なくとも底面に不純物のドープされ
ていない膜を持つ層間絶縁膜８を膜厚３００ｎｍ程度に
形成する。さらに、平坦化ならびにソース・ドレイン領
域の不純物活性化のための熱処理を８００〜１１００℃
程度で行う。その後ソース領域５、ドレイン領域６に開
口部を設ける。そして、ソース電極９、ドレイン電極１
０を形成する。
【００３１】次に、先述したと同様に、第１の実施の形
態である図２に示すダイヤグラムに従って水素化処理を
行う。すなわち、水素を含むガスによるプラズマ雰囲気
中にＴＦＴを曝し、３００〜４００℃の間の温度に１０
分程度保持した後、室温まで急冷する。このプラズマ水
素化処理で、図３に示すように水素イオン１１がＴＦＴ
上部を暴露する。次に窒素雰囲気で２００〜３００℃の
温度に６０分程度保持し、アニールした後、室温まで冷
却する。
態である図２に示すダイヤグラムに従って水素化処理を
行う。すなわち、水素を含むガスによるプラズマ雰囲気
中にＴＦＴを曝し、３００〜４００℃の間の温度に１０
分程度保持した後、室温まで急冷する。このプラズマ水
素化処理で、図３に示すように水素イオン１１がＴＦＴ
上部を暴露する。次に窒素雰囲気で２００〜３００℃の
温度に６０分程度保持し、アニールした後、室温まで冷
却する。
【００３２】以上に述べた水素化処理は、ソース電極
９、ドレイン電極１０を形成する前に行っても良い。但
し、この場合には、これらの電極形成後４００℃を超え
る熱処理が入るような工程は避けなければならない。こ
れは、このような温度を超えるようになると、トラップ
準位に捕獲された水素原子が脱離するようになるからで
ある。また、このように高い温度になると、電極を構成
するアルミニウムとシリコン基板との反応が進行し、シ
リコン基板表面に形成される拡散層の劣化あるいはシリ
コン析出による開口部での高抵抗化が生じるようになる
ためである。
９、ドレイン電極１０を形成する前に行っても良い。但
し、この場合には、これらの電極形成後４００℃を超え
る熱処理が入るような工程は避けなければならない。こ
れは、このような温度を超えるようになると、トラップ
準位に捕獲された水素原子が脱離するようになるからで
ある。また、このように高い温度になると、電極を構成
するアルミニウムとシリコン基板との反応が進行し、シ
リコン基板表面に形成される拡散層の劣化あるいはシリ
コン析出による開口部での高抵抗化が生じるようになる
ためである。
【００３３】次に、このような水素化処理について詳細
に説明する。初めに、図２の処理方法での効果について
図４および図５に基づいて説明する。
に説明する。初めに、図２の処理方法での効果について
図４および図５に基づいて説明する。
【００３４】ここで、プラズマ水素化に用いる処理装置
のチャンバー内の電極は平行平板型であり、ＲＦの高周
波電源の周波数は１３．５６ＭＨｚである。また、水素
放電時にシリコン基板の載置される電極基板の温度は１
００〜５００℃に変えられる。この電極基板が前述の平
行平板の陽極側（アース側）に接続される。すなわち、
アノードカップリングの構成がとられている。さらに、
水素ガスの圧力は５０Ｐａに固定されている。
のチャンバー内の電極は平行平板型であり、ＲＦの高周
波電源の周波数は１３．５６ＭＨｚである。また、水素
放電時にシリコン基板の載置される電極基板の温度は１
００〜５００℃に変えられる。この電極基板が前述の平
行平板の陽極側（アース側）に接続される。すなわち、
アノードカップリングの構成がとられている。さらに、
水素ガスの圧力は５０Ｐａに固定されている。
【００３５】先述したように、図２に示すダイヤグラム
に従って水素化処理がなされる。まず前述したＴＦＴを
形成した後、水素を含むガスによるプラズマ雰囲気中に
ＴＦＴを曝し、３００〜４００℃の間の温度に５〜１２
０分程度保持した後、室温まで急冷する。このときプラ
ズマ水素化を行うガスとしては、ヘリウム希釈した３０
ｖｏｌ％の水素ガスが用いられている。次に、窒素雰囲
気で１００〜４００℃の温度に５〜１２０分保持し、ア
ニールした後、室温まで冷却する。
に従って水素化処理がなされる。まず前述したＴＦＴを
形成した後、水素を含むガスによるプラズマ雰囲気中に
ＴＦＴを曝し、３００〜４００℃の間の温度に５〜１２
０分程度保持した後、室温まで急冷する。このときプラ
ズマ水素化を行うガスとしては、ヘリウム希釈した３０
ｖｏｌ％の水素ガスが用いられている。次に、窒素雰囲
気で１００〜４００℃の温度に５〜１２０分保持し、ア
ニールした後、室温まで冷却する。
【００３６】図４は、このような水素化処理後の、多結
晶シリコンを基体とするＰチャネルＴＦＴの、オフ電流
すなわちＴＦＴの非導通状態のドレイン電流のアニール
温度依存性を示している。また、図５は、オン電流すな
わちＴＦＴの導通状態のドレイン電流ののアニール温度
依存性を示している。この場合のＴＦＴの測定条件は以
下の通りである。すなわち、オフ電流の測定では、ソー
ス電圧およびゲート電圧が０Ｖにドレイン電圧が−３．
３Ｖに設定される。オン電流の測定では、ソース電圧が
０Ｖにゲート電圧およびドレイン電圧が−３．３Ｖに設
定される。
晶シリコンを基体とするＰチャネルＴＦＴの、オフ電流
すなわちＴＦＴの非導通状態のドレイン電流のアニール
温度依存性を示している。また、図５は、オン電流すな
わちＴＦＴの導通状態のドレイン電流ののアニール温度
依存性を示している。この場合のＴＦＴの測定条件は以
下の通りである。すなわち、オフ電流の測定では、ソー
ス電圧およびゲート電圧が０Ｖにドレイン電圧が−３．
３Ｖに設定される。オン電流の測定では、ソース電圧が
０Ｖにゲート電圧およびドレイン電圧が−３．３Ｖに設
定される。
【００３７】ここで、プラズマ水素化の温度は３５０℃
である。これらを見てわかるように、アニールをしない
場合に比べ、２００〜３００℃のアニールにより、オフ
電流は減少し、オン電流が増加している。特に３００℃
のアニールではオフ電流、オン電流両方の顕著な改善が
見られる。これはすなわち２００〜３００℃のアニール
においては、水素のトラップ準位からの脱離は支配的で
はなく、多結晶シリコン外方からの水素の拡散と、結合
が支配的であることを示している。一方４００℃のアニ
ールにおいては、オフ電流の増加とオン電流の減少が見
られ、水素のトラップ準位からの脱離が支配的になって
くることを示している。本発明者は、さらに短いアニー
ル時間と長いアニール時間について調べ、４００℃のア
ニールにおいては時間と共に特性が変化していくのに対
し、２００〜３００℃のアニールにおいては時間に対し
ほとんど変化せず、同様の効果が得られることを確認し
ている。
である。これらを見てわかるように、アニールをしない
場合に比べ、２００〜３００℃のアニールにより、オフ
電流は減少し、オン電流が増加している。特に３００℃
のアニールではオフ電流、オン電流両方の顕著な改善が
見られる。これはすなわち２００〜３００℃のアニール
においては、水素のトラップ準位からの脱離は支配的で
はなく、多結晶シリコン外方からの水素の拡散と、結合
が支配的であることを示している。一方４００℃のアニ
ールにおいては、オフ電流の増加とオン電流の減少が見
られ、水素のトラップ準位からの脱離が支配的になって
くることを示している。本発明者は、さらに短いアニー
ル時間と長いアニール時間について調べ、４００℃のア
ニールにおいては時間と共に特性が変化していくのに対
し、２００〜３００℃のアニールにおいては時間に対し
ほとんど変化せず、同様の効果が得られることを確認し
ている。
【００３８】また、アニール時の圧力が低圧力になるほ
ど多結晶シリコンからの水素の脱離が顕著になることを
確認しており、この２００〜３００℃のアニールは大気
圧下で行われることが望ましい。
ど多結晶シリコンからの水素の脱離が顕著になることを
確認しており、この２００〜３００℃のアニールは大気
圧下で行われることが望ましい。
【００３９】なお、プラズマ水素化の効果の検討では、
基板温度依存性は３００℃以上であることが明確になっ
ている。これは、水素イオンの非単結晶半導体膜中の移
動がこのような温度以上で非常に大きくなるためと考え
られる。また、アルミニウムあるいはアルミニウム合金
でＴＦＴのソース・ドレイン電極を形成した後のアロイ
温度は４００℃以下にする必要があるために、この点か
らもプラズマ水素化の温度は４００℃以下が好ましくな
る。
基板温度依存性は３００℃以上であることが明確になっ
ている。これは、水素イオンの非単結晶半導体膜中の移
動がこのような温度以上で非常に大きくなるためと考え
られる。また、アルミニウムあるいはアルミニウム合金
でＴＦＴのソース・ドレイン電極を形成した後のアロイ
温度は４００℃以下にする必要があるために、この点か
らもプラズマ水素化の温度は４００℃以下が好ましくな
る。
【００４０】図６は、本発明の第２の実施の形態を示す
水素化処理のダイヤグラムである。この実施の形態にお
いては、３００〜４００℃の間の温度でプラズマ水素化
を行った後、２００〜３００℃の温度まで急冷し、その
ままの温度で保持、窒素雰囲気中でアニールしてから室
温まで急冷するものである。これはプラズマ水素化が終
了した時点で、プラズマ水素化を行う反応室から別のア
ニール用反応室へ短時間の間に移動させること等により
可能であり、一つの装置内で行うことが出来るという特
徴を持つ。またプラズマ水素化はプラズマを励起させる
ため低圧下で行うが、２００〜３００℃のアニールは、
圧力制御により前述したように大気圧下で行うことが望
ましい。
水素化処理のダイヤグラムである。この実施の形態にお
いては、３００〜４００℃の間の温度でプラズマ水素化
を行った後、２００〜３００℃の温度まで急冷し、その
ままの温度で保持、窒素雰囲気中でアニールしてから室
温まで急冷するものである。これはプラズマ水素化が終
了した時点で、プラズマ水素化を行う反応室から別のア
ニール用反応室へ短時間の間に移動させること等により
可能であり、一つの装置内で行うことが出来るという特
徴を持つ。またプラズマ水素化はプラズマを励起させる
ため低圧下で行うが、２００〜３００℃のアニールは、
圧力制御により前述したように大気圧下で行うことが望
ましい。
【００４１】この場合には、ＴＦＴの水素化処理のため
の工程時間が、第１の実施の形態に比べ２０〜３０％短
縮されるようになる。
の工程時間が、第１の実施の形態に比べ２０〜３０％短
縮されるようになる。
【００４２】図７は、本発明の第３の実施の形態を示す
水素化処理のダイヤグラムである。本実施の形態におい
ては、３００〜４００℃の間の温度でプラズマ水素化を
行った後、２００〜３００℃の温度まで急冷し、室温ま
で徐冷するというものである。このとき、冷却速度は１
０℃／分程度に設定され、多結晶シリコン外の過剰水素
が十分に多結晶シリコン中あるいは外方へ拡散出来るよ
うな速度で冷却することが望ましい。
水素化処理のダイヤグラムである。本実施の形態におい
ては、３００〜４００℃の間の温度でプラズマ水素化を
行った後、２００〜３００℃の温度まで急冷し、室温ま
で徐冷するというものである。このとき、冷却速度は１
０℃／分程度に設定され、多結晶シリコン外の過剰水素
が十分に多結晶シリコン中あるいは外方へ拡散出来るよ
うな速度で冷却することが望ましい。
【００４３】以上に説明した実施の形態で、アニール雰
囲気として窒素ガスの場合で説明したが、このアニール
雰囲気ガスは、その他、ヘリウムガス、アルゴンガス等
の賦活性ガスでもよいことに言及しておく。
囲気として窒素ガスの場合で説明したが、このアニール
雰囲気ガスは、その他、ヘリウムガス、アルゴンガス等
の賦活性ガスでもよいことに言及しておく。
【００４４】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法は、ＴＦＴを水素を含むガスによるプラズ
マ雰囲気に曝し、３００〜４００℃の間の温度に保持し
てプラズマ水素化を行った後、２００〜３００℃のアニ
ール等で水素を拡散させる工程を設ける。
置の製造方法は、ＴＦＴを水素を含むガスによるプラズ
マ雰囲気に曝し、３００〜４００℃の間の温度に保持し
てプラズマ水素化を行った後、２００〜３００℃のアニ
ール等で水素を拡散させる工程を設ける。
【００４５】このため、プラズマ水素化で非単結晶半導
体膜以外の領域に高濃度に導入された水素を、アニール
工程での拡散により外方または非単結晶半導体膜中へ拡
散させ、非単結晶半導体膜以外の領域の水素濃度を低下
させると共に、非単結晶半導体膜中の水素濃度をより高
めることができる。
体膜以外の領域に高濃度に導入された水素を、アニール
工程での拡散により外方または非単結晶半導体膜中へ拡
散させ、非単結晶半導体膜以外の領域の水素濃度を低下
させると共に、非単結晶半導体膜中の水素濃度をより高
めることができる。
【００４６】また、２００〜３００℃で水素を拡散させ
る工程は大気圧下としたので、非単結晶半導体膜からの
水素の脱離を抑え、プラズマ水素化の効果を高めること
ができる。例えば、従来の技術では非単結晶半導体膜中
に１０17〜１０18ｃｍ-3の濃度で残置していた水素が、
本発明によれば１０18〜１０19ｃｍ-3程度に増加するよ
うになる。そして、ＴＦＴのオフ電流が１／２程度に減
少し、オン電流が１．５倍程度に増加する。
る工程は大気圧下としたので、非単結晶半導体膜からの
水素の脱離を抑え、プラズマ水素化の効果を高めること
ができる。例えば、従来の技術では非単結晶半導体膜中
に１０17〜１０18ｃｍ-3の濃度で残置していた水素が、
本発明によれば１０18〜１０19ｃｍ-3程度に増加するよ
うになる。そして、ＴＦＴのオフ電流が１／２程度に減
少し、オン電流が１．５倍程度に増加する。
【００４７】また、非単結晶半導体膜以外の領域すなわ
ちシリコン酸化膜あるいはＢＰＳＧ膜中の水素濃度が低
減するようになり、ＭＯＳトランジスタ等の特性が安定
し、信頼性の高い半導体装置の製造が容易になる。
ちシリコン酸化膜あるいはＢＰＳＧ膜中の水素濃度が低
減するようになり、ＭＯＳトランジスタ等の特性が安定
し、信頼性の高い半導体装置の製造が容易になる。
【図１】本発明の実施の形態におけるＴＦＴの第１例を
示す断面図。
示す断面図。
【図２】本発明の第１の実施の形態を示す水素化ダイヤ
グラムである。
グラムである。
【図３】上記第１の実施の形態におけるＴＦＴの第２例
を示す断面図。
を示す断面図。
【図４】上記第１の実施の形態の効果を示すグラブであ
る。
る。
【図５】上記第１の実施の形態の効果を示すグラフであ
る。
る。
【図６】本発明の第２の実施の形態を示す水素化ダイヤ
グラムである。
グラムである。
【図７】本発明の第３の実施の形態を示す水素化ダイヤ
グラムである。
グラムである。
【図８】従来の技術を説明するための水素化ダイヤグラ
ムである。
ムである。
１ シリコン基板 ２ 絶縁体膜 ３ ゲート絶縁膜 ４ ゲート電極 ５ ソース領域 ６ ドレイン領域 ７ チャネル領域 ８ 層間絶縁膜 ９ ソース電極 １０ ドレイン電極 １１ 水素イオン
Claims (6)
- 【請求項１】 絶縁体膜上に、非単結晶半導体膜を基体
とする薄膜トランジスタ（ＴＦＴ）を形成する工程と、
前記ＴＦＴの上部を覆う層間絶縁膜を形成する工程と、
前記ＴＦＴを３００〜４００℃範囲の温度に保持し水素
を含むガスによるプラズマ雰囲気に曝す工程と、室温ま
で急冷する工程と、続けて、前記プラズマ雰囲気に曝し
た後のＴＦＴに２００〜３００℃範囲の温度における熱
処理を施す工程と、を有することを特徴とする半導体装
置の製造方法。 - 【請求項２】 前記２００〜３００℃の温度における熱
処理は、大気圧下の窒素ガス雰囲気で行なわれることを
特徴とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 絶縁体膜上に、非単結晶半導体膜を基体
とするＴＦＴを形成する工程と、前記ＴＦＴの上部を覆
う層間絶縁膜を形成する工程と、前記ＴＦＴを３００〜
４００℃範囲の温度に保持し水素を含むガスによるプラ
ズマ雰囲気に曝す工程と、前記３００〜４００℃の温度
から２００〜３００℃の温度まで急冷する工程と、続け
て、前記ＴＦＴを２００〜３００℃の温度に保持した
後、室温まで冷却する工程と、を有することを特徴とす
る半導体装置の製造方法。 - 【請求項４】 前記２００〜３００℃の温度に保持する
工程は、大気圧下の窒素ガス雰囲気で行なわれることを
特徴とする請求項３記載の半導体装置の製造方法。 - 【請求項５】 絶縁体膜上に、非単結晶半導体膜を基体
とするＴＦＴを形成する工程と、前記ＴＦＴの上部を覆
う層間絶縁膜を形成する工程と、前記ＴＦＴを３００〜
４００℃範囲の温度に保持し水素を含むガスによるプラ
ズマ雰囲気に曝す工程と、前記３００〜４００℃範囲の
温度から２００〜３００℃の温度まで急冷する工程と、
さらに前記２００〜３００℃範囲の温度から室温まで徐
冷する工程と、を有することを特徴とする半導体装置の
製造方法。 - 【請求項６】 前記２００〜３００℃範囲の温度から室
温まで徐冷する工程は、大気圧下の窒素ガス雰囲気で行
なわれることを特徴とする請求項５記載の半導体装置の
製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7282955A JP2978746B2 (ja) | 1995-10-31 | 1995-10-31 | 半導体装置の製造方法 |
| US08/736,933 US5776804A (en) | 1995-10-31 | 1996-10-25 | Process of fabricating semiconductor device having non-single crystal thin film transistor free from residual hydrogen left therein during hydrogen treatment stage |
| KR1019960050597A KR100267590B1 (ko) | 1995-10-31 | 1996-10-31 | 수소처리 단계동안 내부에 남겨지는 잔류 수소가 없는 비단결정 박막 트랜지스터를 가진 반도체 장치의 제조방법 |
| CN96121673A CN1076877C (zh) | 1995-10-31 | 1996-10-31 | 不残留氢的非单晶薄膜晶体管的半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7282955A JP2978746B2 (ja) | 1995-10-31 | 1995-10-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09129889A true JPH09129889A (ja) | 1997-05-16 |
| JP2978746B2 JP2978746B2 (ja) | 1999-11-15 |
Family
ID=17659292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7282955A Expired - Fee Related JP2978746B2 (ja) | 1995-10-31 | 1995-10-31 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5776804A (ja) |
| JP (1) | JP2978746B2 (ja) |
| KR (1) | KR100267590B1 (ja) |
| CN (1) | CN1076877C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005064142A (ja) * | 2003-08-08 | 2005-03-10 | Seiko Epson Corp | 薄膜半導体装置、薄膜半導体装置の製造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2985789B2 (ja) * | 1996-08-30 | 1999-12-06 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6885064B2 (en) * | 2000-01-07 | 2005-04-26 | Samsung Electronics Co., Ltd. | Contact structure of wiring and a method for manufacturing the same |
| KR20060009395A (ko) * | 2001-01-25 | 2006-01-31 | 동경 엘렉트론 주식회사 | 기판의 처리 방법 |
| KR20040068990A (ko) * | 2001-12-26 | 2004-08-02 | 동경 엘렉트론 주식회사 | 기판 처리 방법 및 반도체 장치의 제조 방법 |
| JP2004079735A (ja) * | 2002-08-15 | 2004-03-11 | Nec Corp | 薄膜トランジスタの製造方法 |
| CN1301550C (zh) * | 2003-09-26 | 2007-02-21 | 统宝光电股份有限公司 | 制作互补式薄膜晶体管的方法 |
| US8486790B2 (en) | 2011-07-18 | 2013-07-16 | United Microelectronics Corp. | Manufacturing method for metal gate |
| JP6771669B2 (ja) * | 2017-05-31 | 2020-10-21 | 三菱電機株式会社 | 半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6461062A (en) * | 1987-09-01 | 1989-03-08 | Ricoh Kk | Manufacture of thin film transistor |
| JPH0644573A (ja) * | 1990-12-19 | 1994-02-18 | Ricoh Co Ltd | 光軸制御装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4309259A (en) * | 1980-05-09 | 1982-01-05 | Motorola, Inc. | High pressure plasma hydrogenation of silicon tetrachloride |
| US5112764A (en) * | 1990-09-04 | 1992-05-12 | North American Philips Corporation | Method for the fabrication of low leakage polysilicon thin film transistors |
| US5250444A (en) * | 1992-02-21 | 1993-10-05 | North American Philips Corporation | Rapid plasma hydrogenation process for polysilicon MOSFETs |
| JP2536426B2 (ja) * | 1993-09-21 | 1996-09-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH07153769A (ja) * | 1993-11-30 | 1995-06-16 | Hitachi Ltd | 半導体集積回路装置の製造方法および製造装置 |
| US5508227A (en) * | 1994-06-08 | 1996-04-16 | Northeastern University | Plasma ion implantation hydrogenation process utilizing voltage pulse applied to substrate |
| JP3348531B2 (ja) * | 1994-07-08 | 2002-11-20 | ソニー株式会社 | 薄膜トランジスタの水素化方法および薄膜トランジスタの形成方法 |
-
1995
- 1995-10-31 JP JP7282955A patent/JP2978746B2/ja not_active Expired - Fee Related
-
1996
- 1996-10-25 US US08/736,933 patent/US5776804A/en not_active Expired - Fee Related
- 1996-10-31 CN CN96121673A patent/CN1076877C/zh not_active Expired - Fee Related
- 1996-10-31 KR KR1019960050597A patent/KR100267590B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6461062A (en) * | 1987-09-01 | 1989-03-08 | Ricoh Kk | Manufacture of thin film transistor |
| JPH0644573A (ja) * | 1990-12-19 | 1994-02-18 | Ricoh Co Ltd | 光軸制御装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005064142A (ja) * | 2003-08-08 | 2005-03-10 | Seiko Epson Corp | 薄膜半導体装置、薄膜半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5776804A (en) | 1998-07-07 |
| KR100267590B1 (ko) | 2000-10-16 |
| CN1076877C (zh) | 2001-12-26 |
| CN1154001A (zh) | 1997-07-09 |
| JP2978746B2 (ja) | 1999-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5595944A (en) | Transistor and process for fabricating the same | |
| JP3220645B2 (ja) | 半導体装置の製造方法 | |
| KR100222319B1 (ko) | 박막 트랜지스터 및 그의 제작방법 | |
| US6261875B1 (en) | Transistor and process for fabricating the same | |
| US5946560A (en) | Transistor and method of forming the same | |
| JP4709442B2 (ja) | 薄膜トランジスタの製造方法 | |
| EP0569470A1 (en) | Polysilicon thin film transistor | |
| US5015593A (en) | Method of manufacturing semiconductor device | |
| JP2001028448A (ja) | 薄膜トランジスタの作製方法 | |
| JP2978746B2 (ja) | 半導体装置の製造方法 | |
| US6274413B1 (en) | Method for fabricating a polysilicon thin film transistor | |
| JP2000183351A (ja) | 薄膜半導体装置の製造方法 | |
| JPH06275650A (ja) | 電界効果トランジスタの製造方法 | |
| JP2718757B2 (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JP3173757B2 (ja) | 半導体装置の作製方法 | |
| JPH03165066A (ja) | 多結晶シリコン薄膜トランジスタ及びその製造方法 | |
| JPH0563001A (ja) | 薄膜トランジスタの製造方法 | |
| JP2573137B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| JP3333489B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3181817B2 (ja) | 薄膜トランジスタ | |
| JP2000114541A (ja) | 半導体素子の製造方法 | |
| JPH077156A (ja) | 電界効果型薄膜トランジスタ | |
| JP2002134527A (ja) | 薄膜トランジスタ | |
| JPH07183520A (ja) | 薄膜トランジスタ | |
| JPH11312812A (ja) | 薄膜トランジスタの製法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |