CN1076877C - 不残留氢的非单晶薄膜晶体管的半导体器件的制造方法 - Google Patents
不残留氢的非单晶薄膜晶体管的半导体器件的制造方法 Download PDFInfo
- Publication number
- CN1076877C CN1076877C CN96121673A CN96121673A CN1076877C CN 1076877 C CN1076877 C CN 1076877C CN 96121673 A CN96121673 A CN 96121673A CN 96121673 A CN96121673 A CN 96121673A CN 1076877 C CN1076877 C CN 1076877C
- Authority
- CN
- China
- Prior art keywords
- hydrogen
- film transistor
- single crystal
- layer
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000001257 hydrogen Substances 0.000 title claims abstract description 107
- 229910052739 hydrogen Inorganic materials 0.000 title claims abstract description 107
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 title claims abstract description 98
- 239000010409 thin film Substances 0.000 title claims abstract description 58
- 239000004065 semiconductor Substances 0.000 title claims description 90
- 238000000034 method Methods 0.000 title claims description 47
- 239000013078 crystal Substances 0.000 title description 57
- 230000008569 process Effects 0.000 title description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 15
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims abstract description 12
- 230000004888 barrier function Effects 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 20
- 238000009413 insulation Methods 0.000 claims description 17
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 16
- 239000007789 gas Substances 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 14
- 239000012298 atmosphere Substances 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 9
- 229910052757 nitrogen Inorganic materials 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 238000002360 preparation method Methods 0.000 claims description 2
- 230000005855 radiation Effects 0.000 claims 1
- 230000026267 regulation of growth Effects 0.000 claims 1
- 239000012299 nitrogen atmosphere Substances 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 104
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 29
- 229910052710 silicon Inorganic materials 0.000 description 29
- 239000010703 silicon Substances 0.000 description 29
- 229920005591 polysilicon Polymers 0.000 description 28
- 229920002120 photoresistant polymer Polymers 0.000 description 27
- 239000011229 interlayer Substances 0.000 description 25
- 239000010408 film Substances 0.000 description 24
- 238000012545 processing Methods 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 238000010438 heat treatment Methods 0.000 description 12
- 150000002500 ions Chemical class 0.000 description 11
- 238000000137 annealing Methods 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 150000002431 hydrogen Chemical class 0.000 description 8
- 230000006698 induction Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 238000009832 plasma treatment Methods 0.000 description 6
- 239000004411 aluminium Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000001816 cooling Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 230000003068 static effect Effects 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000004744 fabric Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 108091006146 Channels Proteins 0.000 description 3
- 102100036683 Growth arrest-specific protein 1 Human genes 0.000 description 3
- 101001072723 Homo sapiens Growth arrest-specific protein 1 Proteins 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 239000013039 cover film Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000010791 quenching Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000013517 stratification Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/3003—Hydrogenation or deuterisation, e.g. using atomic hydrogen from a plasma
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Plasma & Fusion (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
在非单晶硅层(12)上面形成的薄膜晶体管(15)，暴露在300℃到400℃氢等离子体(LPZ)辐射的氢离子(HD)中，以便钝化非单晶硅层中的陷阱能级，以后，在200℃到300℃氮气氛中退火薄膜晶体管，如从栅绝缘层(13)中排除残留的氢，因此改善薄膜晶体管的特性。
Description
本发明涉及制造半导体器件的方法，特别涉及具有在非单晶硅层上形成的薄膜晶体管的半导体器件的制造方法，在用氢等离子处理时，该器件具有的薄膜晶体管内不残留氢。
非晶结构和多晶结构属于和单晶结构相反的非单晶结构，利用非单晶半导体材料制造的薄膜晶体管，作为静态随机存取存储单元的负载元件和液晶显示单元的有源开关元件。研究和开发了在非单晶半导体层上制造薄膜晶体管，最近设置有薄膜晶体管的集成电路器件已投入半导体市场。在非单晶半导体层上制造的薄膜晶体管下面称为“非单晶薄膜晶体管”。
非单晶薄膜晶体管最使人感兴趣的特征之一是，容易在单晶半导体衬底上面的中间绝缘层上面或者在诸如石英或玻璃的绝缘衬底上面制造非单晶薄膜晶体管。但是，非单晶薄膜晶体管和在单晶半导体衬底上制造的体晶体管相比，有如下缺点，例如，在非单晶半导体层中有大量的陷阱能级，在非单晶半导体层和栅绝缘层之间有大量的表面陷阱能级，有大的漏电流，大的阈值和低的载流子迁移率，因此，晶体管特性低劣。这些缺点是由于非单晶半导体结构不可避免地产生的悬空键和晶体缺陷造成的。
在日本特许公开审查后公开的专利申请No.6—44573中，提出了改善非单晶半导体材料特性的一种方法，该日本特许公开提出了用含氢的等离子处理非单晶半导体。使氢和陷阱能级键接，使其钝化。下面，详细叙述日本特许公开提出的方法。
图1表示日本特许公开所公开的工艺的基本构思。纵坐标表示氢等离子的温度、横坐标表示用氢等离子处理非单晶硅层的持续时间。在制成非单晶薄膜晶体管以后，进行氢等离子处理，通过氢放电产生等离子体。
在绝缘层上面淀积非单晶硅层，其部分被栅绝缘层覆盖。在栅绝缘层上面形成栅电极，选择地把杂质掺入到非单晶硅层，以便与栅电极自对准地形成源区和漏区。位于栅电极下面的非单晶硅层部分作为沟道形成层。这样，在非单晶硅层上面，制成非单晶薄膜晶体管。
当制成非单晶薄膜晶体管时，制造者把非单晶薄膜晶体管放入高频电感应反应器中，并且把氢和氦的气体混合物输入高频电感应反应器。把氢压调整到10-1mmHg到10mmHg。交流电流加一高频电感应反应器，并把频率调节到1MHz到20MHz。高频电感应反应器使氢放电，非单晶薄膜晶体管暴露在300到500℃的氢等离子体中，时间为5到60分。然后氢和非单晶硅层的陷阱能级键接，可改善非单晶薄膜晶体管的特性。当时间终止时，在氢放电的情况下，非单晶薄膜晶体管急剧冷却到室温对其淬火，该淬火防止非单晶硅层释放氢。
日本特许公开进一步教导，1000MHz数量级或微波频段的交流电流有助于氢放电。
但是，现有技术的工艺遇到下述问题，如果有残留的氢，则使非单晶薄膜晶体管和体晶体管退化。更详细地说，当把非单晶薄膜晶体管暴露在氢等离子中时，不仅把氢原子引入到非单晶硅层中，而且也引入到栅绝缘层，位于非单晶硅层下面的绝缘层中和覆盖薄膜晶体管的层间绝缘层中。当非单晶薄膜晶体管急剧冷却到室温时，高密度地把氢保留在这些绝缘层中。高密度氢在绝缘层中是可移动的。实际上，在以后加热绝缘层时，氢在栅绝缘层中移动，改变非单晶薄膜晶体管的特性。当在此产生电应力时，氢在栅绝缘层中移动，有害地改变晶体管的特性。
如果非单晶薄膜晶体管作为触发器型静态随机存取存储单元的负载元件，体晶体管在负载元件的下部作为静态随机存取存储单元的开关晶体管，层间绝缘层设置在体晶体管和非单晶薄膜晶体管之间。残留的氢在层间绝缘层中移动，影响体晶体管。这样，残留的氢不仅影响非单晶薄膜晶体管、而且影响体晶体管，并且改变晶体管的特性。如果层间绝缘层由硼磷硅玻璃构成，则残留的氢严重地影响体晶体管。
本发明的主要目的是提供制造半导体器件的方法，它不改变经过氢处理的非单晶薄膜晶体管的特性。
本发明要解决现有技术中存在的问题，研究氢的扩散/键接/消除工艺。本发明人发现下述事实。温度越高，氢移动越快。特别是，在300℃以上的温度下，在等离子中活化的氢可在非单晶半导体层中自由地移动。
在300℃以下的温度下，氢和陷阱能级之间连接是主要的，相反，在400℃以上的温度下，除氢处理是主要的。
在真空中而不是在大气压的条件下从陷阱能级排除氢。
本发明人得出了第1个结论，通过在300℃到400℃之间进行氢处理，在没有排除氢的快速扩散下钝化陷阱能级。
第2个结论是在200℃到300℃之间，进行后续热处理或者慢速冷却，通过把氢从绝缘层扩散到外边和/或非单晶硅层中，来减少残留的氢。当在大气压中进行热处理或者慢速冷却，防止氢从陷阱能级中排除，热处理或者慢速冷却，增强在氢等离子中钝化陷阱能级的作用。
为了实现上述目的，本发明提出在200℃到300℃从非单晶薄膜晶体管中排除残留的氢的方法。
按照本发明，提出一种制造半导体器件的方法，它包括下列步骤：(a)制备具有由第1绝缘层覆盖的上表面的衬底构件；(b)在第1绝缘层上面延伸的非单晶硅半导体层上面制造薄膜晶体管；(c)制成至少具有覆盖薄膜晶体管的第2绝缘层的半导体元件；(d)把所述半导体元件暴露在300℃到400℃由按体积计含数十百分率的氢的气体混合物构成的氢等离子气氛中，以钝化所述非单晶硅半导体层中的陷阱能级；(e)在200℃到300℃下，除了所述非单晶硅半导体层以外，从半导体元件中排除残留的氢。
下面，通过结合附图所作的描述中，将更清楚地理解按照本发明的方法的特征和优点。
图1是表示按照制造半导体器件的现有技术的方法进行氢等离子处理的曲线图；
图2A到图2G是表示半于按本发明制造半导体器件方法的剖视图。
图3是表示关于按照本发明的氢处理和后续退火方法的曲线图；
图4是表示截止(off)态中场效应晶体管漏电流与后续退火温度关系的曲线图；
图5是表示导通(on)态场效应晶体管漏电流和后续退火温度关系的曲线；
图6A到图6F是表示按照本发明制造半导体器件的另一种方法的剖视图；
图7是表示按照本发明制造半导体器件另一种方法进行后续退火的曲线图；
图8是表示按照本发明制造半导体器件再一种方法进行后续退火的曲线图。
第1实施例
参看附图2A到2G，叙述本发明的制造方法的实施例，首先制备p-型硅单晶衬底10，然后在由场氧化层限定的p-型单晶硅衬底10的有源区制造作为N-沟增强型体晶管(未表示)的电路元件。n-沟道增强型体晶体管形成集成电路部件。
在p-型单晶硅衬底10的整个表面上淀积诸如氧化硅层的绝缘材料，形成100nm到1000nm厚的底部层间绝缘层11。诸如石英衬底的绝缘衬底，适于代替其上覆盖底部层间绝缘层11的p-型单晶硅衬底10。例如，底部层间绝缘层11作为第1绝缘层。
接着，利用低压化学气相淀积方法，在底部层间绝缘层11上面，淀积10nm到100nm厚的非晶硅，然后在600℃热处理非晶硅，使在底部层间绝缘膜11上面层叠多晶硅层12。利用光刻和干腐蚀方法，使多晶硅层12形成图形。所得半导体体结构如图2A所示。
把诸如磷的N-型掺杂离子注入到多晶硅层12，调整多晶硅层12的掺杂浓度到1016cm-3到1018cm-3。n-型杂质浓度取决于非单晶薄膜晶体管的阈值电压，非单晶薄膜晶体管不需要离子注入。
热氧化多晶硅层12，在多晶硅层12上面形成5到50nm的氧化硅层13。利用低压化学汽相淀积，在多晶硅层12上面，可以溶积氧化硅层13。
利用低压化学汽相淀积方法，在氧化硅层13上面，淀积100到300nm的多晶硅层，叠层在氧化硅层13上面的多晶硅层14如图2B所示。利用热扩散或者离子注入方法，把诸如磷或硼掺杂杂质掺入到多晶硅层14。
把光致抗蚀剂溶液旋涂到多晶硅层14上，然后干燥和烘烤，形成光致抗蚀剂层(未表示)。图像从光掩模(未表示)光透到栅电极的光致抗蚀剂层，在光致抗蚀剂层上形成栅电极的潜影。当显影潜影图象时，使光致抗蚀剂层形成图形，在掺杂多晶硅层14上面，形成一个光致抗蚀剂腐蚀掩模(未表示)。利用干腐蚀方法，在氧化硅层13上面，将掺杂多晶硅层14，形成栅电极14a的图形。
利用栅电极14a作为离子注入掩模，把如硼的p-型杂质，通过氧化硅层13离子注入到多晶硅层12，用和栅电极14a自对准方法，在掺杂多晶硅层12中形成p-型源区12a和p-型漏区12b，如图C所示。使p-型源区12a和p-型漏区的掺杂浓度为1019cm-3到1021cm-3来调整离子注入的条件。在栅电极14a的下面，形成n-型多晶硅区，作为p-型沟道区12c。氧化硅层13的部分作为栅绝缘层，用标号13a表示栅绝缘层。p-型源区12a，p-型漏区12b，n-型沟道区12c，栅绝缘层13a和栅电极14a，整个构成非单晶薄膜晶体管15。
在栅电极14a的两个侧壁上可以形成侧壁隔离层，以便通过第2次离子注入，使p-型源区12a和p-型漏区12b形成LDD(轻掺杂漏)结构。
淀积200nm到500nm厚的绝缘层，以便用层间绝缘层16覆盖非单晶薄膜晶体管15。层间绝缘层16至少在和非单晶薄膜晶体管15接触的底部，不包含杂质。层间绝缘层16作为第2绝缘层。
接着，在800℃到1100℃热处理所得到的结构。对层间绝缘层16进行回流处理，以便改善台阶覆盖层，活化源区和漏区12a/12b的杂质。
在层间绝缘层16上面旋涂光致抗蚀剂溶液，然后干燥和烘烤，形成光致抗蚀层(未表示)。把图象从光掩模(未表示)光透射到形成接触孔用的光致抗蚀剂层上，在光致抗蚀剂层中，形成接触孔的潜影图象。当显影潜影图象时，构图光致抗蚀剂层，在层间绝缘层16上面形成光致抗蚀剂腐蚀掩模17，如图2D所示。
利用光致抗蚀剂腐蚀掩模17，通过干腐蚀，部分地排掉层间绝缘层16，因此，在层间绝缘层16中形成接触孔18a和18b。分别使p-型源区12a和p-型漏区12b，由接触孔18a和18b暴露出。在形成接触孔18a/18b以后，剥离光致抗蚀剂腐蚀掩模17。
在所得结构的整个表面上面，淀积诸如铝和铝合金的金属。该金属填充接触孔18a/18b，并渗入在整个层间绝缘层16上面形成的金属层。在金属层上面设置光致抗蚀剂掩模(未表示)，然后部分地腐蚀掉金属层，形成金属布线条19a和19b，如图2E所示。金属布线条19a和19b分别和p-型源区12a和p-型漏区12b相互接触，形成集成电路与非单晶薄膜晶体管15相结合的布线的一部分。
在氢处理前，用钝化膜覆盖金属条19a/19b，制成半导体器件。
如图2E所示，把所得到的半导体结构放置在二极管平行板等离子化学汽相淀积系统20反应器20b的反应室20a中，利用二极管平行板等离子化学汽相淀积系统20进行氢处理。
反应器20b装有各种装置。二极管并联板等离子化学汽相淀积系统20还包括：支架20c，供气子系统20d，真空泵20e，高频感应加热子系统20f，等离子产生器20g。如图2E所示，所得半导体结构装配在支架20c上，支架20c能加热半导体结构到100℃到500℃之间。供气子系统20d和气体入口20h相连，把气体混合物或者气体输入到反应室20a。在支架20c中形成气体通路20i，与反应室20a相通。气体通路20i与真空泵20e相连，利用真空泵20e和供气子系统20d，使反应室保持在所要求的气压下。高频感应加热子系统20f加热反应室20a，等离子发生器由氢气产生氢等离子体PLZ。
图3的曲线图PL1表示氢处理。首先，利用真空泵反应室20a的空气，由供气子系统20d，把气体混合物GAS1输入到反应室20a。氢气H2和氦气He组成气体混合物。本例中，气体混合物GAS1按体积包含30％的氢。另外，氨气有利于氢处理。
利用供气子系统20d和真空泵20e调整反应室中的气体混合物到预定范围，使氢的部分气压调整到50Pa。高频感应加热子系统20f，在半导体结构附近，在300℃到400℃的温度加热反应室20a，支架20c也以同样温度加热半导体结构。如图2F所示，向等离子发生器20g提供频率为13.56MHz的高频电功率，由气体混合物GAS1中的氢气产生氢等离子PLZ。在产生氢等离子体PLZ的同时，支架20c的温度适当地加热半导体结构。氢离子HD辐照半导体结构，而且，半导体结构暴露到氢离子HD5到120分钟。氢离子穿过层间绝缘层16和氧化硅层13，在非单晶硅层12中，由氢离子钝化陷阱能级。在时间t1(见图3)终止氢处理，然后把反应室迅速地冷却到室温。
氢处理后，把该半导体结构进行后续退火，如图3曲线PLZ所示。如图2G所示，供气子系统20d输入氢气N2到反应室20a，把半导体附近的反应室20a加热200℃到300℃，时间为5到120分钟。最好，把反应室20a的氮气压调整到大气压的状态。
当高频感应加热子系统20f加热半导体结构时，除了非单晶硅层12以外，从半导体结构排除残留的氢。残留的氢部分扩散到非单晶硅层12中，例如，与形成陷阱能级和表面态的悬挂键相连接。于是，后续退火进一步减少陷阱能级和非单晶硅层12的表面态。从半导体结构进一步排除的残留氧进入到氮气N2中。但是，在200到300℃的温度，从非单晶硅层12中很难除掉氢。
当后续退火处理终止时，把反应室20a迅速地冷却到室温。由钝化层覆盖半导体结构，以制成半导体器件。
本发明人评估后续退火工艺。利用前述工艺制造非单晶薄膜晶体管。在350℃进行氢处理。在氢处理后，非单晶薄膜晶体管之一不进行退火，其它非单晶薄膜晶体管、在100到400℃之间的不同温度退火60分钟。
调节漏电压为-3.3V，非单晶薄膜晶体管的栅极和源的节点接地电压。测量非单晶薄膜晶体管的漏电流，画成的曲线如图4所示。
接着，虽然漏节点也加-3.3V电压，栅电极也调整为-3.3V，源节点接地。测量漏电流，并且再画成曲线图，如图5所示。
由图4和图5可知，200℃到300℃下的后续退火，有效地减少了截止态漏电流，增加了导通态的漏电流。特别是，300℃左右的后续退火，大大地改善了截止态和导通态的漏电流。
从下述现象看出晶体管特性的改善。首先，在200℃到300℃进行后续退火，陷阱能级中消除的氢较少。相反，后续退火促进氢扩散进非单晶硅层12中和氢和陷阱能级之间的键中。
在400℃后续退火后，虽然减少导通态的漏电流，但是，增加了截止态的漏电流。这是因为，在400℃从陷阱排除氢是主要的。
本发明人还研究了后续退火后晶体管特性与时间的关系。虽然，在400℃后续退火后，晶体管特性随时间变化，但在200℃到300℃后续退火后，晶体管特性的变化可以忽略不计。
本发明人进一步证实，当增加压强时，可以促进后续退火中的氢消除。因此，最好在常压下进行后续退火。
当在300℃以上的温度进行氢气退火时，半导体结构对温度的依赖性更明显。这是因为，在非单晶硅层12中，氢的迁移率大大地增加。因为，至少在300℃进行氢处理。如果金属布线条19a/19b是由铝或者铝合金形成，此后需要限制热处理使其温度不要高于400℃。考虑金属布线条19a/19b的材料，应当在400℃以下的温度进行氢处理。
由下述可知，在200℃到300℃退火期间，从半导体器件排除残留的氢，后续退火增加非单晶薄膜晶体管和其它晶体管的稳定性。
第2实施例
参看图6A到图6F，叙述本发明另一实施例，首先制备p-型硅衬底30。在p-型硅衬底30上面，形成诸如n-沟增强型开关晶体管的集成电路元件。在电路元件和场绝缘层上面淀积绝缘层31，厚度为100nm到1000nm。
用绝缘衬底代替覆盖有绝缘层31的p-型硅衬底30。
利用低压化学汽相淀积方法，在绝缘层31上面淀积50nm到200nm的多晶硅，用多晶硅层覆盖绝缘层31。利用热扩散或离子注入，把诸如磷或硼的杂质掺入多晶硅层。
把光致抗蚀剂溶液旋涂在掺杂的多晶硅层上面，然后干燥和烘烤，在掺杂多晶硅层上面形成光致抗蚀剂层(未表示)。把栅电极用图象，透过光掩模，光透射到光致抗蚀剂层上面，在其中留下一个潜影。当显影潜影图形时，使光致抗蚀剂层形成光致抗蚀剂腐蚀掩模32。利用该光致抗蚀剂腐蚀掩模、部分地除掉掺杂多晶硅层，在绝缘层31上面、形成栅电极33a，如图6A所示。
剥掉光致抗蚀剂腐蚀掩模32，使栅电极33a变成没有覆盖层。利用热氧化或者低压化学汽相淀积的方法，在半导体结构的整个表面上、生长大约20nm的诸如氧化硅的绝缘材料，绝缘层34在绝缘层31和栅电极33a上面延伸。在栅电极上表面上面的部分绝缘层作为栅绝缘层34a。
接着，利用低压化学汽相淀积方法，在绝缘层34上面，形成厚度为10到100nm的非晶硅层，非晶硅层在绝缘层34上面延伸。在600℃左右退火非晶硅层，并且将其转变成多晶硅层。把N-型杂质离子注入到多晶硅层中，使多晶硅层转变成轻掺杂的多晶硅层35。掺杂浓度为1016cm-3到1018cm-3之间。利用光刻方法和干腐蚀方法，把轻掺杂多晶硅层35或者非单晶硅层35形成图形。所获得半导体结构如图6B所示。
利用光刻方法，在栅电极33a上面形成光致抗蚀剂掩模36，把诸如硼的p-型杂质，离子注入到轻掺多晶硅层35中。p-型杂质在轻掺杂多晶硅层35中形成p-型源区35a和p-型漏区35b，沟道区35c为p-型区，如图6C所示。调节p-型源/漏区35a/35b中的杂质浓度为1019cm-3到1021cm-3。如果在形成光致抗蚀剂掺模后，重复n-型杂质的离子注入，则p-型源区35a和p-型漏区35b成为LDD结构。
剥离光致抗蚀剂掩模36。由栅电极33a，栅绝缘层34a，p-型源区35a，p-型漏区35b，沟道区35c整体构成非单晶薄膜晶体管37。
接着，在非单晶薄膜晶体管37上面淀积绝缘层，厚度为300nm，层间绝缘膜38覆盖非单晶薄膜晶体管37和绝缘层34的露出面积。最好，由非掺杂绝缘材料和掺杂多晶硅层35形成界面。
在800℃到1000℃回流层间绝缘层38，在加热处理期间活化源/漏区35a/35b中的p-型杂质。
接着，利用光刻方法、在层间绝缘层38上面形成光致抗蚀剂掩模(未表示)，部分地除掉层间绝缘层38，以形成接触孔39a/39b。分别使p-型源区35a和p-型漏区35b露出接触孔39a/39b。
在整个表面上淀积诸如铝或者铝合金的金属。金属填充接触孔39a/39b，并渗入在层间绝缘膜38上面形成的金属层。在金属层上面，形成光致抗蚀剂掩模(未表示)、然后部分地腐蚀掉。结果，在接触孔39a/39b中形成源电极40a和漏电极40b，如图6D所示。
如图6D所示，所得半导体结构放在二极管并联板化学汽相淀积系统20的支架20c上面，在反应室20a中进行氢处理和后续退火处理。
半导体结构暴露在300℃到400℃氢等离子PLZ中10分钟，以后，把半导体结构急剧冷却到室温，与第1实施例相似。如图6E所示，半导体结构暴露在氢等离子体PLZ中，氢离子HD进入半导体结构中，并且扩散到非单晶硅层35中。由非单晶硅层35中的陷阱能级和表面态俘获氢，钝化陷阱能级和表面态能级。
如图6F所示，在氮气氛中把半导体结构加热到200℃到300℃，在高温氮气氛中把它保持60分钟。后续退火后半导体结构再冷却到室温。后续退火把残留的氢部分地扩散到非单晶硅层35，并部分扩散到反应室20a。残留的氢和剩余的陷阱能级及剩余的表面态相连接，进一步改善非单晶薄膜晶体管37的晶体管特性。
本例中，在源和漏电极40a/40b形成图形后，进行氢处理和后续退火处理。在源和漏电极40a/40b形成之前，对氢处理和后续退火工艺进行调整。甚至在形成源/漏电极40a/40b形成之前进行氢处理和后续退火处理。也要防止半导体结构处于400℃以上的高温气氛因为在上述高温气氛中氢会从半导体结构中排掉。高温气氛进一步促进铝和硅衬底30之间的反应，该反应损害在硅衬底30上面形成由于铝的尖峰引起的扩散区。
实施例3
本发明另一实施例，除了氢处理和后续退火处理以外，与第1实施例或者第2实施例相似。因此，参看图7，分两步进行叙述。
顺序地进行氢处理和后续退火处理，而不急剧冷却至室温。详细地说，把半导体结构在300℃到400℃从时间t1到时间t2暴露在氢等离子体中，并且在时间t2半导体结构急剧冷却到200℃到300℃从时间t1到时间t2的持续时间是5分到120分。
接着，在氮气中，在200℃到300℃从时间t2到时间t3对半导体结构进行退火。从t2到t3的持续时间是5到120分。虽然在真空中进行氢处理，最好在常压下进行后续退火处理。
本例中，分别准备等离子室和退火室，把半导体结构很快地从等离子室移到退火室。
第3实施例的方法具有第1实施例的全部优点。另外，第3实施例还具有缩短氢处理时间的优点。事实上，第3实施例氢处理减少至第1实施例氢处理的20到30％的时间。
第4实施例
本发明的另一实施例，除了氢处理和后续退火处理以外，和第1或和2实施例相似。因此，参看图8，分两步进行叙述。
顺序进行氢处理和后续退火，而不急剧冷却到室温。详细地说，在300℃到400℃从时间t11到时间t12，把半导体结构暴露到氢等离子中，在200℃到300℃在时间t12进行淬火。从时间t1到时间t2的持续时间为5到120分钟。
接着，在常压的氮气氛中退火半导体结构，从时间t12到时间t13逐渐减少温度。调整冷却速度，把残留的氢扩散到退火室和非单晶硅层中去。例如，调整冷却速度到大约10℃/分钟。
第4实施例的方法，具有全部第1实施例的优点。
适用的半导体器件
按照本发明的非单晶薄膜晶体管，适用于半导体静态随机存取存储器器件。典型的静态随机存取存储单元，包括触发型锁存电路和一对在锁存电路与一对位线之间耦连的存取晶体管，两个串连、连接的负载元件和开关晶体管形成触发型锁存电路。非单晶薄膜晶体管适用于负载元件。本例中，在半导体衬底上面制造非单晶薄膜晶体管。
另一种适用的器件是有源矩阵型液晶显示器。在透明玻璃衬底上面排列非单薄膜晶体管，并且把它连在信号线和象素之间。例如，在绝缘衬底上制造非单晶薄膜晶体管。
由上述可知，后续退火处理，把残留的氢扩散到退火气氛中和非单晶半导体层中。残留的氢进一步钝化陷阱能级和表面态能级，使晶体管特性变得比较稳定。事实上，利用现有方法制造的非单晶薄膜晶体管，在非单晶半导体层中包含1017cm-3到1018cm-3的氢。另一方面，按照本发明的方法，氢含量增加到1018cm-3到1019cm-3。大量的氢改善晶体管的特性。导通态的漏电流比现有技术中晶体管漏电流减少了一半，截止态漏电流比现有技术薄膜晶体管增加了一倍半。
虽然展示和叙述了本发明的特别实施例，但是，本领域技术人员显而易见，在不脱离本发明的精神和范围的情况下，可以进行各种变化和修改。
非单晶薄膜晶体管可以是n-沟道型晶体管。在用层间绝缘层覆盖非单晶薄膜晶体管以后，可以进行氢等离子处理和排除残留的氢。
在诸如氦气或氩气的其它惰性气体中，可以进行后续退火处理。
Claims (13)
1.一种制造半导体器件的方法，包括下列步骤：
(a)制造由第1绝缘层(11；31)覆盖上表面的衬底构件(10，11；30，31)；
(b)制备薄膜晶体管(15；37)，它具有在所述第1绝缘层上面的非单晶硅半导体层(12；35)；
(c)制成半导体元件，它至少具有用于覆盖所述薄膜晶体管的第2绝缘层(16；38)；
(d)把所述半导体元件暴露在由按体积计含数十百分率的氢的气体混合物(GAS1)产生的等离子(PLZ)辐射的氢离子(HD)中，以便钝化所述非单晶硅半导体层中的陷阱能级，其特征是，
在300℃到400℃进行所述的暴露于氢离子中的步骤，所述方法进一步包括步骤(e)，除了所述非单晶硅半导体层外，在200℃到300℃之间，从所述半导体元件中排除残留的氢。
2.按照权利要求1的方法，其特征是，把所述半导体元件，在所步骤(d)和所述步骤(e)之间冷却到室温。
3.按照权利要求2的方法，其特征是，在所述步骤(d)，把所述半导体元件暴露在所述氢离子(HD)中，时间为5分到10分的第1持续时间，在所述步骤(e)，把所述半导体元件在200到300℃保持5分到120分的第2持续时间。
4.按照权利要求3的方法，其特征是，在惰性气氛中进行所述步骤(e)。
5.按照权利要求3的方法，其特征是，所述的惰性气氛是指常压氮气氛。
6.按照权利要求1的方法，其特征是，在步骤(d)把所述半导体元件冷却到200到300℃，在步骤(e)把所述半导体元件保持在200到300℃，而不冷却到室温。
7.按照权利要求6的方法，其特征是，在惰性气氛中进行所述的步骤(e)。
8.按照权利要求7的方法，其特征是，所述惰性气氛是指常压氮气氛。
9.按照权利要求1的方法，其特征是，在所述步骤(d)，在所述暴露于氢离子中的步骤完成后，把所述半导体元件迅速冷到200℃到300℃，在所述步骤(e)，把所述半导体元件从200℃到300℃逐渐冷却到室温。
10.按照权利要求9的方法，其特征是，在惰性气氛中进行所述步骤(e)。
11.按照权利要求10的方法，其特征是，所述惰性气氛是指常压氮气氛。
12.按照权利要求1的方法，其特征是，所述步骤(b)包括下列子步骤：
(b-1)，在所述第1绝缘层(11)上面形成所述非单晶硅半导体层(12)，
(b-2)，在所述非单晶硅半导体层上面生长，部分地作为栅绝缘层(13a)的第3绝缘层(13)，
(b-3)，在所述栅绝缘层上面，形成栅电极(14a)，
(b-4)，利用与所述栅电极自对准的方法，把杂质掺入所述非单晶硅半导体层中，在所述栅绝缘层的下面，在沟道区(12c)的两侧形成源区(12a)和漏区(12b)。
13.按照权利要求1的方法，其特征是，所述步骤(b)包括下列子步骤：
(b-1)，在所述第1绝缘层(31)上面，形成栅电极(33a)，
(b-2)，生长第3绝缘层(34)，覆盖所述栅电极和部分地作为栅绝缘层(34a)，
(b-3)，形成在所述栅绝缘层上面延伸的所述非单晶硅半导体层(35)；
(b-4)，在位于所述栅电极上面作为沟道区的所述非单晶硅半导体层部分的两侧，把杂质选择地掺入所述非单晶硅半导体层中，形成源区(35a)和漏区(35b)。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7282955A JP2978746B2 (ja) | 1995-10-31 | 1995-10-31 | 半導体装置の製造方法 |
| JP282955/95 | 1995-10-31 | ||
| JP282955/1995 | 1995-10-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1154001A CN1154001A (zh) | 1997-07-09 |
| CN1076877C true CN1076877C (zh) | 2001-12-26 |
Family
ID=17659292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN96121673A Expired - Fee Related CN1076877C (zh) | 1995-10-31 | 1996-10-31 | 不残留氢的非单晶薄膜晶体管的半导体器件的制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5776804A (zh) |
| JP (1) | JP2978746B2 (zh) |
| KR (1) | KR100267590B1 (zh) |
| CN (1) | CN1076877C (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2985789B2 (ja) * | 1996-08-30 | 1999-12-06 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6885064B2 (en) * | 2000-01-07 | 2005-04-26 | Samsung Electronics Co., Ltd. | Contact structure of wiring and a method for manufacturing the same |
| KR20060009395A (ko) * | 2001-01-25 | 2006-01-31 | 동경 엘렉트론 주식회사 | 기판의 처리 방법 |
| KR20040068990A (ko) * | 2001-12-26 | 2004-08-02 | 동경 엘렉트론 주식회사 | 기판 처리 방법 및 반도체 장치의 제조 방법 |
| JP2004079735A (ja) * | 2002-08-15 | 2004-03-11 | Nec Corp | 薄膜トランジスタの製造方法 |
| JP2005064142A (ja) * | 2003-08-08 | 2005-03-10 | Seiko Epson Corp | 薄膜半導体装置、薄膜半導体装置の製造方法 |
| CN1301550C (zh) * | 2003-09-26 | 2007-02-21 | 统宝光电股份有限公司 | 制作互补式薄膜晶体管的方法 |
| US8486790B2 (en) | 2011-07-18 | 2013-07-16 | United Microelectronics Corp. | Manufacturing method for metal gate |
| JP6771669B2 (ja) * | 2017-05-31 | 2020-10-21 | 三菱電機株式会社 | 半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5112764A (en) * | 1990-09-04 | 1992-05-12 | North American Philips Corporation | Method for the fabrication of low leakage polysilicon thin film transistors |
| CN1107254A (zh) * | 1993-11-30 | 1995-08-23 | 株式会社日立制作所 | 制造半导体集成电路的方法和设备 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4309259A (en) * | 1980-05-09 | 1982-01-05 | Motorola, Inc. | High pressure plasma hydrogenation of silicon tetrachloride |
| JPS6461062A (en) * | 1987-09-01 | 1989-03-08 | Ricoh Kk | Manufacture of thin film transistor |
| JPH0644573A (ja) * | 1990-12-19 | 1994-02-18 | Ricoh Co Ltd | 光軸制御装置 |
| US5250444A (en) * | 1992-02-21 | 1993-10-05 | North American Philips Corporation | Rapid plasma hydrogenation process for polysilicon MOSFETs |
| JP2536426B2 (ja) * | 1993-09-21 | 1996-09-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5508227A (en) * | 1994-06-08 | 1996-04-16 | Northeastern University | Plasma ion implantation hydrogenation process utilizing voltage pulse applied to substrate |
| JP3348531B2 (ja) * | 1994-07-08 | 2002-11-20 | ソニー株式会社 | 薄膜トランジスタの水素化方法および薄膜トランジスタの形成方法 |
-
1995
- 1995-10-31 JP JP7282955A patent/JP2978746B2/ja not_active Expired - Fee Related
-
1996
- 1996-10-25 US US08/736,933 patent/US5776804A/en not_active Expired - Fee Related
- 1996-10-31 CN CN96121673A patent/CN1076877C/zh not_active Expired - Fee Related
- 1996-10-31 KR KR1019960050597A patent/KR100267590B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5112764A (en) * | 1990-09-04 | 1992-05-12 | North American Philips Corporation | Method for the fabrication of low leakage polysilicon thin film transistors |
| CN1107254A (zh) * | 1993-11-30 | 1995-08-23 | 株式会社日立制作所 | 制造半导体集成电路的方法和设备 |
Non-Patent Citations (1)
| Title |
|---|
| JPN.J.APPL.PHYS.VOL.34(1995)PT .1,NO2B 1995.2.1 DHARAM PAL GONATHANET,HIGH PERFORMANCE BOTTOM GATE TFTS BY EXCIMER LASER CRYSTALL IZATION AND POST HD * |
Also Published As
| Publication number | Publication date |
|---|---|
| US5776804A (en) | 1998-07-07 |
| KR100267590B1 (ko) | 2000-10-16 |
| JPH09129889A (ja) | 1997-05-16 |
| CN1154001A (zh) | 1997-07-09 |
| JP2978746B2 (ja) | 1999-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1310335C (zh) | 薄膜晶体管及其制造方法 | |
| CN1094652C (zh) | 制造具有结晶半导体膜的半导体器件的方法 | |
| CN1182570C (zh) | 场效应晶体管的制造方法 | |
| CN1638043A (zh) | 制造多晶硅薄膜的方法及用其制造晶体管的方法 | |
| CN1815743A (zh) | 半导体器件及其制造方法 | |
| CN1076877C (zh) | 不残留氢的非单晶薄膜晶体管的半导体器件的制造方法 | |
| CN1719582A (zh) | 制备多晶硅薄膜的方法以及用其制备半导体器件的方法 | |
| CN1259694C (zh) | 半导体衬底生产方法及半导体衬底和半导体器件 | |
| Suzuki | Flat panel displays for ubiquitous product applications and related impurity doping technologies | |
| JP2001189275A (ja) | 半導体膜形成方法及び薄膜半導体装置の製造方法 | |
| CN101930995A (zh) | 使用锗/铝形成的绝缘栅双极晶体管的集电极及其制造方法 | |
| CN1825600A (zh) | 半导体器件 | |
| JP2004288864A (ja) | 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器 | |
| JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
| CN1110074C (zh) | 半导体器件的制造方法 | |
| JP3210568B2 (ja) | 薄膜トランジスタの製造方法と薄膜トランジスタアレイの製造方法と液晶表示装置の製造方法 | |
| JP3033579B2 (ja) | 薄膜トランジスタの製法 | |
| Miyata et al. | Polycrystalline silicon recrystallized with excimer laser irradiation and impurity doping using ion doping method | |
| KR20060032454A (ko) | 다결정 실리콘 제조방법 | |
| JP3357038B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置の製造方法 | |
| Zeng et al. | A novel two-step laser crystallization technique for low-temperature poly-Si TFTs | |
| JP2773203B2 (ja) | 半導体装置の製造方法 | |
| JP2785173B2 (ja) | Ｍｉｓ型半導体装置 | |
| JP2003282473A (ja) | 半導体装置の製造方法および半導体装置 | |
| Kim et al. | Effects of Solid Phase Crystallization Condition and Gate Insulator Thickness on Device Properties of Poly-Si Thin Film Transistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: NEC ELECTRONICS TAIWAN LTD. Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD. Effective date: 20030418 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20030418 Address after: Kanagawa, Japan Patentee after: NEC Corp. Address before: Tokyo, Japan Patentee before: NEC Corp. |
|
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |