CN1182570C - 场效应晶体管的制造方法 - Google Patents

场效应晶体管的制造方法 Download PDF

Info

Publication number
CN1182570C
CN1182570C CNB011412453A CN01141245A CN1182570C CN 1182570 C CN1182570 C CN 1182570C CN B011412453 A CNB011412453 A CN B011412453A CN 01141245 A CN01141245 A CN 01141245A CN 1182570 C CN1182570 C CN 1182570C
Authority
CN
China
Prior art keywords
effect transistor
gate insulating
insulating film
manufacture method
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB011412453A
Other languages
English (en)
Other versions
CN1341956A (zh
Inventor
����һ
东清一郎
安部大介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1341956A publication Critical patent/CN1341956A/zh
Application granted granted Critical
Publication of CN1182570C publication Critical patent/CN1182570C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

通过低处理温度获得一种高品质的MOS界面和体绝缘特性。本发明的场效应晶体管的制造方法在形成成为有源层的半导体层后，(1)把衬底温度设置在100℃以下形成栅极绝缘膜，以及(2)在含水气氛中热处理栅极绝缘膜。通过在含水气氛中进行热处理，减少绝缘膜界面附近的OH结合，可提高CV特性。

Description

场效应晶体管的制造方法
技术领域
本发明涉及在单晶半导体衬底上形成的器件，例如场效应晶体管、在绝缘体上形成的薄膜晶体管及由此形成的逻辑电路、存储器电路、液晶显示装置和有机EL显示装置等的电子装置中使用的显示像素或作为显示装置驱动电路的构成器件使用的薄膜晶体管等的制造方法。
背景技术
多晶硅等半导体膜广泛应用在薄膜晶体管(下面称为“TFT”)、太阳能电池。尤其，多晶硅(poly-Si)TFT可高速迁移，同时可制作在像玻璃衬底这样透明且绝缘的衬底上。有这种特长的多晶硅TFT可广泛用作液晶显示装置(LCD)、液晶投影仪等的光调制器件或液晶驱动用内置驱动器的构成器件，成功开拓出新的市场。
作为玻璃衬底上制作高性能的TFT的方法，叫作高温处理的制造方法已经实用化。所谓高温处理是使用工序最高温度为1000℃左右的高温的TFT的制造方法中的处理。高温处理的特长是通过硅的固相生长可产生比较优质的多晶硅，通过热氧化形成优质栅极绝缘膜(一般是二氧化硅)和干净的多晶硅—栅极绝缘膜之间的界面。通过高温处理的这些特长，可稳定制造具有高迁移性，而且可靠性高的高性能TFT。
但是，由于使用高温处理，制作TFT的衬底必须能承受1000℃以上的高温热工序。满足该条件的透明衬底目前适当的是石英玻璃。因此，迄今的多晶硅TFT在高价且小的石英玻璃衬底上制成，因成本问题不考虑大型化。固相生长法由于必须要数十小时长时间的热处理，一般有生产率极低的问题。另外，该方法中，由于衬底整个长时间加热出现衬底变形大的问题，考虑到不能使用廉价的大型玻璃衬底，这也妨碍了低成本化。
另一方面，解决高温处理具有的上述缺点，并且可制造高迁移性的多晶硅TFT的是叫作低温处理的技术。所谓低温处理一般是为了使用比较廉价的耐热玻璃衬底而把工序最高温度设置在600℃以下的多晶硅TFT的制造过程。在低温处理中，使用振荡时间很短的脉冲激光器引起硅膜的晶化的激光晶化技术广泛使用。所谓激光晶化说的是利用通过在玻璃衬底上的非晶硅膜上照射高输出的脉冲激光使之瞬时熔化、在将其凝固的过程中结晶的性质的技术。最近，通过在玻璃衬底上的非晶硅膜上边反复照射激元激光束边扫描而制作大面积的多晶硅膜的技术广泛应用起来。作为栅极绝缘膜通过采用等离子体CVD的成膜方法可把二氧化硅(SiO2)成膜，接近实用化。通过这些技术，目前在一边数十厘米左右的大型玻璃衬底上可制作多晶硅TFT。
但是，该低温处理中的问题是在成为有源层的半导体表面和栅极绝缘膜的界面(下面叫作“MOS界面”)上产生高密度的界面能级，这是大幅度左右TFT的迁移性和阈值电压的主要原因。通过1000℃以上的热氧化形成的良好MOS界面的界面能级密度可降低到2×1010(cm-2eV-1)左右，但通过等离子体CVD等在400℃以下的低温下形成绝缘膜的情况下，MOS界面能级密度变为1011～1012(cm-2eV-1)这样的高值。这些界面能级的能量由于位于半导体的能带隙中而容易捕获载流子。
场效应晶体管的情况下，栅电极上施加电压时，在半导体侧诱发由MOS电容器容量确定的载流子。但是，半导体侧，即MOS界面上有缺陷时，诱发的载流子被捕获在这些缺陷中，不能用于传导。结果，施加更高的栅电压，不能引起比缺陷还多的载流子时，得不到漏极电流。这是增高TFT阈值电压的原因。当前由于没有积极抑制上述缺陷的有效方式，造成TFT阈值电压高，或者批次之间的偏差大的结果，这是目前制造处理中的最大问题。
目前低温处理中制造的多晶硅TFT的阈值电压大致是3～4V左右。把阈值电压下降到例如1V左右，则可把TFT制造的电路的驱动电压下降到当前的1/3以下。由于电路消耗功率与驱动电压的2次方成比例，若可把驱动电压降低到1/3以下，可把消耗功率迅速降低到接近目前的1/10。这样一来，可实现适用于例如面向便携信息机器的显示器的超低消耗功率的液晶显示器。为达到这样的目的，力求poly-Si和MOS界面的缺陷面密度一起降低到1010(cm-2eV-1)左右。
发明内容
因此，本发明鉴于上述诸问题而作出，提供一种降低低温处理形成的MOS界面的缺陷、实现多晶硅TFT和电路的特性提高的场效应晶体管的制造方法。
为解决上述问题提供下面的发明。
本发明是一种场效应晶体管的制造方法，包括：在衬底上形成成为有源层的半导体层的工序；把衬底温度设置在100℃以下，在所述半导体层上形成栅极绝缘膜的工序；在含水的气氛中热处理栅极绝缘膜的工序。
这里，所谓“在衬底上形成成为有源层的半导体层的工序”包括通过拉单晶等形成单晶衬底的情况。
例如，热处理所述栅极绝缘膜的工序在100℃以上的温度下实施。例如形成所述栅极绝缘膜的工序禁止对所述衬底加热来实施。例如形成所述栅极绝缘膜的工序边把衬底冷却到室温以下边实施。例如栅极绝缘膜用等离子体CVD法形成。例如栅极绝缘膜用微波等离子体CVD法形成。
再一发明是一种场效应晶体管的制造方法，包括：在衬底上形成成为有源层的半导体层的工序；把衬底温度设置在100℃以下，在所述半导体层上形成第一级栅极绝缘膜的工序；把衬底温度设定到100℃以上形成第二级栅极绝缘膜的工序。
这里第一级栅极绝缘膜和第二级栅极绝缘膜通过形成条件或成膜方法不同的成膜工序形成。例如通过改变成膜中温度和放电功率的成膜方法形成的栅极绝缘膜按其先后区分为第一级栅极绝缘膜和第二级栅极绝缘膜。
例如还包括在形成第一级栅极绝缘膜后，在含水的气氛中热处理该第一级栅极绝缘膜的工序。例如热处理栅极绝缘膜的工序在100℃以上的温度下实施。例如形成第一级栅极绝缘膜的工序禁止对所述衬底加热来实施。例如形成第一级栅极绝缘膜的工序边把衬底冷却到室温以下边实施。例如形成第一级栅极绝缘膜的工序用等离子体CVD法实施。例如形成第一级栅极绝缘膜的工序用微波等离子体CVD法实施。例如形成第二级栅极绝缘膜的工序用使用TEOS气体的等离子体CVD法实施。
附图说明
图1是表示本发明的场效应晶体管的制造方法的工序剖面图(其中之一)；
图2是表示本发明的场效应晶体管的制造方法的工序剖面图(其中之二)；
图3是说明激光晶化时的激光照射方法的图；
图4是激光晶化时的激光照射方法的说明图；
图5是表示本发明形成的MOS界面的界面能级密度对衬底温度的依赖性的图；
图6是由本发明的MOS界面形成工序制作的MOS结构的高频C-V特性的曲线图；
图7是由本发明的2级绝缘膜形成工序制作的MOS结构和用单层形成的MOS结构的绝缘耐压特性的曲线图。
具体实施方式
下面根据附图详细说明本发明的实施例之一。图1和图2表示多晶硅TFT的制造工序的剖面图。
<半导体薄膜的形成>(图1：ST1)
为实施本发明，通常衬底101上形成下保护层102，在其上形成半导体层103，从而说明该一连串的方法。
作为适用本发明的衬底101，可使用金属等的导电物质、碳化硅(SiC)、氧化铝(Al2O3)、氮化铝(AlN)等的陶瓷材料、熔融石英、玻璃等的透明或不透明绝缘物质、硅晶片等的半导体物质以及加工它的LSI衬底等。半导体层103直接或经下保护层102、下电极(未示出)等层叠在衬底上。硅晶片等的单晶衬底可原样用作成为有源层的半导体层103。
作为下保护层102，可使用氧化硅膜(SiOx：0＜x≤2)、氮化硅膜(Si3Nx：0＜x≤4)等的绝缘物质。将TFT等的薄膜半导体装置制作在通常的玻璃衬底上的情况下，半导体层的掺杂控制很重要。这种情况下，最好是在玻璃衬底中包含的钠(Na)等的可迁移离子不混入半导体层中的情况下在形成下保护层后层叠半导体层。这种情况在以各种陶瓷材料作为衬底的情况下也一样。下保护膜防止在陶瓷中添加的烧结辅助材料等的杂质扩散及混入半导体部中，把金属材料等的导电材料用作衬底，并且半导体层与金属衬底必须电绝缘的情况下，为确保绝缘性，下保护层必不可少。另外，半导体衬底或LSI器件上形成半导体膜时，晶体管之间和布线之间的层间绝缘膜同时成为下保护层。
下保护层首先把衬底在纯水、酒精等有机溶剂中洗净后，在衬底上采用常压化学气相淀积法(APCVD法)、低压化学气相淀积法(LPCVD法)、等离子体化学气相淀积法(PECVD法)等的CVD法或溅射法等形成。作为下保护层使用氧化硅膜时，通过常压化学气相淀积法例如将衬底温度设置在250到450℃以单硅烷(SiH4)和氧为原料层叠。在等离子体化学气相淀积法和溅射法中将衬底温度设置在室温到400℃左右。下保护层的膜厚为防止来自衬底的杂质元素的扩散和混入必须十分厚，例如必须最小为100nm以上。考虑批次间和衬底间的偏差，下保护层的膜厚最好是200nm以上，若为300nm左右，可充分实现作为保护膜的功能。下保护层在IC器件之间兼用作连接它们的布线层的层间绝缘膜的情况下，通常为400nm到600nm左右的膜厚。绝缘膜太厚时，生成绝缘膜的应力引起的裂缝。因此，最大膜厚最好在2μm左右。考虑生产率的要求强烈时，绝缘膜上限是1μm左右。
接着说明半导体层103。作为本发明适用的半导体层，除硅(Si)、锗(Ge)等第四族单质半导体膜外，还有硅锗(SixGe1-x：0＜x＜1)、硅碳(SixC1-x：0＜x＜1)、锗碳(GexC1-x：0＜x＜1)等第四族元素的复合体的半导体膜、镓砷(GaAs)、铟锑(InSb)等第三族元素和第五族元素的复合体的化合物半导体膜，或者镉硒(CdSe)等的第二族元素和第六族元素的复合体的化合物半导体膜。或者可把变更为硅锗镓砷(SixGeyGazAsz：x+y+z＝1)的复合化合物半导体膜或在这些半导体膜中添加磷(P)、砷(As)、锑(Sb)等的施主元素的N型半导体膜或添加硼(B)、铝(Al)、镓(Ga)、铟(In)等的受主元素的P型半导体膜中用于本发明。这些半导体膜通过APCVD法、LPCVD法、PECVD法等的CVD法或者溅射法等或蒸镀法等的PVD法形成。作为半导体膜适用硅膜的情况下，用LPCVD法把衬底温度设置为从400℃左右到700℃左右，以双硅烷(Si2H6)等为原料层叠。通过PECVD法以单硅烷(SiH4)等为原料把衬底温度设置为从100℃左右到500℃左右可进行层叠。使用溅射法将衬底温度设置在从室温到400℃左右。这样层叠的半导体膜的初始状态(as-deposited)中，有非晶体、混合晶体、微晶体或多晶体等各种状态，但本发明中初始状态无论哪种都可以。本说明书中不只把非晶的晶化、而且包括多晶和微晶的再结晶统称作晶化。半导体膜厚在将其用于TFT时最好是20nm到100nm左右。
<半导体薄膜的激光晶化>(图1：ST2、图3、图4)
衬底101上形成下保护层和半导体层后，该半导体层通过激光照射(激光104)晶化。通常，用LPCVD法、PECVD法等CVD法层叠的硅膜表面多以自然氧化膜覆盖。因此，照射激光之前，需要除去该自然氧化膜。因此，例如有浸渍到氟酸溶液中湿式蚀刻方法、在包含氟元素的等离子体中的干式蚀刻方法等。
接着，把形成半导体层103的衬底101放置到激光照射室中。激光照射室可部分设置石英窗口，将室内排气成真空后从该石英窗口照射激光104。
这里说明激光。希望激光104由半导体层103的表面强烈吸收，而在其正下方的下保护层102和衬底101上几乎不吸收。因此，作为激光最好是紫外区域或具有其附近的波长的激元激光、氩离子激光、YAG激光高谐波等。将半导体薄膜加热到高温的同时，为防止损坏衬底，需要大功率短时间的脉冲振荡。所以，上述激光中，最适当的是氙氯(XeCl)激光(波长308nm)、氪氟(KrF)激光(波长248nm)等的激元激光。
接着，参考图3说明激光的照射方法。图3是作为激光照射对象的衬底200的平面图。
激光脉冲的强度的半宽例如是10ns到500ns的极短时间。激光照射在将衬底200的温度从室温(例如25℃)升高到400℃左右期间，在环境真空度为10-4Torr到10-9Torr左右的真空下进行。照射一次激光的照射面形状为对角线为5mm到60mm左右的正方形或长方形。
下面说明使用通过一次激光照射可使例如8mm的正方形面积晶化的光束的情况。在位置201照射一次激光以后，相对衬底200把激光向水平方向偏离一定量203。该位置202中，再次引起一次激光照射。通过连续反复照射并扫描，可对应于大面积的衬底。每次照射移动的距离是照射区域的1％到99％左右(例如50％，在前面的例子中为4mm)。最初在水平方向(X方向)扫描后，向垂直方向(Y方向)偏离适当量204，再次在水平方向上(X方向)每偏离规定量203并扫描，后面反复该扫描，进行遍及衬底整个面的第一次激光照射。该第一次激光照射的能量密度最好在50mJ/cm2到600mJ/cm2左右的范围内。在第一次激光照射结束之后，根据需要对整个衬底进行第二次激光照射。在进行第二次激光照射时，其能量密度最好比第一次高，可以在100mJ/cm2到1000mJ/cm2左右。扫描方法与第一次激光扫描相同，在Y方向和X方向上每次偏离适当量来扫描正方形照射区域。另外，必要时可进行能量密度更高的第三次或第四次激光照射。使用这样的多级激光照射方法，则可完全消除激光照射区域端部引起的偏差。在一级照射中，激光照射按总体不损伤半导体膜的程度的能量密度进行。
除图3的扫描以外，例如图4所示，将照射区域形状302相对激光301的衬底300设置成宽度为100微米以上、长度为10cm以上的条形，扫描该条形激光进行晶化。这是，每次照射的光束的宽度方向的重叠有例如光束宽度的5％到95％左右。光束宽度为100微米、每个光束的重叠度为90％时，每次照射光束行进10微米，所以衬底300上的同一点受到10次激光照射。通常，为在整个衬底上均匀晶化半导体膜，希望至少照射5次以上的激光，因此，每次照射的重叠度要求在80％以上。为确实得到高晶化的多晶膜，同一点照射10次到30次左右的情况下，重叠度最好调整到90％至97％。通过使用线性光束，通过一个方向的扫描可使得更宽的面积晶化，所以与上述的正方形光束相比，优点是提高吞吐量(throughput)。
<半导体薄膜的等离子体处理>(图1：ST3)
激光晶化后的多晶硅膜中存在1018(cm-3)的高密度缺陷。这是由于激光晶化以极高的速度晶化生长，尤其晶界上局部存在很多缺陷。这些缺陷主要是硅的未结合键(悬空的链)。未结合键通常为中性，但具有捕获载流子而带电的特性。这些缺陷高密度地存在于多晶硅膜中，则使TFT操作时，场效应诱发的载流子每每被缺陷捕获，从而源—漏电极之间不流过电流。结果，必须施加更高的栅极电压，导致阈值电压的上升。为防止这一点，通过上述激光晶化工序(参考图3，图4)结束全面晶化后，由真空机械手将衬底移送到等离子体处理室中，在该室中经质流控制导入氧、氢、氮气体，通过平行平板RF电极在样品整个表面进行等离子体放电105。这里，气压例如调整为1Torr左右。等离子体产生另外也可通过诱发耦合型RF放电、ECR放电、直流放电或得到热灯丝带来的热电子的电离产生。激光晶化后的多晶硅膜上在衬底温度为250℃下实施5秒到300秒的氢等离子体处理，把膜中的缺陷密度急剧降低到1016(cm-2eV-1)，得到电特性优良的多晶硅膜。
氢在硅膜中的扩散速度极快，所以若是50nm左右的膜厚的多晶硅，则处理时间160秒左右即可，氢原子半径小，到达多晶硅膜的深位置，即底层的界面处，可短时间内有效地钝化缺陷。氢等离子体依赖于衬底温度产生硅蚀刻模式的效果。为避免这一点，衬底温度需要保持在100到400℃。为缩短工序的制造(tact)时间，例如进行激光晶化后，由真空机械手将衬底移动到另外的真空室，有效进行所述氢、氧、氮等离子体处理。
作为降低缺陷的处理，根据上述理由适用氢等离子体，但另外，也可通过氧等离子体、氮等离子体、氟等离子体等的等离子体处理减少缺陷。
<第一级绝缘膜形成>(图1：ST4)
通过上述工序可实现多晶硅的高品质化，但更重要的处理是形成高品质MOS界面的工序。该工序是在多晶硅表面上存在的硅原子上结合好的氧原子降低界面能级密度的工序。
硅膜表面上存在1015(cm-2)的结合键，所以它们与SiO2形成纯粹的化学结合是很重要的。为使TFT晶体管特性良好，界面能级密度必须抑制到1010(cm-2)。即对于10万个硅结合键仅许可有1个缺陷。后面的结合键必须与氧原子顺序正确地结合，这一点很严格。原来的等离子体CVD处理中，该界面能级密度不能全部控制到1012(cm-2eV-1)。
本发明中，半导体层上形成栅极绝缘膜的工序中，在100℃以下处理。通过等离子体CVD，等离子体中的活性氧激发(radical)SiH4气体分解，以气相形成SiO2，将其层叠在衬底上。这样的反应中在任何气氛下层叠的SiO2在半导体表面都和硅作化学结合，产生良好的界面。但是，根据在成膜气氛中存在的氧的活性种类层叠SiO2的同时，进行半导体表面的氧化。这里所谓氧化是指原子层1层水平以下的现象。硅氧化时，体积增大1.5倍，所以氧化的Si-SiO2结合产生局部应力。这是界面能级的主要成因。因此，对于通过层叠SiO2形成良好的Si-SiO2结合的比例而言，在通过氧化形成的Si-SiO2结合的比例增加时，结果形成具有高界面能级的MOS界面。若定量说明，则界面上存在的硅结合键大体1015(cm-2)都通过层叠SiO2形成良好结合。但是，若其中的1010(cm-2)以上的Si-SiO2结合通过硅氧化形成时，这完全成为界面能级。即，105分之一的概率，即10万个中有1个用Si-SiO2结合引起氧化时，也产生不能忽视的界面能级。这样的界面形成结构当然是在成膜初始阶段引起的。即，半导体上层叠SiO2的同时，引起所述氧化过程。本发明展示该界面形成结构的同时，也展示了通过前面所述的氧化形成的界面能级密度的活化能量非常大。换言之，根据衬底温度可控制界面能级密度。
图5是表示绝缘膜形成时的衬底温度Ts与界面能级密度Dit(cm-2eV-1)的含水气氛中的热退火时间的依赖性的实验结果。从该结果可知，含水气氛中热退火可降低相当的界面能级，但该处理不能修复已经氧化的结合，但是，通过降低成膜时的衬底温度，可急剧降低硅表面上的氧化概率。这表明界面引起的氧化强烈依赖于衬底温度，即衬底温度越高，越容易引起氧化。从图5看到，通过将衬底温度设置到100℃以下(例如室温R.T.)，可将界面能级密度降低到1×1011(cm-2eV-1)左右。将衬底温度设置到100℃左右，那么由于能够降低作为等离子体CVD的反应的副产品的OH结合在绝缘膜中的产生，可确保平带电压的移动和绝缘膜的可靠性，因而可提供实用上的良好条件。在不加热衬底的条件下也可成膜。根据这个方法，由于装置结构简单，制造成本方面非常有利，衬底温度的调整不需要了，所以处理的吞吐量高。并且，该方法中，提供8×1010(cm-2eV-1)的良好界面能级密度。通过等离子体CVD的成膜，引起从等离子体向衬底传输热量，衬底温度自然上升，所以积极将衬底控制到低温是有效的。即，通过将衬底温度冷却到室温或室温以下，可提供更良好的界面能级密度。从图5可见，在室温下有3×1010(cm-2eV-1)的界面能级密度，在将衬底冷却到-50℃下，可提供1×1010(cm-2eV-1)的界面能级密度。这些界面能级密度值与在用热氧化膜形成绝缘膜时提供的界面能级密度值相同。即，通过降低形成绝缘膜时的衬底温度，即使低温，也能形成非常优良的MOS界面。通过使用这样的超高品质MOS界面，可把场效应晶体管的阈值电压想将到1V左右。由此，实现超低消耗功率的电路。
以上这样的界面控制技术尤其在通过等离子体形成绝缘膜时很重要。这是由于在减压下产生大量的氧活性种类。即，控制这些氧活性种类在半导体表面上以极高概率引起的氧化过程本质上是使用等离子体形成MOS界面。
另外，使用微波放电的等离子体CVD中，界面能级密度降低效果非常显著。这是由于一般地微波放电等离子体等有等离子体密度高的优点，反之，由于在10-3Torr左右的比较低的压力下生成，等离子体中的电子平均自由程长，促进高次分解。即与氧分子激发相比(radical)，反应主体是原子态氧、激发态氧，这些在界面氧化方面是非常有活性的。因此，使用微波放电等离子体的绝缘膜形成中，通过下降衬底温度成膜。可急剧降低界面能级密度。
具体的工序是例如将通过激光晶化形成的多晶硅膜在真空中连续地氢等离子体处理，之后不破坏真空向绝缘膜形成室中作真空运送。真空室中把衬底调温到100℃以下，将环境真空度真空排气至10-6Torr级。这种状态下，向真空室流入氧气和单硅烷气体(SiH4)。为稳定放电，采用He气稀释的方法。一般地，氧气流量为单硅烷气体流量的5倍以上。这种状态下，产生等离子体放电，形成SiO2膜(绝缘膜)106。作为放电形态，有平行平板RF放电、ICP放电、ECR放电等，作为电源可使用RF电源、VHF、UHF电源、微波源。以上是第一级绝缘膜的形成工序。
<退火工序>(图1：ST5)
本发明中在经过绝缘膜形成工序ST4后将衬底从真空装置取出，在100℃以上的衬底温度下，在含水的气氛中进行加热处理。所述工序ST4中在低的衬底温度下形成的绝缘膜106多包含作为反应副产品的Si-OH结合，由于体(bulk)绝缘膜特性差，对其进行改善是该工序的目的。尤其，对于和半导体表面交换载流子的程度而言，MOS界面附近存在的绝缘膜中的缺陷也对MOS界面能级产生影响。
图6表示绝缘膜成膜后实施所述退火后的CV特性。OH结合多存在于绝缘膜的界面附近，则其对界面特性产生不良影响。导致大绝缘膜耐压性降低。但是通过在100℃以上的水蒸气气氛中实施热处理，可急剧降低该Si-OH结合。这个效果很大，从图6可看出。由此，本发明中，可确保界面能级的急剧降低和绝缘耐压、可靠性。
<器件分离工序>(图2：ST6)
通过上述的激光晶化、等离子体处理、MOS界面形成的真空中连续处理形成极高品质的MOS结构。接着，为将TFT器件之间电绝缘而隔离器件。
这里，如图2的ST6所示，绝缘膜106和多晶硅层103连续蚀刻。例如，绝缘膜106上通过光刻形成图形后，通过湿式蚀刻或干式蚀刻蚀刻作为绝缘膜106的SiO2。随后，通过干式蚀刻蚀刻多晶硅层103。这里，由于蚀刻SiO2和poly-Si膜2层，必须注意蚀刻后的边缘形状不能为帽沿状。
<第二级栅极绝缘膜形成>(图2：ST7)
形成岛状绝缘膜106和多晶硅层103后，在衬底整个面上形成栅极绝缘膜107。作为栅极绝缘膜的成膜方法，例如可使用ECR等离子体CVD法、平行平板RF放电等离子体CVD法等。再次通过氧激发蒸镀SiO形成绝缘膜。但是，该第二级形成的绝缘膜在台阶覆盖性差时，引起台阶部分的电短路，成为耐压降低的原因。因此，台阶覆盖性优良的成膜方法例如以TEOS和氧为原料气体的等离子体CVD是有效的。
第一级形成的绝缘膜由于在低温形成，绝缘耐压变低的倾向增强。但是若使用本发明展示的2级绝缘膜形成法，作为第二级通过在100℃以上的衬底温度下形成绝缘膜，可提高整个绝缘膜的绝缘耐压性。
图7是调查仅通过第一级绝缘膜成膜(衬底温度为100℃)的绝缘膜的耐压性时(单层)和调查也进行第二级绝缘膜成膜(衬底温度为300℃、TEOS…O2)之后2层结构绝缘膜(双层)的耐压时的比较结果。从这里可见，通过本发明展示的2级绝缘膜形成法，绝缘膜的耐压性可改善到实用上的7(MV/cm)左右。这样，使用MOS界面形成和体绝缘膜形成方面不同的绝缘膜形成法，可实现通过原来的低温处理得不到的优良的MOS界面特性和体绝缘膜特性二者。
<以后的工序>
接着，如图2的ST8所示，成为栅电极108的薄膜通过PVD或CVD法等层叠。栅电极的材质电阻低，对于350℃的热工序稳定，适合例如钽、钨、铬等的高融点金属。通过离子掺杂形成源区、漏区时，为防止氢的穿槽，该栅电极的膜厚需要在700nm左右。所述高融点金属中，所谓即使用700nm的膜厚成膜也使得膜应力不引起断裂的材料，例如最好适用钽。
层叠成为栅电极的薄膜后，进行构图，接着在半导体膜中注入杂质离子形成源区、漏区109、110。此时由于栅电极成为离子注入的掩模，沟道成为仅在栅电极之下形成的自对准结构。杂质离子注入采用的方法是使用质量非分离型离子注入装置注入注入杂质元素的氢化物和氢的离子掺杂法和使用质量分离型离子注入装置仅注入希望的杂质元素的离子浇注法两种。作为离子掺杂法的原料气体，使用在氢中稀释的浓度为0.1％到10％左右的磷化氢(PH3)和硼化氢(B2H6)等的注入杂质元素的氢化物。离子浇注法中，在仅注入希望的杂质元素后接着注入氢离子(质子和氢分子离子)。如前所述，为稳定保持MOS界面和栅绝缘膜，离子掺杂法和离子浇注法中离子注入时的衬底温度最好在350℃以下的低温。另一方面，为了通常在350℃以下的低温中可稳定进行注入杂质的活化(本说明书中将其称为低温活化)，离子注入时的衬底温度最好在200℃以上。为调整晶体管的阈值电压，进行沟道掺杂或在制成LDD结构的状态下确实对低浓度注入的杂质离子进行低温活化，离子注入时的衬底温度需要在250℃以上。这样，在衬底温度高的状态下进行离子注入时，随着半导体膜的离子注入在结晶破坏的同时发生再结晶，结果防止离子注入部的非晶化。即，离子注入的区域在注入后依然残留结晶质，即使之后的活化温度变为350℃以下的低温，可进行注入离子的活化。制作CMOS、TFT时，使用聚合树脂等适当掩模材料交替用掩模覆盖NMOS或PMOS之一，根据上述方法进行各自的离子注入。
作为杂质的有效活化法，有照射激元激光的激光活化。这是通过经绝缘膜照射激光熔融固化源区、漏区的掺杂多晶硅，使杂质活化的方法。
接着，如图2的ST9所示，在源区、漏区上打出接触孔，通过PVD法、CVD法等形成源区、漏区取出电极111、112，完成薄膜晶体管。
(实施例)
通过本发明的实施例的制造方法制造场效应晶体管。衬底101和下保护层102如上述准备。这里，作为衬底101的一例使用300mm×300mm的正方形的通用无碱玻璃。
首先在衬底101上形成绝缘物质的下保护层102。这里，衬底温度为150℃，用ECR-PECVD法层叠200nm膜厚的氧化硅膜。
接着层叠成为薄膜晶体管的有源层的纯硅膜等的半导体层103。半导体膜厚为50nm左右。本实施例中，使用高真空型LPCVD装置流过200SCCM的原料气体双硅烷(Si2H6)，在425℃的层叠温度下层叠非晶硅膜103。首先在高真空型LPCVD装置的反应室为250℃的状态下，在反应室内部配置多块(如17块)衬底，其表面侧向下。之后，开始涡轮分子泵的旋转。涡轮分子泵实现恒定旋转后，反应室内的温度经大约1小时从250℃上升到425℃的层叠温度。升温开始后的最初的10分钟反应室中气体未却步全部反应室内的平衡压力是3.0×10-3Torr。到达层叠温度后，流过200SCCM的原料气体双硅烷(Si2H6)，同时流过1000SCCM的纯度为99.9999％以上的稀释用氦气(He)。层叠刚开始后的反应室内压力大概为0.85Torr。层叠进行同时，反应室内的压力慢慢上升，层叠结束之前的压力大概是1.25Torr。同样，层叠的硅膜103除衬底的周围约7mm外的286mm的区域内，其膜厚变动在±5％以内。
接着，在激光晶化之前，把非晶硅膜浸渍到氟酸溶液中，蚀刻掉半导体膜103上的自然氧化膜。一般地，露出硅膜的表面非常不稳定，容易与保持硅膜的气氛物质发生反应。因此，进行激光照射前的处理中不只简单去除自然氧化膜，还需要稳定露出的硅膜表面。因此，希望进行氟酸溶液的处理。在实施例中，氟酸与纯水的混合比为1∶30。在该氟酸溶液中约浸渍20到30秒后。马上在纯水中进行10到20分钟的清洗。随后，通过旋涂机去除纯水。这样，硅膜表面成为以氢原子终止的稳定表面。
接着，照射激光。本实施例中，照射氙氯(XeCl)激元激光(波长308nm)。激光脉冲强度半宽(对于时间的半值宽)为25ns。把衬底设置在激光晶化室中后，进行真空排气。真空排气后衬底温度上升到250℃。一次激光照射面积为10mm的正方形，照射面的能量密度是160mJ/cm2。将该激光每90％地重叠(即每次照射错开1mm)错开来反复照射(参考图3)。这样，使一边为300mm的衬底整体的非晶晶化。用同样的照射方法进行第二次激光照射。第二次激光照射以180mJ/cm2的能量密度进行。反复进行照射，第三次、第四次每一次增加20mJ/cm2的能量密度，最终能量密度达到440mJ/cm2而结束激光照射。这里照射超出450mJ/cm2的激光照射能量密度的高能量时，由于引起p-Si的晶粒微晶化，故应避免这以上的能量照射。
接着，把该衬底在保持真空的状态下输送到等离子体处理室，该室内导入氢气。本例子中，经质流控制导入99.9999％氢气，室内压力调整到1Torr。这种状态下，向平行平板电极施加13.56MHz的RF进行放电。氢引起激光晶化poly-Si膜中的缺陷弥补。衬底温度为250℃、投入的RF功率为3W/cm2。氢在非常短的时间中扩散到膜中，所以在160秒的处理中有效地弥补尤其是存在于多晶硅膜的深处和底层的界面上的缺陷。
接着原样保持真空，将衬底100输送到绝缘膜形成室。衬底输送结束后，把室内排气到10-6Torr级的真空度。在此将衬底冷却到-100℃。
其间，室内以流量比1∶6导入双硅气烷气体和氧气，室内压力调节到2×10-3Torr。若衬底温度稳定，开始ECR放电，开始绝缘膜的成膜。投入的微波功率为1kW，微波从导入窗口与磁力线平行地导入。从导入窗口到20cm的位置上有ECR点。成膜按100(nm/min)的成膜速度进行。由此，形成30nm的第一层的栅绝缘膜106。
接着，从真空室取出衬底，将其设置在330℃的饱和水蒸汽气氛中，进行90分钟热处理。进行多晶硅层103和第一层绝缘膜106的连续蚀刻。随后，在本实施例中以平行平板型rf放电PECVD法以350℃作为衬底温度层叠70nm的第二层绝缘膜107。作为原料气体，得到的是TEOS(Si-(O-CH2-CH3)4)和氧气(O2)的混合气体。接着，用PVD法或CVD法等层叠成为栅电极108的薄膜。通常栅电极和栅布线用同一材料同一工序做成。该材质电阻低、针对350℃左右的热工序稳定。本实施例中，通过溅射法形成膜厚600nm的钽薄膜。形成钽薄膜时的衬底温度为180℃，作为溅射气体，使用含6.7％的氩气。同样形成的钽薄膜结晶结构为α结构，其比电阻大概为40μΩcm。层叠成为栅电极的薄膜后，进行构图，接着在半导体膜中进行杂质离子诸如，形成源区、漏区109、110和沟道区域。此时，栅电极108成为离子注入的掩模，所以沟道成为仅在栅电极的下面形成的自对准结构。作为离子掺杂法的原料气体，使用在氢气中稀释的浓度为0.1％到10％左右的磷化氢(PH3)和硼化氢(B2H6)等的注入杂质元素的氢化物。本实施例中指的是形成NMOS，使用离子掺杂装置以100keV的加速电压诸如在氢气中稀释的浓度为5％的磷化氢(PH3)。包含PH3 +和H2 +离子的全部离子注入量为1×1016cm-2。
随后，在源区、漏区中打开接触孔，用PVD法、CVD法等形成源区、漏区取出电极111、112，完成薄膜晶体管。
已有技术中，形成高品质的MOS界面的有效处理不明确。但是，以上所述的状态下，通过使用本发明的场效应晶体管的制造方法，可形成极高品质的MOS界面。结果，可制造高迁移率、低阈值电压的场效应晶体管，可实现超低消耗功率电路。

Claims (15)

1.一种场效应晶体管的制造方法，包括：
在衬底上形成成为有源层的半导体层的工序；
把衬底温度设置在100℃以下，在所述半导体层上形成栅极绝缘膜的工序；
在含水的气氛中热处理所述栅极绝缘膜的工序。
2.根据权利要求1的场效应晶体管的制造方法，其特征在于热处理所述栅极绝缘膜的工序在100℃以上的温度下实施。
3.根据权利要求1的场效应晶体管的制造方法，其特征在于形成所述棚极绝缘膜时，禁止对所述衬底加热。
4.根据权利要求1的场效应晶体管的制造方法，其特征在于形成所述栅极绝缘膜的工序在把所述衬底冷却到室温以下时实施。
5.根据权利要求1至4之一的场效应晶体管的制造方法，其特征在于所述栅极绝缘膜用等离子体CVD法形成。
6.根据权利要求1至4之一的场效应晶体管的制造方法，其特征在于所述栅极绝缘膜用微波等离子体CVD法形成。
7.根据权利要求1的场效应晶体管的制造方法，其特征在于所述棚极绝缘膜的界面能级密度为1×1011cm-2eV-1或以下。
8.一种场效应晶体管的制造方法，包括：
在衬底上形成成为有源层的半导体层的工序；
把衬底温度设置在100℃以下，在所述半导体层上形成第一级栅极绝缘膜的工序；
把所述衬底温度设定到100℃以上形成第二级栅极绝缘膜的工序。
9.根据权利要求8的场效应晶体管的制造方法，其特征在于还包括在形成所述第一级棚极绝缘膜后，在含水的气氛中热处理该第一级棚极绝缘膜的工序。
10.根据权利要求9的场效应晶体管的制造方法，其特征在于热处理所述栅极绝缘膜的工序在100℃以上的温度下实施。
11.根据权利要求8的场效应晶体管的制造方法，其特征在于形成所述第一级棚极绝缘膜时，禁止对所述衬底加热。
12.根据权利要求8的场效应晶体管的制造方法，其特征在于形成所述第一级栅极绝缘膜的工序在把所述衬底冷却到室温以下时实施。
13.根据权利要求8至12之一的场效应晶体管的制造方法，其特征在于形成所述第一级栅极绝缘膜的工序用等离子体CVD法实施。
14.根据权利要求8至12之一的场效应晶体管的制造方法，其特征在于形成所述第一级栅极绝缘膜的工序用微波等离子体CVD法实施。
15.根据权利要求8的场效应晶体管的制造方法，其特征在于形成所述第二级棚极绝缘膜的工序用使用TEOS气体的等离子体CVD法实施。
CNB011412453A 2000-09-04 2001-09-04 场效应晶体管的制造方法 Expired - Lifetime CN1182570C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP267286/00 2000-09-04
JP267286/2000 2000-09-04
JP2000267286 2000-09-04
JP263559/2001 2001-08-31
JP2001263559A JP2002151526A (ja) 2000-09-04 2001-08-31 電界効果トランジスタの製造方法および電子装置
JP263559/01 2001-08-31

Publications (2)

Publication Number Publication Date
CN1341956A CN1341956A (zh) 2002-03-27
CN1182570C true CN1182570C (zh) 2004-12-29

Family

ID=26599187

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB011412453A Expired - Lifetime CN1182570C (zh) 2000-09-04 2001-09-04 场效应晶体管的制造方法

Country Status (4)

Country Link
US (1) US6905920B2 (zh)
JP (1) JP2002151526A (zh)
CN (1) CN1182570C (zh)
TW (1) TW515101B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014131189A1 (zh) * 2013-02-26 2014-09-04 深圳市华星光电技术有限公司 低温多晶硅晶体管的制作方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086792A (ja) * 2001-09-10 2003-03-20 National Institute Of Advanced Industrial & Technology 半導体装置の作製法
US6804502B2 (en) 2001-10-10 2004-10-12 Peregrine Semiconductor Corporation Switch circuit and method of switching radio frequency signals
US7374981B2 (en) * 2003-04-11 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, electronic device having the same, and method for manufacturing the same
KR20050054788A (ko) * 2003-12-06 2005-06-10 삼성전자주식회사 다결정 실리콘 박막 제조 방법 및 이를 적용한트랜지스터의 제조방법
US20050237895A1 (en) * 2004-04-23 2005-10-27 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and method for manufacturing semiconductor device
WO2006030522A1 (ja) * 2004-09-17 2006-03-23 Sharp Kabushiki Kaisha 薄膜半導体装置及びその製造方法
TWI257175B (en) * 2004-11-25 2006-06-21 Chunghwa Picture Tubes Ltd Production of lightly doped drain of low-temperature poly-silicon thin film transistor
US7518196B2 (en) * 2005-02-23 2009-04-14 Intel Corporation Field effect transistor with narrow bandgap source and drain regions and method of fabrication
USRE48965E1 (en) * 2005-07-11 2022-03-08 Psemi Corporation Method and apparatus improving gate oxide reliability by controlling accumulated charge
US20080076371A1 (en) 2005-07-11 2008-03-27 Alexander Dribinsky Circuit and method for controlling charge injection in radio frequency switches
JP2007049128A (ja) * 2005-07-12 2007-02-22 Seiko Epson Corp 製膜装置
JP5098229B2 (ja) * 2006-06-21 2012-12-12 ソニー株式会社 表面改質方法
US7932138B2 (en) * 2007-12-28 2011-04-26 Viatron Technologies Inc. Method for manufacturing thin film transistor
KR100974610B1 (ko) * 2007-12-28 2010-08-06 주식회사 비아트론 박막 트랜지스터 제조방법
US20100053817A1 (en) * 2008-09-04 2010-03-04 Robert Glenn Biskeborn Coated magnetic head and methods for fabrication thereof
KR101880721B1 (ko) * 2011-06-21 2018-07-23 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막 트랜지스터, 유기 발광 디스플레이 장치의 제조 방법, 및 상기 방법에 의해 제조된 유기 발광 디스플레이 장치
JP5917861B2 (ja) * 2011-08-30 2016-05-18 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法
CN102437238A (zh) * 2011-11-30 2012-05-02 晶澳（扬州）太阳能科技有限公司 一种用于晶体硅太阳电池硼掺杂的方法
JP5865751B2 (ja) * 2012-03-27 2016-02-17 株式会社東芝 半導体装置及びその製造方法
US9059212B2 (en) * 2012-10-31 2015-06-16 International Business Machines Corporation Back-end transistors with highly doped low-temperature contacts
CN103915508B (zh) * 2013-01-17 2017-05-17 上海天马微电子有限公司 一种底栅结构的氧化物薄膜晶体管及其制作方法
CN105621347A (zh) * 2014-10-31 2016-06-01 无锡华润上华半导体有限公司 二氧化硅薄膜的制备方法
US11097942B2 (en) * 2016-10-26 2021-08-24 Analog Devices, Inc. Through silicon via (TSV) formation in integrated circuits

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4889817A (en) * 1985-08-08 1989-12-26 Oki Electric Industry Co., Ltd. Method of manufacturing schottky gate field transistor by ion implantation method
TW237562B (zh) * 1990-11-09 1995-01-01 Semiconductor Energy Res Co Ltd
US5424244A (en) * 1992-03-26 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
KR940006273A (ko) * 1992-06-20 1994-03-23 오가 노리오 스태틱램(sram) 장치 및 그 제조방법
JP3437863B2 (ja) * 1993-01-18 2003-08-18 株式会社半導体エネルギー研究所 Ｍｉｓ型半導体装置の作製方法
JP3494304B2 (ja) 1993-02-01 2004-02-09 富士ゼロックス株式会社 薄膜半導体装置の製造方法
US5970384A (en) * 1994-08-11 1999-10-19 Semiconductor Energy Laboratory Co., Ltd. Methods of heat treating silicon oxide films by irradiating ultra-violet light
JPH11274489A (ja) * 1998-03-26 1999-10-08 Toshiba Corp 電界効果トランジスタ及びその製造方法
JP4352473B2 (ja) * 1998-06-26 2009-10-28 ソニー株式会社 半導体装置の製造方法
JP2000114522A (ja) * 1998-10-08 2000-04-21 Toshiba Corp 半導体装置及びその製造方法
JP3199114B2 (ja) * 1998-11-06 2001-08-13 日本電気株式会社 半導体装置の製造方法
JP2000183295A (ja) * 1998-12-16 2000-06-30 Matsushita Electronics Industry Corp 半導体記憶装置及びその製造方法
JP4540142B2 (ja) * 1999-01-19 2010-09-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US6245618B1 (en) * 1999-02-03 2001-06-12 Advanced Micro Devices, Inc. Mosfet with localized amorphous region with retrograde implantation
WO2000063956A1 (fr) * 1999-04-20 2000-10-26 Sony Corporation Procede et dispositif pour realiser un depot de couches minces, et procede pour la production d'un dispositif a semiconducteur a couches minces
US6312793B1 (en) * 1999-05-26 2001-11-06 International Business Machines Corporation Multiphase low dielectric constant material
US6617226B1 (en) * 1999-06-30 2003-09-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US6519197B2 (en) * 2000-08-30 2003-02-11 Micron Technology, Inc. Sense amplifier with improved read access

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014131189A1 (zh) * 2013-02-26 2014-09-04 深圳市华星光电技术有限公司 低温多晶硅晶体管的制作方法

Also Published As

Publication number Publication date
US6905920B2 (en) 2005-06-14
CN1341956A (zh) 2002-03-27
JP2002151526A (ja) 2002-05-24
US20020043691A1 (en) 2002-04-18
TW515101B (en) 2002-12-21

Similar Documents

Publication Publication Date Title
CN1182570C (zh) 场效应晶体管的制造方法
KR100327086B1 (ko) 박막 반도체 장치의 제조방법, 박막 반도체 장치,액정표시장치 및 전자기기
US7183229B2 (en) Semiconductor thin film forming method, production methods for semiconductor device and electrooptical device, devices used for these methods, and semiconductor device and electrooptical device
US7723781B2 (en) Vertical thin-film transistor with enhanced gate oxide
JP3927634B2 (ja) レーザーアニール方法及び薄膜トランジスタの作製方法
JP4200618B2 (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
CN1825600A (zh) 半导体器件
JP2004288864A (ja) 薄膜半導体、薄膜トランジスタの製造方法、電気光学装置及び電子機器
JP3925085B2 (ja) 半導体装置の製造方法、光変調素子の製造方法、および表示装置の製造方法
JP3347340B2 (ja) 薄膜トランジスタの製造方法
JP3680677B2 (ja) 半導体素子製造装置および半導体素子の製造方法
JP2002359192A (ja) 半導体装置の作製方法
JP4200530B2 (ja) 薄膜トランジスタの製造方法
JPH06181313A (ja) 薄膜トランジスタとその製法
JP4123410B2 (ja) 半導体素子の製造方法
JP3911947B2 (ja) 電界効果トランジスタの製造方法
JP2002237598A (ja) 薄膜トランジスタの製造方法
JP2010034463A (ja) レーザアニール装置
JP2004273629A (ja) 薄膜トランジスタの製造方法、電気光学装置および電子機器
JP4337555B2 (ja) 半導体装置の製造方法
JP2004349581A (ja) 薄膜トランジスタの製造方法、電気光学装置及び電子機器
JP2002237600A (ja) 薄膜トランジスタの製造方法
JP2976569B2 (ja) 半導体装置の製造方法
JP2005259818A (ja) 半導体膜の結晶化方法、薄膜トランジスタの製造方法、電気光学装置及び電子機器
JP2005197576A (ja) 薄膜トランジスタの製造方法、電気光学装置及び電子機器

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20041229

CX01 Expiry of patent term