CN105621347A - 二氧化硅薄膜的制备方法 - Google Patents
二氧化硅薄膜的制备方法 Download PDFInfo
- Publication number
- CN105621347A CN105621347A CN201410607222.XA CN201410607222A CN105621347A CN 105621347 A CN105621347 A CN 105621347A CN 201410607222 A CN201410607222 A CN 201410607222A CN 105621347 A CN105621347 A CN 105621347A
- Authority
- CN
- China
- Prior art keywords
- silica membrane
- tensile stress
- preparation
- type ion
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
本发明公开了一种二氧化硅薄膜的制备方法,包括步骤:提供衬底;在所述衬底表面利用等离子体增强化学气相淀积方法形成具有张应力的二氧化硅薄膜;对所述具有张应力的二氧化硅薄膜进行P型离子注入掺杂;对进行P型离子注入掺杂后的具有张应力二氧化硅薄膜进行退火。上述二氧化硅薄膜的制备方法,先利用等离子体增强化学气相淀积方法形成具有张应力的二氧化硅薄膜,并进一步进行P型离子注入掺杂以及退火,能够获得较为稳定的具有张应力的二氧化硅薄膜,有效减缓二氧化硅薄膜由张应力变为压应力的趋势,并使其在一定时间内保持为张应力,从而避免出现由于压应力薄膜造成器件不平整等带来的器件失效的问题。
Description
技术领域
本发明涉及半导体技术领域,特别是涉及一种二氧化硅薄膜的制备方法。
背景技术
微机电系统(Micro-Electro-MechanicalSystem,MEMS)是一种先进的制造技术平台。它是以半导体制造技术为基础发展起来的。在MEMS制造中,由于压应力薄膜易使得MEMS结构层发生形变甚至褶皱,造成器件失效,因此在MEMS制造过程中许多器件要求二氧化硅薄膜具有一定的张应力。但是常规工艺生长出来的二氧化硅薄膜一般呈现为压应力,数值一般在-20~-300MPa之间。在MEMS制造中,虽然目前可以通过改变薄膜的制备条件来获得张应力的二氧化硅薄膜,但是这种薄膜非常不稳定,会在一段时间后缓慢恢复到压应力,并且极易受到后续工艺温度等因素的影响。
发明内容
基于此,有必要针对上述问题,提供一种可以保持二氧化硅薄膜为张应力的二氧化硅薄膜的制备方法。
一种二氧化硅薄膜的制备方法,包括步骤:提供衬底;在所述衬底表面利用等离子体增强化学气相淀积方法形成具有张应力的二氧化硅薄膜;对所述具有张应力的二氧化硅薄膜进行P型离子注入掺杂;对进行P型离子注入掺杂后的具有张应力二氧化硅薄膜进行退火。
在其中一个实施例中,所述在所述衬底表面利用等离子体增强化学气相淀积方法形成具有张应力的二氧化硅薄膜的步骤中的反应气体为硅烷和氧源。
在其中一个实施例中,所述在所述衬底表面利用等离子体增强化学气相淀积方法形成具有张应力的二氧化硅薄膜的步骤中反应温度为250~350摄氏度。
在其中一个实施例中,所述在所述衬底表面利用等离子体增强化学气相淀积方法形成具有张应力的二氧化硅薄膜的步骤中反应功率为0.1~0.5千瓦。
在其中一个实施例中,所述硅烷的流量为0.3~0.5标况毫升每分钟。
在其中一个实施例中,所述对所述具有张应力的二氧化硅薄膜进行P型离子注入掺杂的步骤中,所述P型离子的注入剂量为1×1014~5×1015每平方厘米。
在其中一个实施例中,所述对所述具有张应力的二氧化硅薄膜进行P型离子注入掺杂的步骤中,所述P型离子的注入剂量为1×1014~1×1015每平方厘米。
在其中一个实施例中,所述对所述具有张应力的二氧化硅薄膜进行P型离子注入掺杂的步骤中,所述P型离子注入能量为10~30千电子伏特。
在其中一个实施例中,在其中一个实施例中,所述对进行P型离子注入掺杂后的具有张应力二氧化硅薄膜进行退火的步骤中,退火温度为780~820摄氏度。
在其中一个实施例中,所述对进行P型离子注入掺杂后的具有张应力二氧化硅薄膜进行退火的步骤中,退火时间为1~4小时。
上述二氧化硅薄膜的制备方法,先利用等离子体增强化学气相淀积方法形成具有张应力的二氧化硅薄膜,并进一步进行P型离子注入掺杂以及退火,能够获得较为稳定的具有张应力的二氧化硅薄膜,有效减缓二氧化硅薄膜由张应力变为压应力的趋势,并使其在一定时间内保持为张应力,从而避免出现由于压应力薄膜造成器件不平整等带来的器件失效的问题。
附图说明
图1为一实施例中的二氧化硅薄膜的制备方法的流程图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
如图1所示为一实施例中的二氧化硅薄膜的制备方法,包括以下步骤。
S110,提供衬底。
S120,在衬底表面形成具有张应力的二氧化硅薄膜。
在本实施例中,采用等离子体增强化学气相淀积的方法形成具有张应力的二氧化硅薄膜。使用硅烷(SiH4)与氧源作为反应气体在衬底表面淀积形成具有张应力的薄膜。在本实施例中,氧源为一氧化二氮(N2O,又称笑气)。具体地,将硅烷的流量控制在0.3~0.5sccm(标况毫升每分钟)。反应温度为250~350℃,反应功率则为0.1~0.5KW。在本实施例中,硅烷的流量为0.4sccm,淀积温度控制为300℃,功率则为0.27KW。通过调整硅烷的流量以及淀积时的高频来获得具有张应力的二氧化硅薄膜(PESiO2)。
S130,进行P型离子注入掺杂。
对S120中形成的具有张应力的二氧化硅薄膜进行P型离子注入掺杂,以得到相对稳定的具有张应力的二氧化硅薄膜。具体地,在进行P型离子注入掺杂过程中,P型离子的注入剂量为1×1014~5×1015cm2,注入能量应小于30KEV。在另一实施例中,P型离子的注入剂量为2×1014~5×1015cm2,注入能量为10~30KEV。在一优选的实施例中,P型离子的注入剂量为1×1014~1×1015cm2。在本实施例中,P型离子注入剂量为4×1014cm2,注入能量为10KEV。通过进行低能P型离子注入掺杂,可以使得制备的二氧化硅薄膜具有为理想的张应力。同时,注入能量不宜过低,否则注入机台的束流将无法引出。
S140,退火。
对进行P型离子注入掺杂后的二氧化硅薄膜进行退火。退火设备可以为高温炉管,可以为其他本领域技术人员习知的其他高温退火设备。具体地,退火温度为780~820℃,退火时间为1~4h。在其他的实施例中,退火时间为0.5~2h。在本实施例中,对二氧化硅薄膜进行退火的温度为800℃,时间为2h,且置于氮气环境中。通过进行高温退火,可以使得制备得到的二氧化硅薄膜具有较高且相对稳定的张应力。
为更好的对本方法的效果进行说明,下面通过分片实验的结果来对通过本方法制备获得的二氧化硅薄膜的性能做进一步证明。表1中,“*”代表执行了该步骤,即#1为未经过步骤S130和S140制备得到的二氧化硅薄膜;#2为未经过步骤S140制备得到的二氧化硅薄膜;#3和#4均为采用本方法制备得到的二氧化硅薄膜;#5为仅执行步骤S110、S120以及S140得到的二氧化硅薄膜。由表1可知,#1和#2制备得到的二氧化硅薄膜的张应力在短期内迅速变为压应力。而#5则因未进行步骤S130(即未进行低能P型离子注入掺杂)使得退火后张应力降低5MPA左右,且其张应力随着放置时间也减小得较快。而通过本方法制备得到的#3和#4在退火后薄膜的张应力提高了5MPA左右,且在放置三周后虽然薄膜张应力有所减小,但是仍旧保持了较大张应力。
表1:分片试验结果对比表
条件 | #1 | #2 | #3 | #4 | #5 |
S130:10keV,4E14 | * | * | * | ||
S140:800C,2h,N2 | * | * | * | ||
退火前应力(MPA) | 49.5 | 50.5 | 52.9 | 51.6 | 50.4 |
退火后应力(MPA) | -7.2 | -14 | 56.2 | 57.2 | 45.2 |
放置1周后应力(MPA) | -30 | -42 | 46.2 | 47.8 | 31.7 |
放置2周后应力(MPA) | -47 | -54 | 37 | 41 | 23.5 |
放置3周后应力(MPA) | -59 | -64 | 30.6 | 34.6 | 13.5 |
上述二氧化硅薄膜的制备方法,先利用等离子体增强化学气相淀积方法形成具有张应力的二氧化硅薄膜,并进一步进行P型离子注入掺杂以及退火,能够获得较为稳定的具有张应力的二氧化硅薄膜,有效减缓二氧化硅薄膜由张应力变为压应力的趋势,并使其在一定时间内保持为张应力,从而避免出现由于压应力薄膜造成器件由于不平整等带来的器件失效的问题。同时,通过等离子增强化学气相淀积方法形成具有张应力的二氧化硅薄膜,薄膜的生长时间缩短,生产效率提高,有利于大批量生产。并且,在二氧化硅薄膜的制备过程中,薄膜为单面生长,有利于双面工艺的制备。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种二氧化硅薄膜的制备方法,包括步骤:
提供衬底;
在所述衬底表面利用等离子体增强化学气相淀积方法形成具有张应力的二氧化硅薄膜;
对所述具有张应力的二氧化硅薄膜进行P型离子注入掺杂;
对进行P型离子注入掺杂后的具有张应力二氧化硅薄膜进行退火。
2.根据权利要求1所述的二氧化硅薄膜的制备方法,其特征在于,所述在所述衬底表面利用等离子体增强化学气相淀积方法形成具有张应力的二氧化硅薄膜的步骤中的反应气体为硅烷和氧源。
3.根据权利要求2所述的二氧化硅薄膜的制备方法,其特征在于,所述在所述衬底表面利用等离子体增强化学气相淀积方法形成具有张应力的二氧化硅薄膜的步骤中反应温度为250~350摄氏度。
4.根据权利要求2所述的二氧化硅薄膜的制备方法,其特征在于,所述在所述衬底表面利用等离子体增强化学气相淀积方法形成具有张应力的二氧化硅薄膜的步骤中反应功率为0.1~0.5千瓦。
5.根据权利要求2所述的二氧化硅薄膜的制备方法,其特征在于,所述硅烷的流量为0.3~0.5标况毫升每分钟。
6.根据权利要求1所述的二氧化硅薄膜的制备方法,其特征在于,所述对所述具有张应力的二氧化硅薄膜进行P型离子注入掺杂的步骤中,所述P型离子的注入剂量为1×1014~5×1015每平方厘米。
7.根据权利要求6所述的二氧化硅薄膜的制备方法,其特征在于,所述对所述具有张应力的二氧化硅薄膜进行P型离子注入掺杂的步骤中,所述P型离子的注入剂量为1×1014~1×1015每平方厘米。
8.根据权利要求1所述的二氧化硅薄膜的制备方法,其特征在于,所述对所述具有张应力的二氧化硅薄膜进行P型离子注入掺杂的步骤中,所述P型离子注入能量为10~30千电子伏特。
9.根据权利要求1所述的二氧化硅薄膜的制备方法,其特征在于,所述对进行P型离子注入掺杂后的具有张应力二氧化硅薄膜进行退火的步骤中,退火温度为780~820摄氏度。
10.根据权利要求1所述的二氧化硅薄膜的制备方法,其特征在于,所述对进行P型离子注入掺杂后的具有张应力二氧化硅薄膜进行退火的步骤中,退火时间为1~4小时。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410607222.XA CN105621347A (zh) | 2014-10-31 | 2014-10-31 | 二氧化硅薄膜的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410607222.XA CN105621347A (zh) | 2014-10-31 | 2014-10-31 | 二氧化硅薄膜的制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105621347A true CN105621347A (zh) | 2016-06-01 |
Family
ID=56036756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410607222.XA Pending CN105621347A (zh) | 2014-10-31 | 2014-10-31 | 二氧化硅薄膜的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105621347A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109136882A (zh) * | 2018-09-07 | 2019-01-04 | 上海申和热磁电子有限公司 | 一种改善SiO2薄膜致密性的化学气相沉积方法 |
CN111610651A (zh) * | 2020-07-10 | 2020-09-01 | 北京爱杰光电科技有限公司 | 一种基于应力硅的硅基电光调制器及其制作方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020043691A1 (en) * | 2000-09-04 | 2002-04-18 | Seiichiro Higashi | Method for fabrication of field effect transistor |
CN102915923A (zh) * | 2012-11-12 | 2013-02-06 | 上海华力微电子有限公司 | 双应力薄膜的制造方法以及半导体器件 |
CN102994974A (zh) * | 2011-09-09 | 2013-03-27 | 上海华虹Nec电子有限公司 | 一种厚氧化薄膜的制作方法 |
CN103183307A (zh) * | 2011-12-28 | 2013-07-03 | 中国科学院微电子研究所 | 张应力 LPCVD SiO2膜的制造方法 |
-
2014
- 2014-10-31 CN CN201410607222.XA patent/CN105621347A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020043691A1 (en) * | 2000-09-04 | 2002-04-18 | Seiichiro Higashi | Method for fabrication of field effect transistor |
CN102994974A (zh) * | 2011-09-09 | 2013-03-27 | 上海华虹Nec电子有限公司 | 一种厚氧化薄膜的制作方法 |
CN103183307A (zh) * | 2011-12-28 | 2013-07-03 | 中国科学院微电子研究所 | 张应力 LPCVD SiO2膜的制造方法 |
CN102915923A (zh) * | 2012-11-12 | 2013-02-06 | 上海华力微电子有限公司 | 双应力薄膜的制造方法以及半导体器件 |
Non-Patent Citations (1)
Title |
---|
孙俊峰 等: ""PECVD SiO2薄膜内应力研究"", 《半导体技术》 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109136882A (zh) * | 2018-09-07 | 2019-01-04 | 上海申和热磁电子有限公司 | 一种改善SiO2薄膜致密性的化学气相沉积方法 |
CN109136882B (zh) * | 2018-09-07 | 2020-09-18 | 上海新欣晶圆半导体科技有限公司 | 一种改善SiO2薄膜致密性的化学气相沉积方法 |
CN111610651A (zh) * | 2020-07-10 | 2020-09-01 | 北京爱杰光电科技有限公司 | 一种基于应力硅的硅基电光调制器及其制作方法 |
CN111610651B (zh) * | 2020-07-10 | 2024-05-14 | 北京爱杰光电科技有限公司 | 一种基于应力硅的硅基电光调制器及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8114761B2 (en) | Method for doping non-planar transistors | |
US9165762B2 (en) | Method of depositing silicone dioxide films | |
MY184311A (en) | Etching processes for solar cell fabrication | |
WO2008114309A1 (ja) | シリコン系絶縁膜のエッチング後処理剤、半導体装置の製造方法および半導体装置 | |
CN108335969A (zh) | 改善tft器件阈值电压的处理方法 | |
CN102931068A (zh) | 一种锗基mosfet栅介质的制备方法 | |
CN103943508A (zh) | Pmos器件的制造方法 | |
CN106449362B (zh) | 一种改善应力记忆工艺效果的方法 | |
CN105621347A (zh) | 二氧化硅薄膜的制备方法 | |
CN104465399A (zh) | 一种低温多晶硅薄膜晶体管及其制造方法 | |
JP2016082010A5 (zh) | ||
CN105810583A (zh) | 横向绝缘栅双极型晶体管的制造方法 | |
US9368600B2 (en) | Semiconductor device and manufacturing method thereof | |
CN103390548A (zh) | 栅氧化硅层的制备方法及半导体衬底处理方法 | |
CN102468173A (zh) | 晶体管的制作方法 | |
CN102054678A (zh) | 氧化方法 | |
CN102915968A (zh) | Cmos晶体管的制作方法 | |
CN103346076B (zh) | 改善栅氧有源区缺陷的方法 | |
CN103295913B (zh) | 改善半导体器件负偏压温度不稳定性的方法 | |
CN103972108A (zh) | Pmos源漏区离子注入方法、pmos的制备方法 | |
CN102832172A (zh) | 一种低压金属栅互补金属氧化物半导体及其制备方法 | |
CN101621032B (zh) | 一种低压铝栅工艺实现方法 | |
EP3667706A3 (en) | Partially removing a semiconductor wafer | |
CN100479118C (zh) | 光致抗蚀剂的去除方法以及半导体元件的制造方法 | |
CN105355550B (zh) | Iii族氮化物低损伤刻蚀方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20171020 Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant after: Wuxi Huarun Shanghua Technology Co., Ltd. Address before: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Applicant before: Wuxi CSMC Semiconductor Co., Ltd. |
|
TA01 | Transfer of patent application right | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160601 |