CN103295913B - 改善半导体器件负偏压温度不稳定性的方法 - Google Patents
改善半导体器件负偏压温度不稳定性的方法 Download PDFInfo
- Publication number
- CN103295913B CN103295913B CN201310220483.1A CN201310220483A CN103295913B CN 103295913 B CN103295913 B CN 103295913B CN 201310220483 A CN201310220483 A CN 201310220483A CN 103295913 B CN103295913 B CN 103295913B
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- negative bias
- bias temperature
- temperature instability
- boron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了改善半导体器件负偏压温度不稳定性的方法,通过采用四步等离子体注入工艺,且每步等离子体注入工艺的等离子注入能量和注入剂量不同,从而使有源区内部的浓度梯度更加均匀,降低了有源区内部的电场强度,并且采用氟离子取代氢离子,形成较为稳定的硅氟键,降低了界面陷阱电荷的形成,从而增强了界面结构的稳定性,最大程度的改善半导体器件的负偏压温度不稳定性效应,进而延长了半导体器件的工作寿命。
Description
技术领域
本发明涉及半导体器件制造技术领域,尤其涉及一种改善半导体器件负偏压温度不稳定性的方法。
背景技术
随着半导体集成电路器件的集成度越来越高,对晶体管性能的要求也日益增高,因此,对于晶体管可靠性的要求也随之提高。在CMOS工艺中,对PMOS器件的可靠性进行评价时,负偏压温度不稳定性(NBTI)是一个主要考量的因素。负偏压温度不稳定性是指PMOS管在偏置栅极电压和高温的作用下,由于氢离子的扩散加剧导致器件阈值电压和栅极绝缘层与衬底的界面处的氢硅键断裂,形成载流子俘获中心,从而造成器件的阈值电压和饱和漏极电流发生漂移的现象。随着器件尺寸的减小,特别是当薄型SiON材料用作栅极介电层氧化物的场合下,负偏压温度不稳定性特性下降也变得越来越明显。负偏压温度不稳定性特性下降会引起器件的阈值电压绝对值的增大和截止电流绝对值的增大,并会引起器件的饱和漏极电流和跨导绝对值的减小。这些器件参数的变化会进一步降低晶体管的速度,并加大晶体管的失配性,最终导致电路的失效,因此会直接影响到器件的工作寿命。
负偏压温度不稳定性效应通常被认为是由于栅极绝缘层与衬底界面处的氢硅键断裂和氢的扩散造成的,因此对于负偏压温度不稳定性效应特性进行改进的常用手段是对栅极氧化层特性进行优化,例如减少界面陷阱电荷和栅极氧化物中的固定氧化物电荷。由于负偏压温度不稳定性效应的产生是因为氢硅键被打断而引起界面的电荷增加,因此,在现有技术中通常设法引入其他可以与Si形成更高键能的元素来替代H,比如氙或氟。在实际工艺中,通常采用在掺杂时注入氟化硼杂质的手段来注入氟,从而对栅极氧化物和硅衬底的界面进行电荷修复。例如,在P+注入工艺中,通过注入氟化硼将氟离子引入器件的源/漏区,从而减少界面陷阱电荷,从而实现对负偏压温度不稳定性的改善。
然而,现有的这种单独注入氟化硼的工艺对注入剂量、注入能量有很大的局限性,具体而言,由于氟是以氟化硼的形式注入,难以对氟的注入剂量进行独立的调节以控制所需的氟注入量,因此,目前这种单独注入氟化硼的工艺手段由于难以独立控制其工艺条件,对负偏压温度不稳定性特性改善效果并不好,特别是在深亚微米级的工艺中对负偏压温度不稳定性改进的效果并不明显。
中国专利(公开号:CN102024702A)公开了一种改进半导体器件负偏压温度不稳定性的方法,包括:a)在衬底中形成N阱,在N阱和浅沟槽隔离区上形成一栅氧化层,在栅氧化层上沉积一层掺杂多晶硅;b)进行P型预掺杂;c)分别刻蚀多晶硅以及栅氧化层以形成栅极结构于N阱上;d)进行P型轻掺杂漏工艺以注入形成P-LDD区;e)在包含多晶硅以及栅氧化层的栅极结构上形成一氧化层,蚀刻所述氧化层以在栅极侧壁上形成侧壁氧化层;f)通过P型掺杂注入形成P+型源/漏极(P+S/D);其中,在所述步骤b)、d)和f)其中任一或多个步骤之后注入氟。
该发明能够一定程度的改善半导体器件的负偏压温度不稳定性效应,从而延长器件的工作寿命,但是该发明工艺步骤繁琐,且不能最大程度的改善半导体器件的负偏压温度不稳定性效应,并且形成的有源区内部电场较强,从而会降低半导体器件的工作寿命。
发明内容
针对上述存在的问题,本发明提供一种改善半导体器件负偏压温度不稳定性的方法,以克服现有技术中工艺步骤繁琐,且不能最大程度的改善半导体器件的负偏压温度不稳定性效应,且有源区内部电场较强,从而会降低半导体器件的工作寿命的问题,进而提高了半导体器件的生产效率,最大程度的改善了半导体器件的负偏压温度不稳定性效应,延长半导体器件的工作寿命。
为了实现上述目的,本发明的技术方案为:
一种改善半导体器件负偏压温度不稳定性的方法,其中,包括以下步骤:
提供一具有栅氧化层的半导体结构;
对所述半导体结构进行离子注入工艺,以在所述栅氧化层的界面形成Si-F键;
继续对所述半导体结构进行退火工艺。
上述的改善半导体器件负偏压温度不稳定性的方法,其中,所述半导体结构还包括半导体衬底和栅极结构;
所述栅氧化层形成于所述半导体衬底的上表面,所述栅极结构形成于所述栅氧化层的上表面。
上述的改善半导体器件负偏压温度不稳定性的方法,其中,采用原位水气生成的方法制备所述栅氧化层。
上述的改善半导体器件负偏压温度不稳定性的方法,其中,所述离子注入工艺包括依次进行的第一离子注入工艺、第二离子注入工艺、第三离子注入工艺和第四离子注入工艺。
上述的改善半导体器件负偏压温度不稳定性的方法,其中,采用氟化硼作为离子源对所述半导体结构进行所述第一离子注入工艺。
上述的改善半导体器件负偏压温度不稳定性的方法,其中,进行所述第一离子注入工艺时,所述氟化硼的注入能量为20KeV~30KeV,且该氟化硼的注入剂量为4E14/cm2~5E14/cm2。
上述的改善半导体器件负偏压温度不稳定性的方法,其中,所述第二离子注入工艺和所述第三离子注入工艺的离子源均为硼。
上述的改善半导体器件负偏压温度不稳定性的方法,其中,进行所述第二离子注入工艺时,所述硼的注入能量为5KeV~8KeV,且该硼的注入剂量为2E15/cm2~3E15/cm2。
上述的改善半导体器件负偏压温度不稳定性的方法,其中,进行所述第三离子注入工艺时,所述硼的注入能量为20KeV~30KeV,且该硼的注入剂量为4E13/cm2~6E13/cm2。
上述的改善半导体器件负偏压温度不稳定性的方法,其中,所述第四离子注入工艺的离子源为氟。
上述的改善半导体器件负偏压温度不稳定性的方法,其中,进行所述第四离子注入工艺时,所述氟的注入能量为20KeV~30KeV,且该氟的注入剂量为2E14/cm2~4E14/cm2。
上述的改善半导体器件负偏压温度不稳定性的方法,其中,采用氮气进行所述退火工艺。
上述技术方案具有如下优点或者有益效果:
本发明通过采用四步等离子体注入工艺,且每步等离子体注入工艺的等离子注入能量和注入剂量不同,从而使有源区内部的浓度梯度均匀,降低了有源区内部的电场强度,并且采用氟离子取代氢离子,形成较为稳定的硅氟键,降低了界面陷阱电荷的形成,从而增强了界面结构的稳定性,最大程度的改善半导体器件的负偏压温度不稳定性效应,进而延长了半导体器件的工作寿命。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述,本发明及其特征、外形和优点将会变得更明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图,重点在于示出本发明的主旨。
图1是本发明实施例提供的改善半导体器件负偏压温度不稳定性的方法的流程示意图;
图2是本发明实施例提供的形成薄栅氧化层的半导体器件的结构示意图;
图3是本发明实施例提供的形成栅极结构后的半导体器件的结构示意图;
图4是本发明实施例提供的进行第一离子注入工艺的半导体器件的结构示意图;
图5是本发明实施例提供的进行第二离子注入工艺的半导体器件的结构示意图;
图6是本发明实施例提供的进行第三离子注入工艺的半导体器件的结构示意图;
图7是本发明实施例提供的进行第四离子注入工艺的半导体器件的结构示意图;
图8是本发明实施例提供的进行退火工艺的半导体器件的结构示意图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明,但是不作为本发明的限定。
实施例:
图1是本发明实施例提供的改善半导体器件负偏压温度不稳定性的方法的流程示意图;如图所示,首先,提供一具有栅氧化层的半导体结构,该半导体结构还包括半导体衬底和栅极结构;其中,采用原位水气生成的方法使栅氧化层形成于半导体衬底的上表面,栅极结构形成于栅氧化层的上表面;该栅氧化层的一个特点是薄的栅氧化层。
而后对上述半导体结构进行离子注入工艺,以在栅氧化层的界面上形成Si-F键,即该栅氧化层的上表面和下表面;离子注入工艺具体包括第一离子注入工艺、第二离子注入工艺、第三离子注入工艺和第四离子注入工艺。
其中,采用氟化硼作为离子源对上述半导体结构进行第一离子注入工艺,且该氟化硼的注入能量为20KeV~30KeV,如20KeV、20.5KeV、22KeV、25KeV、27KeV、29.5KeV、30KeV等,氟化硼的注入剂量为4E14/cm2~5E14/cm2,如4E14/cm2、4.1E14/cm2、4.3E14/cm2、4.5E14/cm2、4.7E14/cm2、4.9E14/cm2、5E14/cm2等。
再采用硼作为离子源对上述半导体结构进行第二离子注入工艺,且该硼的注入能量为5KeV~8KeV,如5KeV、5.5KeV、6KeV、7KeV、7.5KeV、8KeV等,硼的注入剂量为2E15/cm2~3E15/cm2,如2E15/cm2、2.1E15/cm2、2.3E15/cm2、2.5E15/cm2、2.7E15/cm2、2.9E15/cm2、3E15/cm2等。
然后采用硼作为离子源对上述半导体结构进行第三离子注入工艺,且该硼的注入能量为20KeV~30KeV,如20KeV、20.1KeV、21KeV、25KeV、27KeV、28KeV、29.9KeV、30KeV等,硼的注入剂量为4E13/cm2~6E13/cm2,如4E13/cm2、4.1E13/cm2、4.8E13/cm2、5E13/cm2、5.3E13/cm2、5.9E13/cm2、6E13/cm2等。
然后再采用氟作为离子源对上述半导体结构进行第四离子注入工艺,且该氟的注入能量为20KeV~30KeV,如20KeV、20.1KeV、20.8KeV、23KeV、26KeV、28KeV、29.9KeV、30KeV等,氟的注入剂量为2E14/cm2~4E14/cm2,如2E14/cm2、2.1E14/cm2、2.8E14/cm2、3.3E14/cm2、3.6E14/cm2、3.9E14/cm2、4E14/cm2等。
最后采用氮气进行退火工艺。
本发明实施例通过采用四步等离子体注入工艺,且每步等离子体注入工艺的等离子注入能量和注入剂量不同,从而提高了有源区内部的浓度梯度均匀性,降低了有源区内部的电场强度,并且采用氟离子取代氢离子,形成较为稳定的硅氟键,降低了界面陷阱电荷的形成,从而增强了界面结构的稳定性,最大程度的改善半导体器件的负偏压温度不稳定性效应,进而延长了半导体器件的工作寿命。
图2是本发明实施例提供的形成薄栅氧化层的半导体器件的结构示意图;如图2所示,采用原位水气生成的方法,在高温下氢气与氧气反应生成的气相活性自由基(主要为原子氧),在半导体衬底101上沉积一栅氧化层102,并且该栅氧化层102为薄的栅氧化层。由于引入氢气,所以在栅氧化层界面很容易形成Si-H键结构,栅氧化层界面即为该栅氧化层的上表面和下表面,若是不经过本申请的方法进行处理,在进行后续的氮化处理时,Si-H键极容易断裂,导致在栅氧化层界面产生界面陷阱电荷,从而会降低界面结构的稳定性,进而会影响半导体器件的负偏压温度不稳定性效应。
图3是本发明实施例提供的形成栅极结构后的半导体器件的结构示意图;如图3所示,沉积多晶硅栅极覆盖于栅氧化层102上,经过后续工艺的光刻工艺、刻蚀工艺,刻蚀至半导体衬底101的上表面,形成栅极结构104,该栅极结构104覆盖于栅氧化层103上,该栅氧化层103由图2中的栅氧化层102经过光刻工艺和刻蚀工艺形成,该栅极结构104、栅氧化层103以及半导体衬底101构成一半导体结构。
图4是本发明实施例提供的进行第一离子注入工艺的半导体器件的结构示意图;如图4所示,采用氟化硼作为离子源对上述图3中的半导体结构进行第一离子注入工艺01,形成第一有源区105和第二有源区106,该第一有源区105和第二有源区106分别为源区和漏区,且该氟化硼的注入能量为20KeV~30KeV,如20KeV、20.2KeV、22.5KeV、24.5KeV、27.5KeV、29.9KeV、30KeV等,氟化硼的注入剂量为4E14/cm2~5E14/cm2,如4E14/cm2、4.1E14/cm2、4.2E14/cm2、4.6E14/cm2、4.8E14/cm2、4.9E14/cm2、5E14/cm2等,在第一离子注入工艺中采用氟化硼作为离子源一方面对半导体结构上的有源区进行硼离子注入,形成有源区,另一方面对半导体结构上的有源区进行氟离子注入,为以后栅氧化层103的界面上的Si-F键替代Si-H键引入氟离子,即为栅氧化层103的上表面和下表面上的Si-F键替代Si-H键引入氟离子。
图5是本发明实施例提供的进行第二离子注入工艺的半导体器件的结构示意图;如图所示,采用硼作为离子源对上述半导体结构进行第二离子注入工艺02,且该硼的注入能量为5KeV~8KeV,如5KeV、5.3KeV、6.2KeV、7.3KeV、7.9KeV、8KeV等,硼的注入剂量为2E15/cm2~3E15/cm2,如2E15/cm2、2.1E15/cm2、2.2E15/cm2、2.6E15/cm2、2.8E15/cm2、2.9E15/cm2、3E15/cm2等,在第二离子注入工艺中采用硼作为离子源以对上述图4中形成的第一有源区105和第二有源区106进行重掺杂离子注入,从而使形成的有源区的掺杂浓度进一步的接近工艺需求。
图6是本发明实施例提供的进行第三离子注入工艺的半导体器件的结构示意图;如图所示,采用硼作为离子源对上述半导体结构进行第三离子注入工艺03,且该硼的注入能量为20KeV~30KeV,如20KeV、20.1KeV、22KeV、24KeV、26KeV、28.5KeV、29.9KeV、30KeV等,硼的注入剂量为4E13/cm2~6E13/cm2,如4E13/cm2、4.1E13/cm2、4.9E13/cm2、5.1E13/cm2、5.6E13/cm2、5.9E13/cm2、6E13/cm2等,在第三离子注入工艺中进一步的采用硼作为离子源以对上述图5中形成的第一有源区105和第二有源区106进一步的进行硼离子的掺杂,使有源区内部形成浓度梯度更加均匀,从而降低有源区内部电场强度。
图7是本发明实施例提供的进行第四离子注入工艺的半导体器件的结构示意图;如图所示,采用氟作为离子源对上述半导体结构进行第四离子注入工艺04,且该氟的注入能量为20KeV~30KeV,如20KeV、20.1KeV、20.7KeV、22.5KeV、25.5KeV、28.5KeV、29.9KeV、30KeV等,氟的注入剂量为2E14/cm2~4E14/cm2,如2E14/cm2、2.1E14/cm2、2.9E14/cm2、3.7E14/cm2、3.8E14/cm2、3.9E14/cm2、4E14/cm2等,在第四离子注入工艺中采用氟作为离子源对上述图6中形成的第一有源区105和第二有源区106进行氟离子的掺杂,以使氟离子取代氢离子,在栅氧化层103的界面上形成Si-F键,Si-F键不易断裂,从而增强了栅氧化层103的界面稳定性。
图8是本发明实施例提供的进行退火工艺的半导体器件的结构示意图;如图所示,利用氮气对上述半导体结构进行退火工艺,即对该半导体结构进行氮气退火工艺,以阻止有源区掺杂时引入的硼离子的穿通,由于此时栅氧化层103的界面存在的是Si-F键,Si-F键不易断裂,从而在进行氮气退火工艺时,Si-F键增强了栅氧化层103的界面稳定性,最大程度的改善了半导体器件的负偏压温度不稳定性效应。
本发明实施例通过采用四步等离子体注入工艺,且每步等离子体注入工艺的等离子注入能量和注入剂量不同,从而使有源区内部的浓度梯度均匀,降低了有源区内部的电场强度,并且采用氟离子取代氢离子,形成较为稳定的硅氟键,降低了界面陷阱电荷的形成,从而增强了界面结构的稳定性,最大程度的改善半导体器件的负偏压温度不稳定性效应,进而延长了半导体器件的工作寿命。
综上所述,本发明通过采用四步等离子体注入工艺,且每步等离子体注入工艺的等离子注入能量和注入剂量不同,从而使有源区内部的浓度梯度均匀,降低了有源区内部的电场强度,并且采用氟离子取代氢离子,形成较为稳定的硅氟键,降低了界面陷阱电荷的形成,从而增强了界面结构的稳定性,最大程度的改善半导体器件的负偏压温度不稳定性效应,进而延长了半导体器件的工作寿命。
本领域技术人员应该理解,本领域技术人员结合现有技术以及上述实施例可以实现所述变化例,在此不予赘述。这样的变化例并不影响本发明的实质内容,在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是,本发明并不局限于上述特定实施方式,其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施;任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例,这并不影响本发明的实质内容。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (8)
1.一种改善半导体器件负偏压温度不稳定性的方法,其特征在于,包括以下步骤:
提供一具有栅氧化层的半导体结构;
对所述半导体结构依次进行第一氟化硼离子注入工艺、第二硼离子注入工艺、第三硼离子注入工艺和第四氟离子注入工艺,以在所述栅氧化层的界面形成Si-F键;
继续对所述半导体结构进行退火工艺。
2.如权利要求1所述的改善半导体器件负偏压温度不稳定性的方法,其特征在于,所述半导体结构还包括半导体衬底和栅极结构;
所述栅氧化层形成于所述半导体衬底的上表面,所述栅极结构形成于所述栅氧化层的上表面。
3.如权利要求1或2所述的改善半导体器件负偏压温度不稳定性的方法,其特征在于,采用原位水气生成的方法制备所述栅氧化层。
4.如权利要求1所述的改善半导体器件负偏压温度不稳定性的方法,其特征在于,进行所述第一离子注入工艺时,所述氟化硼的注入能量为20KeV~30KeV,且该氟化硼的注入剂量为4E14/cm2~5E14/cm2。
5.如权利要求1所述的改善半导体器件负偏压温度不稳定性的方法,其特征在于,进行所述第二离子注入工艺时,所述硼的注入能量为5KeV~8KeV,且该硼的注入剂量为2E15/cm2~3E15/cm2。
6.如权利要求1所述的改善半导体器件负偏压温度不稳定性的方法,其特征在于,进行所述第三离子注入工艺时,所述硼的注入能量为20KeV~30KeV,且该硼的注入剂量为4E13/cm2~6E13/cm2。
7.如权利要求1所述的改善半导体器件负偏压温度不稳定性的方法,其特征在于,进行所述第四离子注入工艺时,所述氟的注入能量为20KeV~30KeV,且该氟的注入剂量为2E14/cm2~4E14/cm2。
8.如权利要求1所述的改善半导体器件负偏压温度不稳定性的方法,其特征在于,采用氮气进行所述退火工艺。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310220483.1A CN103295913B (zh) | 2013-06-04 | 2013-06-04 | 改善半导体器件负偏压温度不稳定性的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310220483.1A CN103295913B (zh) | 2013-06-04 | 2013-06-04 | 改善半导体器件负偏压温度不稳定性的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103295913A CN103295913A (zh) | 2013-09-11 |
CN103295913B true CN103295913B (zh) | 2016-01-27 |
Family
ID=49096584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310220483.1A Active CN103295913B (zh) | 2013-06-04 | 2013-06-04 | 改善半导体器件负偏压温度不稳定性的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103295913B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105529267A (zh) * | 2014-10-22 | 2016-04-27 | 中芯国际集成电路制造(上海)有限公司 | 一种mosfet器件及其制造方法、电子装置 |
CN109103111B (zh) * | 2018-09-27 | 2022-05-31 | 武汉新芯集成电路制造有限公司 | 一种pmos结构的形成方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101728269A (zh) * | 2008-10-21 | 2010-06-09 | 中芯国际集成电路制造(北京)有限公司 | Pmos晶体管的制造方法及pmos晶体管 |
CN101752255A (zh) * | 2008-12-19 | 2010-06-23 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管的制造方法及栅极掺杂的方法 |
CN102446721A (zh) * | 2011-12-12 | 2012-05-09 | 中国科学院微电子研究所 | 多能离子注入实现阶梯状掺杂浓度分布的方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050104209A (ko) * | 2004-04-28 | 2005-11-02 | 매그나칩 반도체 유한회사 | 피모스 트랜지스터의 제조방법 |
-
2013
- 2013-06-04 CN CN201310220483.1A patent/CN103295913B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101728269A (zh) * | 2008-10-21 | 2010-06-09 | 中芯国际集成电路制造(北京)有限公司 | Pmos晶体管的制造方法及pmos晶体管 |
CN101752255A (zh) * | 2008-12-19 | 2010-06-23 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管的制造方法及栅极掺杂的方法 |
CN102446721A (zh) * | 2011-12-12 | 2012-05-09 | 中国科学院微电子研究所 | 多能离子注入实现阶梯状掺杂浓度分布的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103295913A (zh) | 2013-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103187276B (zh) | n型MOS场效应管及形成方法,半导体器件及形成方法 | |
CN104167360B (zh) | 横向扩散金属氧化物半导体器件及其制造方法 | |
US9583587B2 (en) | Method for manufacturing injection-enhanced insulated-gate bipolar transistor | |
CN102800595B (zh) | Nmos晶体管形成方法及对应cmos结构形成方法 | |
CN103295913B (zh) | 改善半导体器件负偏压温度不稳定性的方法 | |
WO2021179934A1 (zh) | 一种半导体器件及其制造方法 | |
CN103531542B (zh) | 减小负偏压温度不稳定性的cmos器件制作方法 | |
CN104882482A (zh) | 一种半导体结构及其制备方法 | |
CN102867755A (zh) | 一种形成具有低gidl电流的nmos器件的方法 | |
CN105655253B (zh) | 半导体结构及其形成方法 | |
CN101350305A (zh) | 一种可改善负温度不稳定性的pmos管制作方法 | |
CN103367154B (zh) | 晶体管及其形成方法 | |
CN102468162B (zh) | Nmos晶体管的制作方法 | |
CN102024701B (zh) | P沟道金属氧化物半导体晶体管源漏注入方法 | |
CN101770955B (zh) | 一种制作p型金属氧化物半导体的方法 | |
CN114038758B (zh) | 改善热载流子注入的nmos的形成方法 | |
CN101894748B (zh) | 离子注入的方法 | |
CN104425271A (zh) | Mos晶体管及其形成方法 | |
CN103390587B (zh) | Cmos器件的制造方法 | |
CN102437057B (zh) | 一种减小半导体器件热载流子注入损伤的方法 | |
CN103346125B (zh) | 改善gp cmos器件的电性参数均一性的方法 | |
CN108878526B (zh) | 半导体结构及其形成方法 | |
KR20070002896A (ko) | 반도체 소자의 제조방법 | |
CN107134409B (zh) | 晶体管的离子注入方法和晶体管 | |
CN103579077A (zh) | 一种半导体结构及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |